intel FPGA Programmable Acceleration Card N3000 User Guide
Folasaga
Talaaga
O le Intel FPGA Programmable Acceleration Card N3000 i totonu o fesoʻotaiga faʻasalalauga faʻasalalau (vRAN) e manaʻomia le lagolago mo le IEEE1588v2 e avea o se Polokalama Faʻatonu Taimi (PTP) Telecom Slave Clocks (T-TSC) e faʻatulagaina ai galuega faʻapipiʻi talafeagai. Ole Intel Ethernet Controller XL710 ile Intel® FPGA PAC N3000 e maua ai le lagolago IEEE1588v2. Ae ui i lea, o le ala faʻamatalaga FPGA e faʻaalia ai jitter e aʻafia ai le faʻatinoga o le PTP. O le fa'aopoopoina o se uati manino (T-TC) e mafai ai e le Intel FPGA PAC N3000 ona toe totogi lona FPGA i totonu ma fa'aitiitia ai a'afiaga o le fa'alavelave, lea e mafai ai e le T-TSC ona fa'atatau i le Taimi o le Aso (ToD) a le Grandmaster.
Fa'amoemoe
O nei suʻega e faʻamaonia ai le faʻaogaina o le Intel FPGA PAC N3000 e avea ma pologa IEEE1588v2 i le Open Radio Access Network (O-RAN). O loʻo faʻamatalaina e lenei pepa:
- Seti su'ega
- Fa'asologa o fa'amaoniga
- Iloiloga o faatinoga o le masini uati manino i le ala FPGA o Intel FPGA PAC N3000
- PTP fa'atinoga o le Intel FPGA PAC N3000 O le fa'atinoga o le Intel FPGA PAC N3000 o lo'o lagolagoina le uati manino e
fa'atusatusa i le Intel FPGA PAC N3000 e aunoa ma se uati manino fa'apea fo'i ma se isi kata Ethernet XXV710 i lalo o tulaga fa'afeagai eseese ma fa'atonuga PTP.
Vaega ma Tapulaa
O foliga ma tapulaa faʻamaonia mo le Intel FPGA PAC N3000 IEEE1588v2 lagolago o loʻo mulimuli mai:
- Polokalama fa'aputuga fa'aoga: Linux PTP Poloketi (PTP4l)
- Lagolago le telecom pro leafiles:
- 1588v2 (tauaga)
- G.8265.1
- G.8275.1
- Lagolagoina lua-laasaga PTP pologa uati.
Intel Corporation. Ua taofia aia tatau uma. Intel, le Intel logo, ma isi fa'ailoga Intel o fa'ailoga fa'ailoga a le Intel Corporation po'o ona lala. E fa'amaonia e Intel le fa'atinoina o ana oloa FPGA ma semiconductor i fa'amatalaga o lo'o iai nei e tusa ai ma le fa'atonuga masani a Intel, ae fa'asaoina le aia tatau e fai ai suiga i so'o se oloa ma auaunaga i so'o se taimi e aunoa ma se fa'aaliga. E leai se tiute po'o se noataga e afua mai i le talosaga po'o le fa'aogaina o so'o se fa'amatalaga, oloa, po'o se auaunaga o lo'o fa'amatalaina i i'i se'i vagana ua malilie i ai i se faiga tusitusia e Intel. Ua fautuaina tagata fa'atau Intel ina ia maua le fa'amatalaga lata mai o fa'amatalaga masini a'o le'i fa'alagolago i so'o se fa'amatalaga fa'asalalau ma a'o le'i tu'uina atu oka mo oloa po'o tautua. *O isi igoa ma fa'ailoga e mafai ona ta'ua o se meatotino a isi.
- Lagolagoina fa'asologa fa'asolo fa'auluuluga.
- Lagolagoina fe'au fe'au PTP e o'o atu ile 128Hz.
- Ole fa'atapula'aina lea ole fuafuaga fa'amaonia ma fa'afaigaluegaina Grandmaster. E mafai ona fa'aogaina fa'atonuga a le PTP e sili atu i le 128 pepa i le sekone mo fe'au PTP.
- Ona o tapulaʻa o le Cisco * Nexus * 93180YC-FX ki faʻaaogaina i le seti faʻamaonia, o le faʻatinoga o taunuʻuga i lalo o le iperf3 tulaga tau fefaʻatauaʻiga e faasino i le PTP feʻau fefaʻatauaʻiga o 8 Hz.
- Lagolago fa'apipi'i:
- Felauaiga i luga ole L2 (Ethernet mata) ma le L3 (UDP/IPv4/IPv6)
Fa'aaliga: I totonu o lenei pepa, o fa'ai'uga uma e fa'aoga ai se feso'ota'iga 25Gbps Ethernet e tasi.
- Felauaiga i luga ole L2 (Ethernet mata) ma le L3 (UDP/IPv4/IPv6)
Meafaigaluega ma Avetaavale Versions
| Meafaigaluega | Fa'aliliuga |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Kernel | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Pusa Atina'e Va'alele Fa'amatalaga (DPDK) | 18.08 |
| Intel C Compiler | 19.0.3 |
| Intel XL710 Aveta'avale (aveta'avale i40e) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| feoaiga | Netsniff-ng 0.6.6 Meafaigaluega |
IXIA Su'ega Ta'avale
O le seti muamua o fa'ailoga fa'atinoga a le PTP mo le Intel FPGA PAC N3000 e fa'aogaina ai le IXIA* fofo mo feso'otaiga ma su'esu'ega fa'atatau PTP. O le pusa IXIA XGS2 chassis e aofia ai le IXIA 40 PORT NOVUS-R100GE8Q28 card ma le IxExplorer lea e maua ai se faʻataʻitaʻiga faʻataʻitaʻiga mo le faʻatulagaina o se PTP Grandmaster i le DUT (Intel FPGA PAC N3000) i luga o se tasi 25 Gbps fesoʻotaʻiga Ethernet tuusao. O le ata poloka o loʻo i lalo o loʻo faʻaalia ai le faʻataʻitaʻiga o suʻega mo faʻailoga faʻavae IXIA. O faʻaiʻuga uma e faʻaaogaina ai le IXIA-faʻatupuina fefaʻatauaʻiga mo suʻega o fefaʻatauaiga ma faʻaogaina le meafaigaluega i luga o le Intel FPGA PAC N3000 talimalo mo suʻega taʻavale i fafo, lea e masani ai le faʻaogaina poʻo le alu ese mai le vaaiga a le DUT (Intel FPGA PAC N3000 ) talimalo. I tulaga uma e lua, o le averesi o feoaiga o le 24 Gbps. O lenei seti suʻega e maua ai se faʻataʻitaʻiga faʻavae o le faʻatinoga o le PTP a le Intel FPGA PAC N3000 faʻatasi ai ma le T-TC masini faʻamalosia, faʻapea foʻi ma le faʻatusatusaina i le ata e le o TC Intel FPGA PAC N3000 i lalo ole ITU-T G.8275.1 PTP profile.
Topology mo Intel FPGA PAC N3000 Su'ega Ta'avale i lalo ole IXIA Virtual Grandmaster
I'uga o Su'ega Ta'avale IXIA
O le au'ili'iliga o lo'o mulimuli mai e pu'eina ai le fa'atinoga o le PTP o le Intel FPGA PAC N3000 o lo'o fa'aogaina e TC i lalo o le fa'aogaina ma le alu i fafo o ta'avale. I lenei vaega, o le PTP profile G.8275.1 ua fa'aaogaina mo su'ega ta'avale uma ma le aoina o fa'amaumauga.
Tele ole Master Offset
O le ata o loʻo i lalo o loʻo faʻaalia ai le tele o le matai offset o loʻo matauina e le PTP4l pologa tagata faʻatau a le Intel FPGA PAC N3000 talimalo e avea o se galuega o le taimi ua mavae i lalo o le ulufale atu, alu ese ma fefaʻatauaʻiga bidirectional (average throughput of 24.4Gbps).
Fa'ata'ita'iga Fa'atuai o Auala (MPD)
O le ata o loʻo i lalo o loʻo faʻaalia ai le tuai o le ala, e pei ona fuafuaina e le pologa PTP4 o loʻo faʻaaogaina le Intel FPGA PAC N3000 o se kata fesoʻotaʻiga fesoʻotaʻiga, mo le suʻega tutusa e pei o le ata o loʻo i luga. Ole umi ole umi ole su'ega ta'itasi e tolu ole ta'avale e le itiiti ifo ile 16 itula.
O le siata o lo'o i lalo o lo'o lisiina ai fa'amaumauga fa'amaumauga o su'ega ta'avale e tolu. I lalo o se uta o taavale e latalata i le gafatia o le alalaupapa, o le pologa PTP4l o loʻo faʻaaogaina le Intel FPGA PAC N3000 o loʻo faʻatumauina lona vaega faʻafefe i le IXIA's virtual grandmaster i totonu o le 53 ns mo suʻega taʻavale uma. E le gata i lea, o le eseesega masani o le matai offset tele o loʻo i lalo ole 5 ns.
Fa'amatalaga Fa'amaumauga ile Fa'atinoga ole PTP
| G.8275.1 PTP Profile | Fefa'ataua'iga i totonu (24Gbps) | Ta'avale i fafo (24Gbps) | Ta'amilosaga Ta'ilua (24Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (o le abs(max) offset) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (o le MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| Max offset | 36 ns | 33 ns | 53 ns |
O fuainumera o loʻo i lalo o loʻo faʻatusalia ai le tele o le master offset ma le mean path delay (MPD), i lalo ole 16-itula le umi ole 24 Gbps bidirectional traffic test mo eseese PTP encapsulations. O kalafi agavale i nei fuainumera e faasino ile PTP benchmarks i lalo ole IPv4/UDP encapsulation, ae o le PTP messaging encapsulation o kalafi taumatau o loʻo i le L2 (raw Ethernet). O le faʻatinoga o pologa PTP4l e talitutusa lava, o le sili ona leaga o le matai faʻapipiʻi le tele o le 53 ns ma le 45 ns mo le IPv4 / UDP ma le L2 encapsulation, i le faasologa. O le faʻasologa masani o le faʻaogaina o le tele o le 4.49 ns ma le 4.55 ns mo le IPv4 / UDP ma le L2 encapsulation, i le faasologa.
Tele ole Master Offset
O le ata o loʻo i lalo o loʻo faʻaalia ai le tele o le master offset i lalo ole 24 Gbps bidirectional traffic, IPv4 (agavale) ma le L2 (taumatau) encapsulation, G8275.1 Profile.
Fa'ata'ita'iga Fa'atuai o Auala (MPD)
O le ata o loʻo i lalo o loʻo faʻaalia ai le tuai o le ala o le Intel FPGA PAC N3000 talimalo PTP4l pologa i lalo o le 24 Gbps bidirectional traffic, IPv4 (agavale) ma le L2 (taumatau) encapsulation, G8275.1 Profile.
O faʻamaualuga o le MPD e le o se faʻamaoniga manino o le tumau o le PTP, aua e faʻalagolago i laina uumi, faʻasologa o ala faʻamatalaga ma isi; ae ui i lea, o le vaʻavaʻai i suiga maualalo MPD (2.381 ns ma 2.377 ns mo IPv4 ma L2 mataupu, faʻasologa) e faʻamaonia ai o le PTP MPD faʻatusatusaga e saʻo i taimi uma i luga o faʻasalalauga uma e lua. E fa'amaonia le tutusa o le fa'atinoga o le PTP i fa'asologa uma e lua. O le suiga o le maualuga o le MPD fuafuaina i le kalafi L2 (i le ata o loʻo i luga, kalafi taumatau) e mafua mai i le faʻaopoopoga o le faʻaogaina o feoaiga. Muamua, o le alalaupapa e leai se aoga (MPD rms o le 55.3 ns), ona faʻaaogaina lea o le faʻaogaina o feoaiga (laasaga lona lua, MPD rms o le 85.44 ns), sosoo ai ma le feoaʻi faʻatasi, e maua ai le MPD fuafuaina o le 108.98 ns. O fuainumera o loʻo i lalo o loʻo faʻapipiʻiina ai le tele o le matai offset ma le MPD fuafuaina o le suʻega taʻavale faʻataʻitaʻiga e faʻaaoga i se pologa PTP4l e faʻaaoga ai le Intel FPGA PAC N3000 ma le T-TC, faʻapea foʻi ma le isi e faʻaaogaina le Intel FPGA PACN3000 e aunoa ma le TC galuega faatino. O su'ega T-TC Intel FPGA PAC N3000 (lanu moli) e amata mai le taimi e leai, ae o le su'ega PTP e fa'aaogaina le Intel FPGA PAC N3000 (lanu moana) e le o TC e amata ile T = 2300 sekone.
Tele ole Master Offset
O le ata o loʻo i lalo o loʻo faʻaalia ai le tele o le matai offset i lalo ole Ingress traffic (24 Gbps), faʻatasi ma le leai o se TTC lagolago, G.8275.1 Profile.
I le ata o loʻo i luga, o le faʻatinoga o le PTP o le TC-enabled Intel FPGA PAC N3000 i lalo o fefaʻatauaiga e tutusa ma le le TC Intel FPGA PAC N3000 mo le 2300 sekone muamua. O le aoga o le T-TC masini i le Intel FPGA PAC N3000 o loʻo faʻamaonia i le vaega o le suʻega (ina ua maeʻa le 2300th lona lua) lea e faʻaogaina ai le uta tutusa i luga o fesoʻotaʻiga o kata e lua. E fa'apena fo'i i le fa'atusa o lo'o i lalo, o fa'atatauga a le MPD o lo'o mata'ituina a'o le'i fa'aogaina le felauaiga i luga ole alalaupapa. O le aoga o le masini T-TC o loʻo faʻamaonia i le tauia o le taimi e nofo ai pepa o loʻo i ai le paʻu o le paʻu i le ala FPGA i le va o le 25G ma le 40G MACs.
Fa'ata'ita'iga Fa'atuai o Auala (MPD)
O le ata o loʻo i lalo o loʻo faʻaalia ai le tuai o le ala o le Intel FPGA PAC N3000 talimalo PTP4l pologa i lalo ole Ingress traffic (24 Gbps), faʻatasi ma le leai o se T-TC lagolago, G.8275.1 Profile.
O nei fuainumera o loʻo faʻaalia ai le servo algorithm a le pologa PTP4l, ona o le faʻasaʻoga taimi nofomau o le TC, matou te vaʻai i ni eseesega laiti i le faʻatulagaina o le tuai o le ala. O le mea lea, o le a'afiaga o le fa'atuai o fesuiaiga i luga o le matai offset approximation ua fa'aitiitia. O le laulau o loʻo i lalo o loʻo lisiina ai faʻamaumauga faʻamaumauga i luga o le faʻatinoga o le PTP, lea e aofia ai le RMS ma le faʻasologa masani o le matai offset, faʻasologa masani o le faʻatuai o le ala, faʻapea foʻi ma le matai sili ona leaga le faʻaogaina mo le Intel FPGA PAC N3000 faʻatasi ma le T- TC lagolago.
Fa'amatalaga Fa'amaumauga ile Fa'atinoga ole PTP I lalo ole Ta'avale a le Ingress
| Ingress Traffic (24Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 ma T-TC | Intel FPGA PAC N3000 e aunoa ma le T-TC |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (o le abs(max) offset) | 3.65 ns | 15.5 ns |
| StdDev (o le MPD) | 1.79 ns | 18.1 ns |
| Max offset | 34 ns | 143 ns |
O se faʻatusatusaga tuusaʻo le TC-lagolagoina Intel FPGA PAC N3000 i le non-TC version
Faʻaalia o le faʻatinoga o le PTP e 4x i le 6x maualalo e faʻatatau i soʻo se fuainumera
fua fa'atatau (sili ona leaga, RMS po'o se'esega masani ole matai fa'aletonu). O le tulaga sili ona leaga
master offset mo le G.8275.1 PTP configuration o T-TC Intel FPGA PAC N3000 e 34
ns i lalo o tulaga tau femalagaiga i le tapula'a o le alalaupapa bandwidth (24.4Gbps).
lperf3 Su'ega Ta'avale
O lenei vaega o loʻo faʻamatalaina ai le suʻega faʻataʻitaʻiga iperf3 e toe iloilo atili ai le faʻatinoga o le PTP a le Intel FPGA PAC N3000. O le meafaigaluega iperf3 ua faʻaaogaina e faʻataʻitaʻi ai tulaga o feoaiga. O le topology o fesoʻotaʻiga o faʻailoga o le iperf3, o loʻo faʻaalia i le ata o loʻo i lalo, e aofia ai le fesoʻotaʻiga o sapalai e lua, e faʻaaoga e taʻitasi se pepa DUT (Intel FPGA PAC N3000 ma XXV710), i le Cisco Nexus 93180YC FX switch. O le Cisco sui e galue o se Uati tuaoi (T-BC) i le va o pologa DUT PTP e lua ma le Calnex Paragon-NEO Grandmaster.
Network Topology mo Intel FPGA PAC N3000 lperf3 Su'ega Ta'avale
O le galuega a le PTP4l i luga o 'au DUT ta'itasi e tu'uina atu ai fa'amaumauga o fa'atinoga o le PTP mo masini pologa ta'itasi i le fa'atulagaina (Intel FPGA PAC N3000 ma XXV710). Mo iperf3 su'ega ta'avale, o aiaiga ma fa'atonuga nei e fa'atatau i kalafi uma ma au'ili'iliga o fa'atinoga:
- 17 Gbps tu'ufa'atasiga bandwidth o fe'avea'i (TCP ma le UDP), pe alu i fafo po'o le ulufale pe fa'alua i le Intel FPGA PAC N3000.
- IPv4 encapsulation o PTP packets, ona o le faʻatapulaʻaina o faʻatulagaga ile Cisco Nexus 93180YC-FX ki.
- PTP fe'au fela'ua'i fua fa'atapula'a i le 8 packets/second, ona o le fa'atulagaina tapula'a i Cisco Nexus 93180YC-FX ki.
perf3 I'uga o Su'ega Ta'avale
O le auiliiliga o loʻo mulimuli mai e puʻeina le faʻatinoga o le Intel FPGA PAC N3000 ma le XXV710 card, i le taimi lava e tasi e galue ai o se kata fesoʻotaʻiga fesoʻotaʻiga o pologa PTP (T-TSC) le Calnex Paragon NEO Grandmaster e ala i le T-BC Cisco ki.
O fuainumera o loʻo i lalo o loʻo faʻaalia ai le tele o le master offset ma le MPD i le aluga o taimi mo suʻega taʻavale eseese e tolu e faʻaaoga ai le Intel FPGA PAC N3000 ma le T-TC ma le XXV710 card. I kata uma e lua, o fefaʻatauaiga faʻasolosolo e sili ona tele le aafiaga ile faʻatinoga o le PTP4l. Ole umi ole su'ega ole ta'avale e 10 itula le umi. I fa'atusa o lo'o mulimuli mai, o le si'usi'u o le kalafi o lo'o fa'ailogaina ai le taimi e tu ai le ta'avale ma o le tele o le PTP master offset e alu i lalo i lona tulaga maualalo, ona o le fa'agasolo.
Tele ole Master Offset mo Intel FPGA PAC N3000
O le ata o loʻo i lalo o loʻo faʻaalia ai le tuai o le auala mo Intel FPGA PAC N3000 ma T TC, i lalo o le ulufale, alu ese ma le faʻaogaina o fefaʻatauaiga iperf3.
Fa'atuai Fa'atuai o le Ala (MPD) mo Intel FPGA PAC N3000
O le ata o loʻo i lalo o loʻo faʻaalia ai le tuai o le auala mo Intel FPGA PAC N3000 ma T TC, i lalo o le ulufale, alu ese ma le faʻaogaina o fefaʻatauaiga iperf3.
Tele ole Master Offset mo XXV710
O le ata o lo'o i lalo o lo'o fa'aalia ai le tele o le master offset mo le XXV710, i lalo o le ulufale atu, alu i fafo ma le bidirectional iperf3 feoaiga.
Fa'ata'ita'iga Fa'atuai o Auala (MPD) mo XXV710
O le ata o lo'o i lalo o lo'o fa'aalia ai le fa'atuai o le ala mo le XXV710, i lalo o le ulufale atu, alu i fafo ma le ta'ilua iperf3 fe'avea'i.
E tusa ai ma le Intel FPGA PAC N3000 PTP faʻatinoga, o le matai sili ona leaga le faʻaogaina i lalo o soʻo se tulaga tau feoaiga i totonu ole 90 ns. A'o i lalo o tulaga tutusa o fefa'ataua'iga, o le RMS o le Intel FPGA PAC N3000 matai offset e 5.6x sili atu nai lo le tasi o le XXV710 card.
| Intel FPGA PAC N3000 | XXV710 Card | |||||
| Ingress Traffic10G | Ta'avale Fe'avea'i 18G | Ta'avale Ta'ilua18G | Ingress Traffic18G | Ta'avale Fe'avea'i 10G | Ta'avale Ta'ilua18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(o le abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (o le MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Max offset | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
Ae maise, o le matai offset o le Intel FPGA PAC N3000 o loʻo i lalo ifo le faʻasologa masani,
ia le itiiti ifo i le 5x itiiti ifo nai lo le XXV710 card, o loʻo faʻaalia ai o le PTP faʻatatau o le
O le uati a Grandmaster e itiiti le maaleale i le leo po'o le pisapisao fesuiaiga i lalo o feoaiga i le
Intel FPGA PAC N3000.
Pe a faatusatusa i le IXIA Traffic Test Result i le itulau 5, o le tulaga sili ona leaga o le
le matai offset i se T-TC mafai Intel FPGA PAC N3000 foliga maualuga. E le gata i lea
o le eseesega i luga o fesoʻotaʻiga fesoʻotaʻiga ma laina bandwidths, e mafua ona o le Intel
FPGA PAC N3000 o lo'o pu'eina i lalo ole G.8275.1 PTP profile (16 Hz sync rate), a o
o le fa'asologa o fe'au fe'au i lenei tulaga o lo'o fa'atapula'aina ile 8 pepa ile sekone.
Tele ole Master Offset Fa'atusatusaga
O le ata o lo'o i lalo o lo'o fa'aalia ai le tele o fa'atusatusaga fa'a-fa'atautaiga i lalo ole ta'avale iperf3.
Mean Path Fa'atuai (MPD) Fa'atusatusaga
O le ata o lo'o i lalo o lo'o fa'aalia ai le fa'atusatusaga o le fa'atuai o le ala i lalo ole bidirectional iperf3 traffic.
O le maualuga o le faatinoga o le PTP o le Intel FPGA PAC N3000, pe a faatusatusa i le XXV710 card, o loo lagolagoina foi e le manino maualuga o se'ese'esega o le fua faatatau o le tuai o le ala (MPD) mo XXV710 ma le Intel FPGA PAC N3000 i totonu o suʻega taʻavale taʻitasi, mo example bidirectional iperf3 feoaiga. Le amana'ia le uiga taua i mataupu MPD taitasi, e mafai ona ese ona o le tele o mafuaaga, e pei o laina Ethernet eseese ma ese'ese autu latency. O le va'aiga va'aia ma le fa'ateleina o tau mo le XXV710 card e le o iai i le Intel FPGA PAC N3000.
RMS o le 8 Fa'atusatusaga Soso'o Matai Offset
Fa'ai'uga
O le ala fa'amatalaga FPGA i le va o le QSFP28 (25G MAC) ma le Intel XL710 (40G MAC) e fa'aopoopoina ai se fa'aliga o packet latency lea e a'afia ai le fa'atatau tonu o le PTP Slave. O le fa'aopoopoina o le Uati Transparent (T-TC) lagolago i le FPGA soft logic o le Intel FPGA PAC N3000 e maua ai le taui o lenei fa'amautu o le pusa e ala i le fa'aopoopoina o lona taimi nofo i le fa'asa'oga o fe'au PTP fa'apipi'i. O faʻaiʻuga e faʻamaonia ai o le T-TC masini e faʻaleleia ai le saʻo saʻo o le pologa PTP4l.
E le gata i lea, o le IXIA Traffic Test Result i le itulau 5 o loʻo faʻaalia ai o le T-TC lagolago i le FPGA data path e faʻaleleia ai le faʻatinoga o le PTP e le itiiti ifo i le 4x, pe a faʻatusatusa i le Intel FPGA PAC N3000 e aunoa ma le T-TC lagolago. O le Intel FPGA PAC N3000 ma le T-TC o loʻo tuʻuina atu ai se matai sili ona leaga o le 53 ns i lalo o le faʻaogaina, alu i fafo poʻo le faʻataʻitaʻiga taʻavale uta i le tapulaʻa o le gafatia o le alalaupapa (25 Gbps). O le mea lea, faatasi ai ma le lagolago a le T-TC, o le Intel FPGA PAC N3000 PTP faʻatinoga e sili atu ona saʻo ma faʻaitiitia ai le faʻaogaina o le pisa.
I le lperf3 Traffic Test i le itulau 10, o le fa'atinoga o le PTP o le Intel FPGA PAC N3000 fa'atasi ai ma le T-TC e mafai ona fa'atusatusa i se kata XXV710. O lenei suʻega na maua ai faʻamatalaga PTP4l mo uati pologa uma i lalo o le faʻaogaina poʻo le alu ese o fefaʻatauaiga o loʻo fesuiaʻi i le va o au e lua o le Intel FPGA PAC N3000 ma le XXV710 card. O le matai sili ona leaga fa'aletonu o lo'o matauina i le Intel FPGA PAC N3000 e le itiiti ifo i le 5x maualalo nai lo le XXV710 card. E le gata i lea, o le faʻasologa masani o faʻasalaga na puʻeina e faʻamaonia ai foi o le T-TC lagolago a le Intel FPGA PAC N3000 e mafai ai ona sili atu le faʻaogaina o le uati a le Grandmaster.
Ina ia faʻamaonia atili le faʻatinoga o le PTP a le Intel FPGA PAC N3000, o filifiliga suʻega e mafai ona aofia ai:
- Fa'amaoniga i lalo ole PTP pro eseesefiles ma fe'au fe'au mo sili atu ma le tasi so'oga Ethernet.
- Iloiloga o le lperf3 Traffic Test i le itulau 10 ma se ki e sili atu ona maualuga e mafai ai ona maualuga le PTP feʻau.
- Iloiloga o le T-SC galuega ma lona PTP taimi sa'o i lalo ole G.8273.2 Su'ega Fa'atatau.
Tala'aga Toe Iloiloga o Pepa mo le Su'ega IEEE 1588 V2
| Pepa Fa'aliliuga | Suiga |
| 2020.05.30 | Fa'asalalauga muamua. |
Pepa / Punaoa
 |
intel FPGA Polokalama Fa'avaveina Card N3000 [pdf] Taiala mo Tagata Fa'aoga FPGA Polokalama Fa'avaveina Kata, N3000, Programmable Acceleration Card N3000, FPGA Programmable Acceleration Card N3000, FPGA, IEEE 1588 V2 Su'ega |
