LATTICE FPGA-UG-02042-26.4 Ceblau Rhaglennu

Ymwadiadau

Nid yw Lattice yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynghylch cywirdeb y wybodaeth a gynhwysir yn y ddogfen hon nac addasrwydd ei gynhyrchion at unrhyw ddiben penodol. Darperir yr holl wybodaeth yma FEL Y MAE a chyda phob diffyg, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Ni fydd y prynwr yn dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir yma. Mae cynhyrchion a werthir gan Lattice wedi bod yn destun profion cyfyngedig a chyfrifoldeb y Prynwr yw penderfynu'n annibynnol ar addasrwydd unrhyw gynhyrchion a phrofi a gwirio'r un peth. Ni ddylid defnyddio unrhyw gynhyrchion Lattice ar y cyd ag unrhyw gais sy'n hanfodol i genhadaeth neu ddiogelwch nac unrhyw gymhwysiad arall lle gallai methiant cynnyrch Lattice greu sefyllfa lle gall anaf personol, marwolaeth, eiddo difrifol neu ddifrod amgylcheddol ddigwydd. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Lattice Semiconductor, ac mae Lattice yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion ar unrhyw adeg heb rybudd.

Nodweddion

• Cefnogaeth i bob cynnyrch rhaglenadwy Lattice
  • 2.5 V i 3.3 V rhaglennu I2C (HW-USBN-2B)
  • 1.2 V i 3.3 VJTAG a rhaglennu SPI (HW-USBN-2B)
  • 1.2 V i 5 VJTAG a rhaglennu SPI (pob cebl arall)
  • Delfrydol ar gyfer dylunio prototeipio a dadfygio
• Cysylltu â rhyngwynebau PC lluosog
  • USB (v.1.0, v.2.0)
  • PC Porth Cyfochrog
• Cysylltwyr rhaglennu hawdd eu defnyddio
  • Gwifren hedfan amlbwrpas, cysylltwyr 2 x 5 (.100”) neu 1 x 8 (.100”)
  • 6 troedfedd (2 fetr) neu fwy o hyd cebl rhaglennu (PC i DUT)
• Adeiladu di-blwm / sy'n cydymffurfio â RoHS

Ceblau Rhaglennu

Cynhyrchion Cebl Rhaglennu Lattice yw'r cysylltiad caledwedd ar gyfer rhaglennu holl ddyfeisiau Lattice yn y system. Ar ôl i chi gwblhau eich dyluniad rhesymeg a chreu rhaglennu file gydag offer datblygu Lattice Diamond®/ispLEVER® Classic, gallwch ddefnyddio meddalwedd Diamond Programmer neu ispVM™ System i raglennu dyfeisiau ar eich bwrdd. Mae meddalwedd ispVM System/Diamond Programmer yn cynhyrchu'r gorchmynion rhaglennu priodol, cyfeiriadau rhaglennu a data rhaglennu yn awtomatig yn seiliedig ar wybodaeth sydd wedi'i storio yn y rhaglennu file a pharamedrau a osodwyd gennych yn Rhaglennydd Diamond / System ispVM. Yna caiff signalau rhaglennu eu cynhyrchu o borth USB neu borthladd cyfochrog PC a'u cyfeirio trwy'r cebl rhaglennu i'r ddyfais. Nid oes angen unrhyw gydrannau ychwanegol ar gyfer rhaglennu.
Mae meddalwedd System Rhaglennydd Diamond/ispVM wedi'i chynnwys gyda'r holl gynhyrchion offer dylunio Lattice ac mae ar gael i'w lawrlwytho o'r Lattice web safle yn www.latticesemi.com/programmer.

Diffiniadau Pin Cebl Rhaglennu

Mae'r swyddogaethau a ddarperir gan y ceblau rhaglennu yn cyfateb i'r swyddogaethau sydd ar gael ar ddyfeisiau rhaglenadwy Lattice. Gan fod rhai dyfeisiau'n cynnwys gwahanol nodweddion rhaglennu, gall y swyddogaethau penodol a ddarperir gan y cebl rhaglennu ddibynnu ar y ddyfais darged a ddewiswyd. Mae meddalwedd Rhaglennydd System/Diamond ispVM yn cynhyrchu'r swyddogaethau priodol yn awtomatig yn seiliedig ar y ddyfais a ddewiswyd. Gweler Tabl 3.1 am ormodeddview o'r swyddogaethau cebl rhaglennu.
Tabl 3.1. Diffiniadau Pin Cebl Rhaglennu.

Pin Cebl Rhaglennu	Enw	Math Pin Cebl Rhaglennu	Disgrifiad
VCC	Rhaglennu Cyftage	Mewnbwn	Cysylltwch ag awyren VCCIO neu VCCJ o'r ddyfais darged. ICC nodweddiadol = 10 mA. Y bwrdd targed yn darparu cyflenwad/cyfeirnod VCC ar gyfer y cebl.
TDO/SO	Profi Allbwn Data	Mewnbwn	Fe'i defnyddir i symud data allan trwy'r IEEE1149.1 (JTAG) safon rhaglennu.
TDI/SI	Prawf Mewnbwn Data	Allbwn	Fe'i defnyddir i symud data i mewn trwy safon rhaglennu IEEE1149.1.
ISPEN/PROG	Galluogi	Allbwn	Galluogi dyfais i gael ei rhaglennu. Hefyd yn gweithredu fel SN/SSPI Chip Select ar gyfer rhaglennu SPI gyda HW-USBN-2B.
TRST	Ailosod Prawf	Allbwn	Ailosod peiriant cyflwr dewisol IEEE 1149.1.
GWNEUD	GWNEUD	Mewnbwn	Mae DONE yn nodi statws y cyfluniad
TMS	Modd Prawf Dewiswch Mewnbwn	Allbwn	Wedi'i ddefnyddio i reoli'r peiriant cyflwr IEEE1149.1.
GND	Daear	Mewnbwn	Cysylltwch ag awyren ddaear y ddyfais darged
TCK/SCLK	Prawf Mewnbwn Cloc	Allbwn	Wedi'i ddefnyddio i glocio'r peiriant cyflwr IEEE1149.1
init	Cychwyn	Mewnbwn	Yn dangos bod y ddyfais yn barod i ddechrau'r ffurfweddiad. Dim ond ar rai dyfeisiau y ceir hyd i INITN.
I2C: SCL*	I2C SCL	Allbwn	Yn darparu'r signal I2C SCL
I2C: SDA*	I2C SDA	Allbwn	Yn darparu'r signal SDA I2C.
5 V ALLAN*	5 V Allan	Allbwn	Yn darparu signal 5 V ar gyfer y Rhaglennydd iCEprogM1050.

Nodyn: Dim ond i'w gael ar y cebl HW-USBN-2B.

Nodyn: Angen Rhaglennydd Diamond 3.1 neu'n hwyrach.

Ffigur 3.2. Rhyngwyneb Rhaglennu Mewn-System Cebl Rhaglennu ar gyfer y PC (HW-USB-1A neu HW-USB-2A)*
Nodyn: Nid yw meddalwedd Lattice PAC-Designer® yn cefnogi rhaglennu gyda cheblau USB. I raglennu dyfeisiau ispPAC gyda'r ceblau hyn, defnyddiwch feddalwedd Diamond Programmer/ispVM System.

Nodyn: HW7265-DL3, HW7265-DL3A, HW-DL-3B, HW-DL-3C a HW-DLN-3C yn gynhyrchion swyddogaethol cyfatebol.

Ffigur 3.4. Rhyngwyneb Rhaglennu Mewn-System Cebl Rhaglennu ar gyfer y PC (pDS4102-DL2 neu pDS4102- DL2A)

Ffigur 3.5. Rhyngwyneb Rhaglennu Mewn-System Cebl Rhaglennu ar gyfer y PC (HW7265-DL2 neu HW7265-DL2A)*

Nodyn: At ddibenion cyfeirio, mae'r cysylltydd 2 x 10 ar yr HW7265-DL2 neu HW7265-DL2A yn cyfateb i Tyco 102387-1. Bydd hyn yn rhyngwynebu â bylchiad safonol 100-mil o 2 x 5 penawd, neu gysylltydd gwrywaidd cilfachog 2 x 5 bysell fel y 3M N2510-5002RB.

Meddalwedd Rhaglennu

Rhaglennydd Diamond a System ispVM ar gyfer dyfeisiau Clasurol yw'r offeryn meddalwedd rheoli rhaglennu a ffefrir ar gyfer pob dyfais Lattice a cheblau lawrlwytho. Mae'r fersiwn diweddaraf o Raglennydd Lattice Diamond neu feddalwedd System ispVM ar gael i'w lawrlwytho o'r Lattice web safle yn www.latticesemi.com/programmer.

Ystyriaethau Dylunio'r Bwrdd Targed

Argymhellir gwrthydd tynnu i lawr 4.7 kΩ ar gysylltiad TCK y bwrdd targed. Argymhellir y tynnu hwn i lawr er mwyn osgoi clocio'r rheolydd TAP yn anfwriadol a achosir gan ymylon cloc cyflym neu fel VCC ramps i fyny. Argymhellir y tynnu i lawr hwn ar gyfer pob teulu rhaglenadwy Lattice.
Mae'r signalau I2C SCL ac SDA yn ddraen agored. Mae angen gwrthydd tynnu i fyny 2.2 kΩ i VCC ar y bwrdd targed. Dim ond gwerthoedd VCC o 3.3 V a 2.5 V ar gyfer I2C sy'n cael eu cefnogi gan y ceblau HW-USBN-2B.
Ar gyfer teuluoedd dyfeisiau Lattice sy'n cynnwys pŵer isel, argymhellir ychwanegu gwrthydd 500 Ω rhwng VCCJ a GND yn ystod yr egwyl rhaglennu pan fydd cebl rhaglennu USB wedi'i gysylltu â dyluniad bwrdd pŵer isel iawn. Mae Cwestiynau Cyffredin ar gael sy’n trafod hyn yn fanylach yn:
http://www.latticesemi.com/en/Support/AnswerDatabase/2/2/0/2205
Mae'r J.TAG efallai y bydd angen rheoli cyflymder porthladd rhaglennu wrth ddefnyddio'r ceblau rhaglennu sy'n gysylltiedig â PCBs cwsmeriaid. Mae hyn yn arbennig o bwysig pan fydd llwybro PCB hir neu gyda llawer o ddyfeisiau cadwyn llygad y dydd. Gall meddalwedd rhaglennu Lattice addasu amseriad TCK a gymhwysir i'r JTAG porthladd rhaglennu o'r cebl. Mae'r gosodiad porthladd manwl-gywir hwn o TCK yn dibynnu ar lawer o ffactorau, gan gynnwys y cyflymder PC a'r math o gebl a ddefnyddir (porthladd cyfochrog, USB neu USB2). Mae'r nodwedd feddalwedd hon yn darparu opsiwn i arafu'r TCK ar gyfer amgylcheddau dadfygio neu swnllyd. Mae Cwestiynau Cyffredin ar gael sy’n trafod hyn yn fanylach yn: http://www.latticesemi.com/en/Support/AnswerDatabase/9/7/974.aspx
Gellir defnyddio'r cebl lawrlwytho USB i raglennu cynhyrchion Power Manager neu ispClock gyda meddalwedd rhaglennu Lattice. Wrth ddefnyddio'r cebl USB gyda dyfeisiau Power Manager I, (POWR604, POWR1208, POWR1208P1), rhaid i chi wneud TCK yn arafach gan ffactor o 2. Mae Cwestiynau Cyffredin ar gael sy'n trafod hyn yn fanylach yn:
http://www.latticesemi.com/en/Support/AnswerDatabase/3/0/306.aspx

Flywire Rhaglennu a Chyfeirnod Cysylltiad

Cyfeiriwch at Dabl 6.1 i nodi, fesul dyfais Lattice, sut i gysylltu gwahanol fathau o gebl rhaglennu Lattice. JTAG, SPI a chyfluniad I2C wedi'i nodi'n ddiamwys. Mae ceblau a chaledwedd etifeddol wedi'u cynnwys er gwybodaeth. Yn ogystal, mae ffurfweddiadau pennawd amrywiol yn cael eu tablu.
Tabl 6.1. Cyfeirnod Pin a Chebl

HW-USBN-2B Lliw flywire	TDI/SI	TDO/SO	TMS	TCK/SCLK	ISPEN/PROG	GWNEUD	TRST(ALLBWN)	VCC	GND	I2C
	Oren	Brown	Porffor	Gwyn	Melyn	Glas	Gwyrdd	Coch	Du	Melyn
HW-USBN-2A Lliw flywire	TDI	TDO	TMS	TCK	ispEN/PROG	init	TRST(ALLBWN)/WEDI'I WNEUD (Mewnbwn)	VCC	GND
	Oren	Brown	Porffor	Gwyn	Melyn	Glas	Gwyrdd	Coch	Du
HW-DLN-3C Lliw flywire	TDI	TDO	TMS	TCK	ispEN/PROG	na	TRST(ALLBWN)	VCC	GND
	Oren	Brown	Porffor	Gwyn	Melyn		Gwyrdd	Coch	Du
Rhaglennu math pin cebl Argymhelliad Bwrdd Targed	Allbwn	Mewnbwn	Allbwn	Allbwn	Allbwn	Mewnbwn	Mewnbwn/Allbwn	Mewnbwn	Mewnbwn	Ou
	—	—	4.7 kΩ Tynnu i Fyny	4.7 kΩ Tynnu i Lawr	(Nodyn 1)	—	—	(Nodyn 2)	—	(Na (Na
	Cysylltwch y gwifrau cebl rhaglennu (uchod) â'r ddyfais gyfatebol neu'r pinnau pennawd (belo

JTAG Dyfeisiau Porthladd

ECP5™	TDI	TDO	TMS	TCK	Cysylltiadau dewisol i ispEN dyfais, RHAGLEN, Signalau INITN, DONE a/neu TRST (Diffinio mewn gosodiadau Custom I/O yn System ispVM neu feddalwedd Rhaglennydd Diamond. Nid oes gan bob dyfais y pinnau hyn ar gael)	Angenrheidiol	Angenrheidiol
LatticeECP3™/LatticeECP2M™ LatticeECP2™/LatticeECP™/LatticeEC™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
LatticeXP2™/LatticeXP™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
LatticeSC™/LatticeSCM™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
MachXO2™/MachXO3™/MachXO3D™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
MachXO™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
ORCA®/FPSC	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
ispXPGA®/ispXPLD™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
ispMACH® 4000/ispMACH/ispLSI® 5000	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
MACH®4A	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
ispGDX2™	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
ispPAC®/ispClock™ (Nodyn 4)	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol
Rheolwr Llwyfan™/Rheolwr Pŵer/Rheolwr Pŵer II/Rheolwr Llwyfan II (Nodyn 4)	TDI	TDO	TMS	TCK		Angenrheidiol	Angenrheidiol

Tabl 6.1. Cyfeirnod Pin a Chebl

HW-USBN-2B Lliw flywire	TDI/SI	TDO/SO	TMS	TCK/SCLK	ISPEN/PROG	GWNEUD	TRST(ALLBWN)	VCC	GND	I2C
	Oren	Brown	Porffor	Gwyn	Melyn	Glas	Gwyrdd	Coch	Du	Ilo
HW-USBN-2A Lliw flywire	TDI	TDO	TMS	TCK	ispEN/PROG	init	TRST(ALLBWN)/WEDI'I WNEUD (Mewnbwn)	VCC	GND
	Oren	Brown	Porffor	Gwyn	Melyn	Glas	Gwyrdd	Coch	Du
HW-DLN-3C Lliw flywire	TDI	TDO	TMS	TCK	ispEN/PROG	na	TRST(ALLBWN)	VCC	GND
	Oren	Brown	Porffor	Gwyn	Melyn		Gwyrdd	Coch	Du
Rhaglennu math pin cebl Argymhelliad Bwrdd Targed	Allbwn	Mewnbwn	Allbwn	Allbwn	Allbwn	Mewnbwn	Mewnbwn/Allbwn	Mewnbwn	Mewnbwn	O
	—	—	4.7 kΩ Tynnu i Fyny	4.7 kΩ Tynnu i Lawr	(Nodyn 1)	—	—	(Nodyn 2)	—	(N (N
	Cysylltwch y gwifrau cebl rhaglennu (uchod) â'r ddyfais gyfatebol neu'r pinnau pennawd (isod

Dyfeisiau Porthladd SPI Caethweision

ECP5	MOSI	MISO	—	CCLK	SN	Cysylltiadau dewisol i'r ddyfais RHAGLEN, INITN a/neu signalau GWNEUD		Angenrheidiol	Angenrheidiol
delltECP3	MOSI	MISO	—	CCLK	SN			Angenrheidiol	Angenrheidiol
MachXO2/MachXO3/MachXO3D	SI	SO	—	CCLK	SN			Angenrheidiol	Angenrheidiol
CrossLink™ LIF-MD6000	MOSI	MISO	—	SPI_SCK	SPI_SS	Opt. CDONE	CRESET_B	Angenrheidiol	Angenrheidiol
iCE40™/iCE40LM/iCE40 Ultra™/iCE40 UltraLite™	SPI_SI	SPI_SO	—	SPI_SCK	SPI_SS_B	Opt. CDONE	CRESET_B	Angenrheidiol	Angenrheidiol

Dyfeisiau Porthladd I2C

MachXO2/MachXO3/MachXO3D	—	—	—	—	Cysylltiadau dewisol i'r ddyfais RHAGLEN, INITN a/neu signalau GWNEUD			Angenrheidiol	Angenrheidiol
Rheolwr Llwyfan II	—	—	—	—				Angenrheidiol	Angenrheidiol	SCL_M
L-ASC10	—	—	—	—	—	—	—	Angenrheidiol	Angenrheidiol
CrossLink LIF-MD6000	—	—	—	—	—	Opt. CDONE	CRESET_B	Angenrheidiol	Angenrheidiol

Penawdau

1 x 10 conn (ceblau amrywiol)	3	2	6	8	4	9 neu 10	5 neu 9	1	7
1 x 8 conn (gweler Ffigur 3.4)	3	2	6	8	4	—	5	1	7
2 x 5 conn (gweler Ffigur 3.5)	5	7	3	1	10	—	9	6	2, 4, neu 8

Rhaglenwyr

Model 300	5	7	3	1	10	—	9	6	2, 4, neu 8
ICEprog™ ICEprogM1050	8	5	—	7	9	3	1	6	10

Nodiadau: 

• Ar gyfer dyfeisiau ISP Lattice hŷn, mae angen cynhwysydd datgysylltu 0.01 μF ar ispEN / ENABLE y bwrdd targed.
• Ar gyfer HW-USBN-2A/2B, mae'r bwrdd targed yn cyflenwi'r pŵer - ICC nodweddiadol = 10 mA. Ar gyfer dyfeisiau sydd â pin VCCJ, rhaid i'r VCCJ fod yn ddyfeisiau cysylltiedig, cysylltu'r banc priodol VCCIO â VCC y cebl. Mae angen cynhwysydd datgysylltu 0.1 μF ar VCCJ neu VCCIO yn agos at y ddyfais. taflen i benderfynu a oes gan y ddyfais pin VCCJ neu pa fanc VCCIO sy'n rheoli'r porthladd rhaglennu targed (efallai nad yw hyn yr un peth â tharged 3. Arwyddion draen agored. Dylai fod gan y bwrdd targed ~2.2 kΩ gwrthydd tynnu i fyny wedi'i gysylltu â'r un peth awyren y mae VCC wedi'i chysylltu â hi Ceblau HW-USBN-2B i VCC.
• Wrth ddefnyddio meddalwedd PAC-Designer® i raglennu dyfeisiau ispPAC neu ispClock, peidiwch â chysylltu TRST/DONE.
• Os ydych chi'n defnyddio cebl sy'n hŷn na HW-USBN-2B, cysylltwch gyflenwad allanol +5 V rhwng iCEprogM1050 pin 4 (VCC) a pin 2 (GND).
• Ar gyfer HW-USBN-2B, dim ond gwerthoedd VCC o 3.3 V thru 2.5 V sy'n cael eu cefnogi ar gyfer I2C.

Cysylltu'r Cebl Rhaglennu

Rhaid i'r bwrdd targed fod heb ei bweru wrth gysylltu, datgysylltu neu ailgysylltu'r cebl rhaglennu. Cysylltwch pin GND y cebl rhaglennu (gwifren ddu) cyn cysylltu unrhyw J arallTAG pinnau. Gall methu â dilyn y gweithdrefnau hyn arwain at ddifrod i'r ddyfais raglenadwy darged.

Pin TRST Cebl Rhaglennu

Ni argymhellir cysylltu pin TRST y bwrdd â'r pin TRST cebl. Yn lle hynny, cysylltwch pin TRST y bwrdd â Vcc. Os yw pin TRST y bwrdd wedi'i gysylltu â'r pin TRST cebl, dywedwch wrth ispVM/Diamond Programmer i yrru'r pin TRST yn uchel.

I ffurfweddu Rhaglennydd ispVM/Diamond i yrru pin TRST yn uchel:

• Dewiswch yr eitem ddewislen Opsiynau.
• Dewiswch Cable ac I/O Port Setup.
• Dewiswch y blwch ticio TRST/Ailosod Pin-Connected.
• Dewiswch y botwm Gosod Radio Uchel.

Os na ddewisir yr opsiwn cywir, caiff y pin TRST ei yrru'n isel gan ispVM/Diamond Programmer. O ganlyniad, nid yw cadwyn BSCAN yn gweithio oherwydd bod y gadwyn wedi'i chloi i gyflwr AILOSOD.

Rhaglennu Cable ispEN Pin

Dylid seilio'r pinnau canlynol:

• Pin BSCAN o'r dyfeisiau 2000VE
• ENABLE pin of MACH4A3/5-128/64, MACH4A3/5-64/64 and MACH4A3/5-256/128 devices.

Fodd bynnag, mae gennych yr opsiwn o gael y pinnau BSCAN a GALLUOGI wedi'u gyrru gan y pin ispEN o'r cebl. Yn yr achos hwn, rhaid ffurfweddu Rhaglennydd ispVM/Diamond i yrru'r pin ispEN yn isel fel a ganlyn:
I ffurfweddu Rhaglennydd ispVM/Diamond i yrru pin ispEN yn isel:

1. Dewiswch yr eitem ddewislen Opsiynau.
2. Dewiswch Cable ac I/O Port Setup.
3. Dewiswch y blwch ticio ispEN/BSCAN Pin Connected.
4. Dewiswch y botwm radio Gosod Isel.

Mae pob cebl rhaglennu yn cynnwys dau gysylltydd bach sy'n eich helpu i gadw'r flywywires yn drefnus. Mae'r gwneuthurwr a'r rhan rif canlynol yn un ffynhonnell bosibl ar gyfer cysylltwyr cyfatebol:

• Cysylltydd 1 x 8 (ar gyfer cynample, Samtec SSQ-108-02-TS)
• Cysylltydd 2 x 5 (ar gyfer cynample, Samtec SSQ-105-02-TD)

Bwriedir i'r gwifrau hedfan neu'r penawdau cebl rhaglennu gysylltu â phenawdau bylchiad 100-mil safonol (pinnau â gofod 0.100 modfedd rhyngddynt). Mae Lattice yn argymell pennawd gyda hyd o 0.243 modfedd neu 6.17 mm. Er hynny, gall penawdau o hydoedd eraill weithio cystal.

Gwybodaeth Archebu

Tabl 10.1. Crynodeb Nodwedd Cebl Rhaglennu

Nodwedd	HW-USBN-2B	HW-USBN-2A	HW-USB-2A	HW-USB-1A	HW-DLN-3C	HW7265-DL3, HW7265-DL3A, HW-DL-3B, HW-DL-3C	HW7265-DL2	HW7265-DL2A	PDS4102-DL2	PDS4102-DL2A
USB	X	X	X	X	—	—	—	—	—	—
PC-Cyfochrog	—	—	—	—	X	X	X	X	X	X
1.2 V Cynnorthwy	X	X	X	—	—	—	—	—	—	—
1.8 V Cynnorthwy	X	X	X	X	X	X	—	X	—	X
2.5-3.3 V Cefnogaeth	X	X	X	X	X	X	X	X	X	X
5.0 V Cynnorthwy	—	X	X	X	X	X	X	X	X	X
Cysylltydd 2 x 5	—	X	X	X	X	X	X	X	—	—
Cysylltydd 1 x 8		X	X	X	X	X	—	—	X	X
Flywire	X	X	X	X	X	X	—	—	—	—
Adeiladu di-blwm	X	X	—	—	X	—	—	—	—	—
Ar gael i'w harchebu	X	—	—	—	X	—	—	—	—	—

Tabl 10.2. Gwybodaeth Archebu

Disgrifiad	Rhif Rhan Archebu	Tsieina RoHS Cyfnod Defnydd Cyfeillgar i'r Amgylchedd (EFUP)
Cebl rhaglennu (USB). Yn cynnwys cebl USB 6′, cysylltwyr flywire, addasydd 8-safle (1 x 8) ac addasydd 10-safle (2 x 5), adeiladwaith di-blwm sy'n cydymffurfio â RoHS.	HW-USBN-2B
Cebl rhaglennu (PC yn unig). Yn cynnwys addasydd porthladd cyfochrog, cebl 6′, cysylltwyr flywire, addasydd 8-safle (1 x 8) a 10- addasydd sefyllfa (2 x 5), adeiladu di-blwm, sy'n cydymffurfio â RoHS.	HW-DLN-3C

Nodyn: Disgrifir ceblau ychwanegol yn y ddogfen hon at ddibenion etifeddiaeth yn unig, nid yw'r ceblau hyn yn cael eu cynhyrchu mwyach. Mae'r ceblau sydd ar gael i'w harchebu ar hyn o bryd yn eitemau cyfnewid cwbl gyfatebol.

Atodiad A. Datrys Problemau Gosod Gyrrwr USB

Mae'n hanfodol eich bod yn gosod y gyrwyr cyn cysylltu eich PC i'r cebl USB. Os yw'r cebl wedi'i gysylltu cyn gosod y gyrwyr, bydd Windows yn ceisio gosod ei yrwyr ei hun efallai na fydd yn gweithio.
Os ydych chi wedi ceisio cysylltu'r PC â'r cebl USB heb osod y gyrwyr priodol yn gyntaf, neu os ydych chi'n cael trafferth cyfathrebu â'r cebl USB Lattice ar ôl gosod y gyrwyr, dilynwch y camau isod:

1. Plygiwch y cebl USB Lattice i mewn. Dewiswch Cychwyn > Gosodiadau > Panel Rheoli > System.
2. Yn y blwch deialog Priodweddau System, cliciwch ar y Caledwedd tab a Rheolwr Dyfais botwm. O dan reolwyr Bws Cyfresol Cyffredinol, dylech weld Rhaglennydd ISP USB Lattice. Os na welwch hwn, edrychwch am y Dyfais Anhysbys gyda'r faner felen. Cliciwch ddwywaith ar yr eicon Dyfais Anhysbys.
3. Yn y blwch deialog Priodweddau dyfais Anhysbys, cliciwch Ailosod Gyrrwr.
4. Dewiswch Pori fy nghyfrifiadur ar gyfer meddalwedd gyrrwr.
   Porwch i'r cyfeiriadur isptools\ispvmsystem ar gyfer y gyrrwr Lattice EzUSB.
   Porwch i'r cyfeiriadur isptools\ispvmsystem\Drivers\FTDIUSBDriver ar gyfer y gyrrwr FTDI FTUSB.
5. Ar gyfer gosodiadau Diamond, porwch i lscc/diemwnt/data/vmdata/drivers. Cliciwch Nesaf.
6. Dewiswch Gosod y meddalwedd Gyrrwr hwn beth bynnag. Mae'r system yn diweddaru'r gyrrwr.
7. Cliciwch Close a gorffen gosod y gyrrwr USB.
8. O dan Banel Rheoli > System > Rheolwr Dyfais > Dylai Rheolwyr Bws Cyfresol Cyffredinol gynnwys y canlynol: Ar gyfer y Gyrrwr EzUSB Lattice: Dyfais Rhaglennydd ISP USB USB wedi'i gosod.

Ar gyfer y Gyrrwr FTDI FTUSB: dyfeisiau Trawsnewidydd Cyfresol USB A a Converter B wedi'u gosod

Os ydych yn cael problemau neu angen gwybodaeth ychwanegol, cysylltwch â Lattice Technical Support.

Cymorth Technegol

I gael cymorth, cyflwynwch achos cymorth technegol yn www.latticesemi.com/techsupport.

Hanes Adolygu

Diwygiad 26.4, Mai 2020

Adran	Crynodeb o'r Newid
Ceblau Rhaglennu	Lattice wedi'i ddiweddaru webcyswllt safle i www.latticesemi.com/programmer.
Meddalwedd Rhaglennu

Diwygiad 26.3, Hydref 2019

Adran	Crynodeb o'r Newid
Ystyriaethau Dylunio'r Bwrdd Targed; Rhaglennu Flywire a Cyfeirnod Cysylltiad	Gwerthoedd VCC clir y mae rhyngwyneb I2C yn eu cefnogi. Nodiadau ychwanegol i Dabl 6.1.

Diwygiad 26.2, Mai 2019

Adran	Crynodeb o'r Newid
—	Ychwanegwyd adran Ymwadiadau.
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Tabl 6.1 wedi'i ddiweddaru. Cyfeirnod Pin a Chebl. Ychwanegwyd MachXO3D Ychwanegwyd CRESET_B i Crosslink I2C. Eitemau wedi'u diweddaru o dan Dyfeisiau Porthladd I2C · Ychwanegwyd Rheolwr Llwyfan II. · Newid trefn ispPAC. Eitemau wedi'u diweddaru o dan Dyfeisiau Porthladd I2C. · Newid Power Manager II i Platform Manager II a diweddaru gwerth I2C: SDA. · Newid ASC i L-ASC10 Troednodyn 4 wedi'i ddiweddaru i gynnwys dyfeisiau ispClock. Nodau masnach wedi'u haddasu.
Hanes Adolygu	Fformat wedi'i ddiweddaru.
Clawr cefn	Templed wedi'i ddiweddaru.
—	Mân newidiadau golygyddol

Diwygiad 26.1, Mai 2018

Adran	Crynodeb o'r Newid
Pawb	Cofnodion wedi'u cywiro yn adran Dyfeisiau Porthladd SPI Slave yn Nhabl 6.1.

Diwygiad 26.0, Ebrill 2018

Adran	Crynodeb o'r Newid
Pawb	Rhif dogfen wedi'i newid o UG48 i FPGA-UG-02024. Templed dogfen wedi'i diweddaru.
Ceblau Rhaglennu	Wedi dileu gwybodaeth segur a newid dolen i www/latticesemi.com/software.
Diffiniadau Pin Cebl Rhaglennu	Enwau Pin Cebl Rhaglennu wedi'u Diweddaru yn Nhabl 3.1. Diffiniadau Pin Cebl Rhaglennu.
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Wedi disodli Tabl 2. Cyfeirnod Trosi Flywire a Thabl 3 Cysylltiadau Pin a Argymhellir gydag un Cyfeirnod Pin a Chebl Tabl 6.1.
Gwybodaeth Archebu	Wedi symud Tabl 10.1. Crynodeb Nodwedd Cebl Rhaglennu o dan Gwybodaeth Archebu.

Diwygiad 25.0, Tachwedd 2016

Adran	Crynodeb o'r Newid
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Tabl 3 Diwygiedig, Cysylltiadau Pin a Argymhellir. Ychwanegwyd dyfais CrossLink.

Diwygiad 24.9, Hydref 2015

Adran	Crynodeb o'r Newid
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Tabl 3 Diwygiedig, Cysylltiadau Pin a Argymhellir. Ychwanegwyd colofn CRESET-B. Ychwanegwyd dyfais iCE40 UltraLite.
Cymorth Cymorth Technegol	Gwybodaeth Cymorth Cymorth Technegol wedi'i diweddaru.

Diwygiad 24.8, Mawrth 2015

Adran	Crynodeb o'r Newid
Diffiniadau Pin Cebl Rhaglennu	Disgrifiad diwygiedig o INIT yn Nhabl 1, Diffiniadau Pin Cebl Rhaglennu.

Diwygiad 24.7, Ionawr 2015

Adran	Crynodeb o'r Newid
Diffiniadau Pin Cebl Rhaglennu	Yn Nhabl 1, Diffiniadau Pin Cebl Rhaglennu, newidiwyd ispEN/Galluogi/PROG i ispEN/Galluogi/PROG/SN a diwygiwyd ei ddisgrifiad. Ffigur 2 wedi'i ddiweddaru, Rhyngwyneb Rhaglennu Mewn-System Cebl Rhaglennu ar gyfer y PC (HW-USBN-2B).
Rhaglennu Cable ispEN Pin	Yn Nhabl 4, Crynodeb Nodwedd Cebl Rhaglennu, HW-USBN-2B wedi'i nodi fel un sydd ar gael i'w archebu.
Gwybodaeth Archebu	Newidiodd HW-USBN-2A i HW- USBN-2B.

Adolygiad 24.6, Gorffennaf 2014

Adran	Crynodeb o'r Newid
Pawb	Wedi newid teitl y ddogfen o ispDOWNLOAD Ceblau i Ganllaw Defnyddiwr Ceblau Rhaglennu.
Diffiniadau Pin Cebl Rhaglennu	Tabl 3 wedi'i ddiweddaru, Cysylltiadau Pin a Argymhellir. Ychwanegwyd teuluoedd dyfeisiau ECP5, iCE40LM, iCE40 Ultra, a MachXO3.
Ystyriaethau Dylunio'r Bwrdd Targed	Adran wedi'i diweddaru. Dolen Cwestiynau Cyffredin wedi'i diweddaru ar reolaeth offer ispVM o gylchred dyletswydd TCK a/neu amlder.
Cymorth Cymorth Technegol	Gwybodaeth Cymorth Cymorth Technegol wedi'i diweddaru.

Diwygiad 24.5, Hydref 2012

Adran	Crynodeb o'r Newid
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Ychwanegwyd enwau pin porthladd cyfluniad iCE40 at dabl Cyfeirnod Trosi Flywire.
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Ychwanegwyd gwybodaeth iCE40 at y tabl Cysylltiadau Cebl a Argymhellir.

Diwygiad 24.4, Chwefror 2012

Adran	Crynodeb o'r Newid
Pawb	Dogfen wedi'i diweddaru gyda logo corfforaethol newydd.

Diwygiad 24.3, Tachwedd 2011

Adran	Crynodeb o'r Newid
Pawb	Trosglwyddwyd y ddogfen i fformat canllaw defnyddiwr.
Nodweddion	Cebl USB Ffigur Ychwanegwyd - HW-USBN-2A.
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Tabl Cysylltiadau Cebl a Argymhellir wedi'i ddiweddaru ar gyfer dyfeisiau MachXO2.
Ystyriaethau Dylunio'r Bwrdd Targed	Adran wedi'i diweddaru.
Atodiad A	Ychwanegwyd adran.

Diwygiad 24.2, Hydref 2009

Adran	Crynodeb o'r Newid
Pawb	Gwybodaeth ychwanegol yn ymwneud â manylebau ffisegol y cysylltwyr gwifrau hedfan.

Adolygiad 24.1, Gorffennaf 2009

Adran	Crynodeb o'r Newid
Pawb	Ychwanegwyd adran destun Ystyriaethau Dylunio'r Bwrdd Targed.
Flywire Rhaglennu a Chyfeirnod Cysylltiad	Ychwanegwyd pennawd adran.

Diwygiadau Blaenorol

Adran	Crynodeb o'r Newid
—	Datganiadau blaenorol Lattice.

www.latticesemi.com

Dogfennau / Adnoddau

LATTICE FPGA-UG-02042-26.4 Ceblau Rhaglennu [pdfCanllaw Defnyddiwr FPGA-UG-02042-26.4 Ceblau Rhaglennu, FPGA-UG-02042-26.4, Ceblau Rhaglennu, Ceblau

Cyfeiriadau

• Llawlyfr Defnyddiwr