Cáp lập trình LATTICE FPGA-UG-02042-26.4
Tuyên bố miễn trừ trách nhiệm
Lattice không bảo đảm, đại diện hoặc đảm bảo về tính chính xác của thông tin có trong tài liệu này hoặc tính phù hợp của các sản phẩm của nó cho bất kỳ mục đích cụ thể nào. Tất cả thông tin ở đây được cung cấp NGUYÊN TẮC và với tất cả các lỗi, và mọi rủi ro liên quan đến thông tin đó hoàn toàn thuộc về Người mua. Người mua sẽ không dựa vào bất kỳ dữ liệu và thông số kỹ thuật hoặc thông số nào được cung cấp ở đây. Các sản phẩm do Lattice bán đã được thử nghiệm giới hạn và Người mua có trách nhiệm xác định độc lập tính phù hợp của bất kỳ sản phẩm nào và kiểm tra và xác minh điều tương tự. Không được sử dụng sản phẩm Lattice cùng với nhiệm vụ hoặc ứng dụng quan trọng về an toàn hoặc bất kỳ ứng dụng nào khác mà việc hỏng hóc sản phẩm của Lattice có thể tạo ra tình huống có thể xảy ra thương tích cá nhân, tử vong, thiệt hại nghiêm trọng về tài sản hoặc môi trường. Thông tin được cung cấp trong tài liệu này là độc quyền của Lattice Semiconductor, và Lattice có quyền thực hiện bất kỳ thay đổi nào đối với thông tin trong tài liệu này hoặc bất kỳ sản phẩm nào vào bất kỳ lúc nào mà không cần thông báo.
Đặc trưng
- Hỗ trợ cho tất cả các sản phẩm có thể lập trình Lattice
- Lập trình I2.5C 3.3 V đến 2 V (HW-USBN-2B)
- 1.2 V đến 3.3 VJTAG và lập trình SPI (HW-USBN-2B)
- 1.2 V đến 5 VJTAG và lập trình SPI (tất cả các loại cáp khác)
- Lý tưởng cho việc tạo mẫu thiết kế và gỡ lỗi
- Kết nối với nhiều giao diện PC
- USB (v.1.0, v.2.0)
- Cổng song song PC
- Đầu nối lập trình dễ sử dụng
- Đầu nối hình bánh đà đa năng, 2 x 5 (.100 ”) hoặc 1 x 8 (.100”)
- Chiều dài cáp lập trình từ 6 feet (2 mét) trở lên (PC đến DUT)
- Cấu trúc không chì / tuân thủ RoHS
Cáp lập trình
Sản phẩm Cáp lập trình mạng là kết nối phần cứng để lập trình trong hệ thống của tất cả các thiết bị Lưới. Sau khi bạn hoàn thành thiết kế logic của mình và tạo một chương trình file với các công cụ phát triển Lattice Diamond® / ispLEVER® Classic, bạn có thể sử dụng phần mềm Diamond Programmer hoặc ispVM ™ System để lập trình các thiết bị trên bo mạch của mình. Phần mềm ispVM System / Diamond Programmer tự động tạo ra các lệnh lập trình thích hợp, địa chỉ lập trình và dữ liệu lập trình dựa trên thông tin được lưu trữ trong chương trình file và các thông số bạn đặt trong Hệ thống Lập trình viên kim cương / ispVM. Tín hiệu lập trình sau đó được tạo ra từ cổng USB hoặc cổng song song của PC và được dẫn trực tiếp qua cáp lập trình đến thiết bị. Không có thành phần bổ sung nào được yêu cầu để lập trình.
Phần mềm Diamond Programmer / ispVM System được bao gồm trong tất cả các sản phẩm công cụ thiết kế Lattice và có sẵn để tải xuống từ Lattice web trang web tại www.latticesemi.com/programmer.
Lập trình Định nghĩa chân cáp
Các chức năng được cung cấp bởi cáp lập trình tương ứng với các chức năng có sẵn trên các thiết bị lập trình Lattice. Vì một số thiết bị chứa các tính năng lập trình khác nhau, các chức năng cụ thể do cáp lập trình cung cấp có thể phụ thuộc vào thiết bị đích đã chọn. Phần mềm ispVM System / Diamond Programmer tự động tạo các chức năng thích hợp dựa trên thiết bị đã chọn. Xem Bảng 3.1 để biết thêmview của các chức năng cáp lập trình.
Bảng 3.1. Lập trình Định nghĩa chân cáp.
| Lập trình chân cáp | Tên | Lập trình loại chân cáp | Sự miêu tả |
| VCC | Lập trình Voltage | Đầu vào | Kết nối với mặt phẳng VCCIO hoặc VCCJ của thiết bị đích. ICC điển hình = 10 mA. Bảng mục tiêu cung cấp nguồn cấp / tham chiếu VCC cho cáp. |
| TDO / SO | Kiểm tra đầu ra dữ liệu | Đầu vào | Được sử dụng để chuyển dữ liệu ra ngoài qua IEEE1149.1 (JTAG) tiêu chuẩn lập trình. |
| TDI / SI | Kiểm tra đầu vào dữ liệu | Đầu ra | Được sử dụng để chuyển dữ liệu vào thông qua tiêu chuẩn lập trình IEEE1149.1. |
| ISPEN / PROG | Cho phép | Đầu ra | Cho phép thiết bị được lập trình. Cũng có chức năng như SN / SSPI Chip Chọn để lập trình SPI với HW-USBN-2B. |
| TRST | Thử nghiệm Đặt lại | Đầu ra | Đặt lại máy trạng thái IEEE 1149.1 tùy chọn. |
| XONG | XONG | Đầu vào | DONE cho biết trạng thái của cấu hình |
| TMS | Chế độ kiểm tra Chọn đầu vào | Đầu ra | Được sử dụng để điều khiển máy trạng thái IEEE1149.1. |
| GND | Đất | Đầu vào | Kết nối với mặt đất của thiết bị mục tiêu |
| TCK / SCLK | Kiểm tra đầu vào đồng hồ | Đầu ra | Được sử dụng để đồng hồ cho máy trạng thái IEEE1149.1 |
| INIT | Khởi tạo | Đầu vào | Cho biết thiết bị đã sẵn sàng để bắt đầu cấu hình. INITN chỉ được tìm thấy trên một số thiết bị. |
| I2C: SCL * | I2C SCL | Đầu ra | Cung cấp tín hiệu I2C SCL |
| I2C: SDA * | I2C SDA | Đầu ra | Cung cấp tín hiệu I2C SDA. |
| 5 V RA * | 5 V ra | Đầu ra | Cung cấp tín hiệu 5 V cho Bộ lập trình iCEprogM1050. |
Ghi chú: Chỉ tìm thấy trên cáp HW-USBN-2B.
Ghi chú: Yêu cầu Lập trình viên kim cương 3.1 trở lên.
Hình 3.2. Cáp lập trình Giao diện lập trình trong hệ thống cho PC (HW-USB-1A hoặc HW-USB-2A) *
Ghi chú: Phần mềm Lattice PAC-Designer® không hỗ trợ lập trình với cáp USB. Để lập trình các thiết bị ispPAC bằng các loại cáp này, hãy sử dụng phần mềm Diamond Programmer / ispVM System.
Ghi chú: HW7265-DL3, HW7265-DL3A, HW-DL-3B, HW-DL-3C và HW-DLN-3C là các sản phẩm tương đương về chức năng.
Hình 3.4. Giao diện lập trình trong hệ thống cáp lập trình cho PC (pDS4102-DL2 hoặc pDS4102- DL2A)
Hình 3.5. Cáp lập trình Giao diện lập trình trong hệ thống cho PC (HW7265-DL2 hoặc HW7265-DL2A) *
Ghi chú: Đối với mục đích tham khảo, đầu nối 2 x 10 trên HW7265-DL2 hoặc HW7265-DL2A tương đương với Tyco 102387-1. Điều này sẽ giao tiếp với các tiêu đề 100 x 2 khoảng cách 5 triệu tiêu chuẩn hoặc đầu nối đực lõm 2 x 5, chẳng hạn như 3M N2510-5002RB.
Phần mềm lập trình
Diamond Programmer and ispVM System for Classic là công cụ phần mềm quản lý lập trình ưa thích cho tất cả các thiết bị Lattice và cáp tải xuống. Phiên bản mới nhất của phần mềm Lattice Diamond Programmer hoặc ispVM System có sẵn để tải xuống từ Lattice web trang web tại www.latticesemi.com/programmer.
Cân nhắc thiết kế bảng mục tiêu
Nên sử dụng điện trở kéo xuống 4.7 kΩ trên kết nối TCK của bảng đích. Việc kéo xuống này được khuyến nghị để tránh xung nhịp vô tình của bộ điều khiển TAP gây ra bởi các cạnh xung nhịp nhanh hoặc như VCC ramplên. Thanh kéo xuống này được khuyến nghị cho tất cả các họ có thể lập trình Lattice.
Các tín hiệu I2C SCL và SDA đang mở cống. Trên bảng mục tiêu cần có điện trở kéo lên 2.2 kΩ. Chỉ các giá trị VCC 3.3 V và 2.5 V cho I2C được cáp HW-USBN-2B hỗ trợ.
Đối với các họ thiết bị mạng có công suất thấp, bạn nên thêm điện trở 500 Ω giữa VCCJ và GND trong khoảng thời gian lập trình khi cáp lập trình USB được kết nối với thiết kế bảng điện rất thấp. Có sẵn Câu hỏi thường gặp thảo luận sâu hơn về vấn đề này tại:
http://www.latticesemi.com/en/Support/AnswerDatabase/2/2/0/2205
Chữ JTAG Tốc độ cổng lập trình có thể cần được điều chỉnh khi sử dụng cáp lập trình được kết nối với PCB của khách hàng. Điều này đặc biệt quan trọng khi có quá trình định tuyến PCB dài hoặc với nhiều thiết bị nối chuỗi. Phần mềm lập trình lưới có thể điều chỉnh thời gian của TCK được áp dụng cho JTAG cổng lập trình từ cáp. Thiết lập cổng có độ chính xác thấp này của TCK phụ thuộc vào nhiều yếu tố, bao gồm cả tốc độ PC và loại cáp được sử dụng (cổng song song, USB hoặc USB2). Tính năng phần mềm này cung cấp một tùy chọn để làm chậm TCK để gỡ lỗi hoặc môi trường ồn ào. Có sẵn Câu hỏi thường gặp thảo luận sâu hơn về vấn đề này tại: http://www.latticesemi.com/en/Support/AnswerDatabase/9/7/974.aspx
Cáp tải xuống USB có thể được sử dụng để lập trình các sản phẩm Power Manager hoặc ispClock với phần mềm lập trình Lattice. Khi sử dụng cáp USB với các thiết bị Power Manager I, (POWR604, POWR1208, POWR1208P1), bạn phải làm chậm TCK theo hệ số 2. Có sẵn câu hỏi thường gặp thảo luận sâu hơn về vấn đề này tại:
http://www.latticesemi.com/en/Support/AnswerDatabase/3/0/306.aspx
Lập trình Flywire và Tham chiếu Kết nối
Tham khảo Bảng 6.1 để xác định, trên mỗi thiết bị Lưới, cách kết nối các dây cáp lập trình Lưới khác nhau. JTAG, Cấu hình SPI và I2C được xác định rõ ràng. Cáp và phần cứng cũ được bao gồm để tham khảo. Ngoài ra, các cấu hình tiêu đề khác nhau được lập bảng.
Bảng 6.1. Tham chiếu chân và cáp
| HW-USBN-2B Flywire màu | TDI / SI | TDO / SO | TMS | TCK / SCLK | ISPEN / PROG | XONG | TRST (ĐẦU RA) | VCC | GND | I2C |
| Quả cam | Màu nâu | Màu tím | Trắng | Màu vàng | Màu xanh da trời | Màu xanh lá | Màu đỏ | Đen | Màu vàng | |
| HW-USBN-2A Flywire màu | TDI | TDO | TMS | TCK | ispEN / PROG | INIT | TRST (OUTPUT) / DONE (INPUT) | VCC | GND | |
| Quả cam | Màu nâu | Màu tím | Trắng | Màu vàng | Màu xanh da trời | Màu xanh lá | Màu đỏ | Đen | ||
| CTNH-DLN-3C Flywire màu | TDI | TDO | TMS | TCK | ispEN / PROG | na | TRST (ĐẦU RA) | VCC | GND | |
| Quả cam | Màu nâu | Màu tím | Trắng | Màu vàng | Màu xanh lá | Màu đỏ | Đen | |||
|
Lập trình loại chân cáp Bảng mục tiêu Khuyến nghị | Đầu ra | Đầu vào | Đầu ra | Đầu ra | Đầu ra | Đầu vào | Đầu vào/Đầu ra | Đầu vào | Đầu vào | Ou |
| — | — | 4.7 kΩ Kéo lên | 4.7 kΩ Kéo xuống | (Chú thích 1) | — | — | (Chú thích 2) | — | (KHÔNG (KHÔNG | |
| Kết nối dây cáp lập trình (ở trên) với thiết bị hoặc chân tiêu đề tương ứng (belo | ||||||||||
JTAG Thiết bị cổng
| ECP5 ™ | TDI | TDO | TMS | TCK |
Các kết nối tùy chọn với thiết bị ispEN, PROGRAMN, Tín hiệu INITN, DONE và / hoặc TRST (Xác định trong cài đặt I / O tùy chỉnh trong Hệ thống ispVM hoặc phần mềm Diamond Programmer. Không phải tất cả các thiết bị đều có sẵn các chân này) | Yêu cầu | Yêu cầu | |
| LatticeECP3 ™ / LatticeECP2M ™ LatticeECP2 ™ / LatticeECP ™ / LatticeEC ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| LatticeXP2 ™ / LatticeXP ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| LatticeSC ™ / LatticeSCM ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| MachXO2 ™ / MachXO3 ™ / MachXO3D ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| MachXO ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| ORCA® / FPSC | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| ispXPGA® / ispXPLD ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| ispMACH® 4000 / ispMACH / ispLSI® 5000 | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| MÁY®4A | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| ispGDX2 ™ | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| ispPAC® / ispClock ™ (Lưu ý 4) | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu | ||
| Trình quản lý nền tảng ™ / Trình quản lý nguồn / Trình quản lý nguồn II / Trình quản lý nền tảng II (Chú thích 4) | TDI | TDO | TMS | TCK | Yêu cầu | Yêu cầu |
Bảng 6.1. Tham chiếu chân và cáp
| HW-USBN-2B Flywire màu | TDI / SI | TDO / SO | TMS | TCK / SCLK | ISPEN / PROG | XONG | TRST (ĐẦU RA) | VCC | GND | I2C |
| Quả cam | Màu nâu | Màu tím | Trắng | Màu vàng | Màu xanh da trời | Màu xanh lá | Màu đỏ | Đen | Vàng | |
| HW-USBN-2A Flywire màu | TDI | TDO | TMS | TCK | ispEN / PROG | INIT | TRST (OUTPUT) / DONE (INPUT) | VCC | GND | |
| Quả cam | Màu nâu | Màu tím | Trắng | Màu vàng | Màu xanh da trời | Màu xanh lá | Màu đỏ | Đen | ||
| CTNH-DLN-3C Flywire màu | TDI | TDO | TMS | TCK | ispEN / PROG | na | TRST (ĐẦU RA) | VCC | GND | |
| Quả cam | Màu nâu | Màu tím | Trắng | Màu vàng | Màu xanh lá | Màu đỏ | Đen | |||
|
Lập trình loại chân cáp Bảng mục tiêu Khuyến nghị | Đầu ra | Đầu vào | Đầu ra | Đầu ra | Đầu ra | Đầu vào | Đầu vào/Đầu ra | Đầu vào | Đầu vào | O |
| — | — | 4.7 kΩ Kéo lên | 4.7 kΩ Kéo xuống | (Chú thích 1) | — | — | (Chú thích 2) | — | (N (N | |
| Kết nối các dây cáp lập trình (phía trên) với thiết bị hoặc chân tiêu đề tương ứng (phía dưới | ||||||||||
Thiết bị cổng SPI Slave
| ECP5 | DAWDLE | MISO | — | CCLK | SN | Các kết nối tùy chọn với các tín hiệu PROGRAMN, INITN và / hoặc DONE của thiết bị | Yêu cầu | Yêu cầu | ||
| LướiECP3 | DAWDLE | MISO | — | CCLK | SN | Yêu cầu | Yêu cầu | |||
| MachXO2 / MachXO3 / MachXO3D | SI | SO | — | CCLK | SN | Yêu cầu | Yêu cầu | |||
| CrossLink ™ LIF-MD6000 | DAWDLE | MISO | — | SPI_SCK | SPI_SS | Tùy chọn CDONE | CRESET_B | Yêu cầu | Yêu cầu | |
| iCE40 ™ / iCE40LM / iCE40 Ultra ™ / iCE40 UltraLite ™ | SPI_SI | SPI_SO | — | SPI_SCK | SPI_SS_B | Tùy chọn CDONE | CRESET_B | Yêu cầu | Yêu cầu | |
Thiết bị cổng I2C
| MachXO2 / MachXO3 / MachXO3D | — | — | — | — | Các kết nối tùy chọn với các tín hiệu PROGRAMN, INITN và / hoặc DONE của thiết bị | Yêu cầu | Yêu cầu | |||
| Trình quản lý nền tảng II | — | — | — | — | Yêu cầu | Yêu cầu | SCL_M | |||
| L-ASC10 | — | — | — | — | — | — | — | Yêu cầu | Yêu cầu | |
| Liên kết chéo LIF-MD6000 | — | — | — | — | — | Tùy chọn CDONE | CRESET_B | Yêu cầu | Yêu cầu | |
Tiêu đề
| 1 x 10 conn (nhiều loại cáp) | 3 | 2 | 6 | 8 | 4 | 9 hoặc 10 | 5 hoặc 9 | 1 | 7 | |
| 1 x 8 conn (xem Hình 3.4) | 3 | 2 | 6 | 8 | 4 | — | 5 | 1 | 7 | |
| 2 x 5 conn (xem Hình 3.5) | 5 | 7 | 3 | 1 | 10 | — | 9 | 6 | 2, 4 hoặc 8 |
Lập trình viên
| Mẫu 300 | 5 | 7 | 3 | 1 | 10 | — | 9 | 6 | 2, 4 hoặc 8 | |
| iCEprog ™ iCEprogM1050 | 8 | 5 | — | 7 | 9 | 3 | 1 | 6 | 10 |
Ghi chú:
- Đối với các thiết bị ISP mạng lưới cũ hơn, cần có tụ điện tách 0.01 μF trên ispEN / ENABLE của bảng mục tiêu.
- Đối với HW-USBN-2A / 2B, bảng mục tiêu cấp nguồn - ICC = 10 mA điển hình. Đối với các thiết bị có chân VCCJ, VCCJ phải là thiết bị được kết nối, kết nối VCCIO của ngân hàng thích hợp với VCC của cáp. Cần có tụ điện tách 0.1 μF trên VCCJ hoặc VCCIO gần thiết bị. để xác định xem thiết bị có chân VCCJ hay ngân hàng VCCIO nào quản lý cổng lập trình mục tiêu (cổng này có thể không giống với cổng lập trình mục tiêu 3. Mở tín hiệu xả. Bảng mục tiêu phải có điện trở kéo lên ~ 2.2 kΩ được kết nối với cùng một mặt phẳng mà VCC được kết nối. Cáp HW-USBN-2B tới VCC.
- Khi sử dụng phần mềm PAC-Designer® để lập trình thiết bị ispPAC hoặc ispClock, không kết nối TRST / DONE.
- Nếu sử dụng cáp cũ hơn HW-USBN-2B, hãy kết nối nguồn cấp ngoài +5 V giữa iCEprogM1050 chân 4 (VCC) và chân 2 (GND).
- Đối với HW-USBN-2B, chỉ hỗ trợ các giá trị VCC từ 3.3 V đến 2.5 V cho I2C.
Kết nối cáp lập trình
Bo mạch đích phải được ngắt nguồn khi kết nối, ngắt kết nối hoặc kết nối lại cáp lập trình. Luôn kết nối chân GND của cáp lập trình (dây đen) trước khi kết nối bất kỳ J nào khácTAG ghim. Việc không tuân theo các quy trình này có thể dẫn đến hỏng thiết bị có thể lập trình mục tiêu.
Cáp lập trình Chân TRST
Không nên kết nối chân TRST của bo mạch với chân TRST của cáp. Thay vào đó, hãy kết nối chân TRST của bảng với Vcc. Nếu chân TRST của bo mạch được kết nối với chân TRST của cáp, hãy hướng dẫn Lập trình viên ispVM / Diamond điều khiển chân TRST lên cao.
Để cấu hình ispVM / Diamond Programmer để tăng chân TRST:
- Chọn mục menu Tùy chọn.
- Chọn Cáp và Thiết lập Cổng I / O.
- Chọn hộp kiểm TRST / Reset Pin-Connected.
- Chọn nút radio Đặt Cao.
Nếu tùy chọn thích hợp không được chọn, chân TRST sẽ được điều khiển ở mức thấp bởi ispVM / Diamond Programmer. Do đó, chuỗi BSCAN không hoạt động vì chuỗi bị khóa ở trạng thái ĐẶT LẠI.
Cáp lập trình Pin ispEN
Các chân sau phải được nối đất:
- Chân BSCAN của các thiết bị 2000VE
- ENABLE pin of MACH4A3/5-128/64, MACH4A3/5-64/64 and MACH4A3/5-256/128 devices.
Tuy nhiên, bạn có tùy chọn có các chân BSCAN và ENABLE được điều khiển bởi chân ispEN từ cáp. Trong trường hợp này, ispVM / Diamond Programmer phải được định cấu hình để điều khiển chân ispEN xuống thấp như sau:
Để cấu hình ispVM / Diamond Programmer để điều khiển pin ispEN ở mức thấp:
- Chọn mục menu Tùy chọn.
- Chọn Cáp và Thiết lập Cổng I / O.
- Chọn hộp kiểm ispEN / BSCAN Pin Connected.
- Chọn nút radio Đặt Thấp.
Mỗi cáp lập trình đi kèm với hai đầu nối nhỏ giúp bạn giữ cho các đường bay có tổ chức. Nhà sản xuất và số bộ phận sau đây là một nguồn khả thi cho các đầu nối tương đương:
- Đầu nối 1 x 8 (dành cho example, Samtec SSQ-108-02-TS)
- Đầu nối 2 x 5 (dành cho example, Samtec SSQ-105-02-TD)
Bánh đà hoặc đầu cắm của cáp lập trình được thiết kế để kết nối với các tiêu đề khoảng cách 100 mil tiêu chuẩn (các chân cách nhau 0.100 inch). Lưới đề xuất tiêu đề có chiều dài 0.243 inch hoặc 6.17 mm. Mặc dù vậy, các tiêu đề có độ dài khác có thể hoạt động tốt như nhau.
Thông tin đặt hàng
Bảng 10.1. Tóm tắt về tính năng của cáp lập trình
| Tính năng | HW-USBN-2B | HW-USBN-2A | HW-USB-2A | HW-USB-1A | CTNH-DLN-3C | HW7265-DL3, HW7265-DL3A, HW-DL-3B, HW-DL-3C | HW7265-DL2 | HW7265-DL2A | PDS4102-DL2 | PDS4102-DL2A |
| USB | X | X | X | X | — | — | — | — | — | — |
| PC-Song song | — | — | — | — | X | X | X | X | X | X |
| Hỗ trợ 1.2 V | X | X | X | — | — | — | — | — | — | — |
| Hỗ trợ 1.8 V | X | X | X | X | X | X | — | X | — | X |
| 2.5-3.3V Ủng hộ | X | X | X | X | X | X | X | X | X | X |
| Hỗ trợ 5.0 V | — | X | X | X | X | X | X | X | X | X |
| Đầu nối 2 x 5 | — | X | X | X | X | X | X | X | — | — |
| Đầu nối 1 x 8 | X | X | X | X | X | — | — | X | X | |
| Dây bay | X | X | X | X | X | X | — | — | — | — |
| Xây dựng không chì | X | X | — | — | X | — | — | — | — | — |
| Có sẵn để đặt hàng | X | — | — | — | X | — | — | — | — | — |
Bảng 10.2. Thông tin đặt hàng
| Sự miêu tả | Số bộ phận đặt hàng | Môi trường RoHS Trung Quốc- Thời gian sử dụng thân thiện (EFUP) |
| Cáp lập trình (USB). Chứa cáp USB 6 ′, đầu nối bánh đà, bộ chuyển đổi 8 vị trí (1 x 8) và bộ chuyển đổi 10 vị trí (2 x 5), cấu trúc không chì, tuân thủ RoHS. | HW-USBN-2B |
|
| Cáp lập trình (chỉ dành cho PC). Chứa bộ chuyển đổi cổng song song, cáp 6 ′, đầu nối hình bánh đà, bộ chuyển đổi 8 vị trí (1 x 8) và 10- bộ chuyển đổi vị trí (2 x 5), không có chì, cấu trúc tuân thủ RoHS. | CTNH-DLN-3C |
Ghi chú: Các cáp bổ sung được mô tả trong tài liệu này chỉ dành cho các mục đích cũ, các cáp này không còn được sản xuất nữa. Các loại cáp hiện có sẵn để đặt hàng là các mặt hàng thay thế hoàn toàn tương đương.
Phụ lục A. Gỡ rối khi cài đặt trình điều khiển USB
Điều cần thiết là bạn phải cài đặt trình điều khiển trước khi kết nối PC với cáp USB. Nếu cáp được kết nối trước khi cài đặt trình điều khiển, Windows sẽ cố gắng cài đặt trình điều khiển của chính nó có thể không hoạt động.
Nếu bạn đã cố kết nối PC với cáp USB mà không cài đặt trình điều khiển thích hợp trước hoặc gặp sự cố khi giao tiếp với cáp USB Lattice sau khi cài đặt trình điều khiển, hãy làm theo các bước bên dưới:
- Cắm cáp USB mạng. Chọn Bắt đầu> Cài đặt> Bảng điều khiển> Hệ thống.
- Trong hộp thoại Thuộc tính Hệ thống, nhấp vào tab Phần cứng và nút Trình quản lý Thiết bị. Trong bộ điều khiển Bus nối tiếp chung, bạn sẽ thấy Trình lập trình mạng ISP USB. Nếu bạn không thấy điều này, hãy tìm Thiết bị không xác định có cờ vàng. Nhấp đúp vào biểu tượng Thiết bị không xác định.
- Trong hộp thoại Thuộc tính thiết bị không xác định, bấm Cài đặt lại Trình điều khiển.
- Chọn Duyệt máy tính của tôi để tìm phần mềm trình điều khiển.
Duyệt đến thư mục isptools \ ispvmsystem cho trình điều khiển Lattice EzUSB.
Duyệt đến thư mục isptools \ ispvmsystem \ Drivers \ FTDIUSBDriver cho trình điều khiển FTDI FTUSB.
- Để cài đặt Diamond, hãy duyệt đến lscc / diamond / data / vmdata / driver. Nhấn tiếp.
- Chọn Vẫn cài đặt phần mềm trình điều khiển này. Hệ thống cập nhật trình điều khiển.
- Nhấp vào Đóng và hoàn tất cài đặt trình điều khiển USB.
- Trong Pa-nen điều khiển> Hệ thống> Trình quản lý Thiết bị> Bộ điều khiển Bus Nối tiếp Đa năng phải bao gồm những điều sau: Đối với Trình điều khiển Mạng EzUSB: Thiết bị Lập trình Mạng ISP Mạng Lưới được cài đặt.
Đối với Trình điều khiển FTDI FTUSB: Đã cài đặt thiết bị Bộ chuyển đổi nối tiếp USB A và Bộ chuyển đổi B
Nếu bạn đang gặp sự cố hoặc cần thêm thông tin, hãy liên hệ với bộ phận Hỗ trợ kỹ thuật của Lattice.
Hỗ trợ kỹ thuật
Để được hỗ trợ, hãy gửi yêu cầu hỗ trợ kỹ thuật tại www.latticesemi.com/techsupport.
Lịch sử sửa đổi
Bản sửa đổi 26.4, tháng 2020 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Cáp lập trình | Đã cập nhật mạng lưới webliên kết trang web đến www.latticesemi.com/programmer. |
| Phần mềm lập trình |
Bản sửa đổi 26.3, tháng 2019 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Cân nhắc Thiết kế Ban Mục tiêu; Lập trình Flywire và Tham chiếu kết nối | Các giá trị VCC được làm rõ mà giao diện I2C hỗ trợ. Đã thêm ghi chú vào Bảng 6.1. |
Bản sửa đổi 26.2, tháng 2019 năm XNUMX
| Phần | Tóm tắt thay đổi |
| — | Đã thêm phần Tuyên bố từ chối trách nhiệm. |
| Lập trình Flywire và Tham chiếu Kết nối | Cập nhật Bảng 6.1. Tham chiếu chân và cáp. Đã thêm MachXO3D Đã thêm CRESET_B vào Crosslink I2C. Các mặt hàng được cập nhật trong Thiết bị cổng I2C · Đã thêm Trình quản lý nền tảng II. · Thay đổi thứ tự của ispPAC. Các mục cập nhật trong Thiết bị cổng I2C. · Đã thay đổi Power Manager II thành Platform Manager II và cập nhật giá trị I2C: SDA. · Đã thay đổi ASC thành L-ASC10 Đã cập nhật chú thích 4 để bao gồm các thiết bị ispClock. Các nhãn hiệu đã được điều chỉnh. |
| Lịch sử sửa đổi | Đã cập nhật định dạng. |
| Bìa sau | Đã cập nhật mẫu. |
| — | Những thay đổi nhỏ về biên tập |
Bản sửa đổi 26.1, tháng 2018 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Các mục đã sửa trong phần Thiết bị cổng SPI của Slave của Bảng 6.1. |
Bản sửa đổi 26.0, tháng 2018 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Đã thay đổi số tài liệu từ UG48 thành FPGA-UG-02024. Đã cập nhật mẫu tài liệu. |
| Cáp lập trình | Đã xóa thông tin thừa và thay đổi liên kết đến phần mềm www / latticesemi.com /. |
| Lập trình Định nghĩa chân cáp | Cập nhật tên chân cáp lập trình trong Bảng 3.1. Lập trình Định nghĩa chân cáp. |
| Lập trình Flywire và Tham chiếu Kết nối | Đã thay thế Bảng 2. Tham chiếu chuyển đổi Flywire và Bảng 3 Các kết nối chân được khuyến nghị với một tham chiếu chân và cáp Bảng 6.1. |
| Thông tin đặt hàng | Đã di chuyển Bảng 10.1. Lập trình Tóm tắt Tính năng của Cáp trong Thông tin Đặt hàng. |
Bản sửa đổi 25.0, tháng 2016 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Lập trình Flywire và Tham chiếu Kết nối | Bảng 3 đã sửa đổi, Các kết nối chân được khuyến nghị. Đã thêm thiết bị CrossLink. |
Bản sửa đổi 24.9, tháng 2015 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Lập trình Flywire và Tham chiếu Kết nối | Bảng 3 đã sửa đổi, Các kết nối chân được khuyến nghị. Đã thêm cột CRESET-B. Đã thêm thiết bị iCE40 UltraLite. |
| Hỗ trợ hỗ trợ kỹ thuật | Cập nhật thông tin Hỗ trợ Hỗ trợ Kỹ thuật. |
Bản sửa đổi ngày 24.8, tháng 2015 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Lập trình Định nghĩa chân cáp | Mô tả sửa đổi của INIT trong Bảng 1, Định nghĩa chân cáp lập trình. |
Bản sửa đổi 24.7, tháng 2015 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Lập trình Định nghĩa chân cáp | Trong Bảng 1, Định nghĩa chân cáp lập trình, ispEN / Enable / PROG được thay đổi thành ispEN / Enable / PROG / SN và mô tả của nó được sửa đổi. Cập nhật Hình 2, Giao diện lập trình trong hệ thống cáp lập trình cho PC (HW-USBN-2B). |
| Cáp lập trình Pin ispEN | Trong Bảng 4, Tóm tắt Tính năng Cáp Lập trình, HW-USBN-2B được đánh dấu là có sẵn để đặt hàng. |
| Thông tin đặt hàng | HW-USBN-2A được đổi thành HW- USBN-2B. |
Bản sửa đổi 24.6, tháng 2014 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Đã thay đổi tiêu đề tài liệu từ ispDOWNLOAD Cáp thành Hướng dẫn sử dụng Cáp lập trình. |
| Lập trình Định nghĩa chân cáp | Cập nhật Bảng 3, Kết nối Pin được Đề xuất. Đã thêm các họ thiết bị ECP5, iCE40LM, iCE40 Ultra và MachXO3. |
| Cân nhắc thiết kế bảng mục tiêu | Đã cập nhật phần. Cập nhật liên kết Câu hỏi thường gặp về kiểm soát công cụ ispVM của chu kỳ nhiệm vụ và / hoặc tần suất TCK. |
| Hỗ trợ hỗ trợ kỹ thuật | Cập nhật thông tin Hỗ trợ Hỗ trợ Kỹ thuật. |
Bản sửa đổi 24.5, tháng 2012 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Lập trình Flywire và Tham chiếu Kết nối | Đã thêm tên chân cổng cấu hình iCE40 vào bảng Tham chiếu chuyển đổi Flywire. |
| Lập trình Flywire và Tham chiếu Kết nối | Đã thêm thông tin iCE40 vào bảng Kết nối cáp được đề xuất. |
Bản sửa đổi ngày 24.4, tháng 2012 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Tài liệu cập nhật với logo mới của công ty. |
Bản sửa đổi 24.3, tháng 2011 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Tài liệu được chuyển sang định dạng hướng dẫn của người dùng. |
| Đặc trưng | Đã thêm Cáp USB Hình - HW-USBN-2A. |
| Lập trình Flywire và Tham chiếu Kết nối | Bảng kết nối cáp được đề xuất đã cập nhật cho thiết bị MachXO2. |
| Cân nhắc thiết kế bảng mục tiêu | Phần cập nhật. |
| Phụ lục A | Đã thêm phần. |
Bản sửa đổi 24.2, tháng 2009 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Đã thêm thông tin liên quan đến các thông số kỹ thuật vật lý của các đầu nối bánh đà. |
Bản sửa đổi 24.1, tháng 2009 năm XNUMX
| Phần | Tóm tắt thay đổi |
| Tất cả | Đã thêm phần văn bản Cân nhắc Thiết kế Bảng Mục tiêu. |
| Lập trình Flywire và Tham chiếu Kết nối | Đã thêm tiêu đề phần. |
Bản sửa đổi trước đó
| Phần | Tóm tắt thay đổi |
| — | Các bản phát hành Lattice trước đây. |
Tài liệu / Tài nguyên
 | Cáp lập trình LATTICE FPGA-UG-02042-26.4 [tập tin pdf] Hướng dẫn sử dụng Cáp lập trình FPGA-UG-02042-26.4, FPGA-UG-02042-26.4, Cáp lập trình, Cáp |
