Nodiadau Rhyddhau IP Cleient Blwch Post Intel® FPGA
Nodiadau Rhyddhau IP Cleient Blwch Post Intel® FPGA
Fersiynau meddalwedd Intel® Prime Design Suite tan v19.1. Gan ddechrau yn fersiwn meddalwedd Intel Quartus Prime Design Suite 19.2, mae gan Intel FPGA IP gynllun fersiwn newydd.
Mae fersiynau IP FPGA yn cyd-fynd â'r Intel Quartus®
Gall rhif fersiwn Intel FPGA IP (XYZ) newid gyda phob fersiwn meddalwedd Intel Quartus Prime. Newid yn:
- Mae X yn dynodi adolygiad mawr o'r IP. Os ydych chi'n diweddaru meddalwedd Intel Quartus Prime, rhaid i chi adfywio'r IP.
- Mae Y yn nodi bod yr IP yn cynnwys nodweddion newydd. Adnewyddwch eich IP i gynnwys y nodweddion newydd hyn.
- Mae Z yn nodi bod yr IP yn cynnwys mân newidiadau. Adnewyddwch eich IP i gynnwys y newidiadau hyn.
Gwybodaeth Gysylltiedig
- Nodiadau Rhyddhau Diweddariad Intel Quartus Prime Design Suite
- Cyflwyniad i Intel FPGA IP Cores
- Canllaw Defnyddiwr IP Cleient Blwch Post Intel FPGA
- Gwallau ar gyfer creiddiau IP eraill yn y Sylfaen Wybodaeth
1.1. Cleient Blwch Post Intel FPGA IP v20.2.0
Tabl 1. v20.2.0 2022.09.26
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 22.3 | Ychwanegwyd cefnogaeth LibRSU gyda phrosesydd Nios® V i'w ddefnyddio gyda'r rheolwr dyfais diogel (SDM). | — |
1.2. Cleient Blwch Post Intel FPGA IP v20.1.2
Tabl 2. v20.1.2 2022.03.28
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 22. | Ymateb wedi'i ddiweddaru ar gyfer gorchymyn CONFIG_STATUS i gynnwys gwybodaeth am ffynhonnell y cloc ffurfweddu. | Yn caniatáu cyfluniad FPGA heb refclk teils yn bresennol ar adeg y ffurfweddiad. |
| Gwella'r gofrestr statws ymyrraeth (ISR) a'r gofrestr galluogi ymyriadau (IER) i ychwanegu amddiffyniad ar gyfer gorchymyn/ymateb a darllen/ysgrifennu FIF0s. | ||
| Wedi dileu gorchymyn blwch post REBOOT_HPS gan nad yw'r gorchymyn hwn ar gael ar gyfer yr IP hwn. |
Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau.
*Gellir hawlio enwau a brandiau eraill fel eiddo eraill.
1.3. Cleient Blwch Post Intel FPGA IP v20.1.1
Tabl 3. v20.1.1 2021.12.13
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 21.4 | • Wedi'i ddiweddaru enw paramedr gwasanaeth-benodol crypto o HAS_OFFLOAD i Alluogi Gwasanaeth Crypto • Disodli gweithrediad memcpy safeclib gyda chyffredinol memcpy mewn gyrrwr HAL. |
— |
1.4. Cleient Blwch Post Intel FPGA IP v20.1.0
Tabl 4. v20.1.0 2021.10.04
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 21.3 | Ychwanegwyd paramedr HAS_OFFLOAD i gefnogi cryptograffig dadlwytho. Dim ond ar gyfer dyfeisiau Intel Agilex™ y mae'r nodwedd hon ar gael. |
Pan gaiff ei osod, mae'r IP yn galluogi'r rhyngwyneb cychwynnwr crypto AXI. |
| Wedi newid rhif rhan y Nodiadau Rhyddhau o RN-1201 i RN-1259. |
— |
1.5. Cleient Blwch Post Intel FPGA IP v20.0.2
Tabl 5. v20.0.2 2021.03.29
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 21. | Ychwanegwyd cefnogaeth i ailosod cofrestri oedi Timer 1 ac Timer 2 yn ystod y digwyddiad o ailosod honiad Cleient Blwch Post Intel FPGA IP IP. | Nid oes unrhyw effaith yn Timer 1 ac Timer 2 yn cofrestru defnydd yn fersiwn meddalwedd Intel Quartus Prime o 20.2 a 20.4. Rhaid i chi adfywio'r Cleient Blwch Post Intel FPGA IP wrth symud o Intel Fersiwn meddalwedd Quartus Prime 20.4 neu'n gynharach i fersiwn meddalwedd Intel Quartus Prime 21.1. |
| Cefnogaeth ychwanegol i alluogi'r gallu cysylltu rhwng signal IRQ Cleient Blwch Post Intel FPGA IP a signal IRQ prosesydd Nios II. | Rhaid i chi fudo i fersiwn meddalwedd Intel Quartus Prime 21.1 ac adfywio Mailbox Client Intel FPGA IP i alluogi'r nodwedd hon. |
1.6. Cleient Blwch Post Intel FPGA IP v20.0.0
Tabl 6. v20.0.0 2020.04.13
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 20. | Cefnogaeth ychwanegol i'r ymyriad EOP_TIMEOUT sy'n dangos nad oedd y gorchymyn llawn yn cynnwys Diwedd Pecyn. | Gallwch ddefnyddio'r ymyriadau hyn i drin canfod gwallau ar gyfer trafodion anghyflawn. |
| Cefnogaeth ychwanegol i'r ymyriad BACKPRESSURE_TIMEOUT sy'n dangos bod gwall o fewn y SDM wedi digwydd. |
1.7. Cleient Blwch Post Intel FPGA IP v19.3
Tabl 7. v19.3 2019.09.30
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 19. | Ychwanegwyd cefnogaeth dyfais ar gyfer dyfeisiau Intel Agilex. | Nawr gallwch chi ddefnyddio'r IP hwn mewn dyfeisiau Intel Agilex. |
| Cefnogaeth ychwanegol ar gyfer ymyriad COMMAND_INVALID sy'n dangos nad yw hyd y gorchymyn a nodwyd yn y pennyn yn cyfateb i'r gorchymyn gwirioneddol a anfonwyd. | Gallwch ddefnyddio'r ymyriad hwn i adnabod gorchmynion a nodwyd yn anghywir. | |
| Wedi newid enw'r IP hwn o Cleient Blwch Post Intel FPGA Stratix 10 i Cleient Blwch Post Intel FPGA IP. | Mae'r IP hwn bellach yn cefnogi dyfeisiau Intel Stratix® 10 ac Intel Agilex. Defnyddiwch yr enw newydd i ddod o hyd i'r P hwn yn y meddalwedd Intel Quartus Prime neu ar y web. | |
| Ychwanegwyd strwythur fersiwn IP newydd. | Gall rhif y fersiwn IP newid o un fersiwn meddalwedd Intel Quartus Prime i un arall. |
1.8. Cleient Blwch Post Intel FPGA Stratix 10 v17.1
Tabl 8. v17.1 2017.10.30
| Intel Quartus Fersiwn Prime |
Disgrifiad | Effaith |
| 17. | Rhyddhad cychwynnol. | — |
1.9. Archifau Canllaw Defnyddwyr IP Cleient Blwch Post Intel FPGA
Am y fersiynau diweddaraf a blaenorol o'r canllaw defnyddiwr hwn, cyfeiriwch at Ganllaw Defnyddiwr IP Cleient Intel FPGA IP Blwch Post. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol.
Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.
Cleient Blwch Post Intel®
Nodiadau Rhyddhau IP FPGA
Anfon Adborth
Dogfennau / Adnoddau
 |
Intel Blwch Post Cleient Intel FPGA IP [pdfCanllaw Defnyddiwr Cleient Blwch Post Intel FPGA IP, Cleient Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |