Mailbox Client Intel® FPGA IP Release Notes
Mailbox Client Intel® FPGA IP Release Notes
Versioni di u software Intel® Prime Design Suite finu à v19.1. Partendu da a versione di u software Intel Quartus Prime Design Suite 19.2, Intel FPGA IP hà un novu schema di versione.
Les versions FPGA IP correspondent à l'Intel Quartus®
U numeru di versione Intel FPGA IP (XYZ) pò cambià cù ogni versione di software Intel Quartus Prime. Un cambiamentu in:
- X indica una rivisione maiò di l'IP. Se aghjurnà u software Intel Quartus Prime, deve rigenerate l'IP.
- Y indica chì l'IP include novi funziunalità. Rigenerate u vostru IP per include queste novi funziunalità.
- Z indica chì l'IP include cambiamenti minori. Rigenerate u vostru IP per include questi cambiamenti.
Information Related
- Note di versione di l'aghjurnamentu di Intel Quartus Prime Design Suite
- Introduzione à i Core IP Intel FPGA
- Mailbox Client Intel FPGA IP User Guide
- Errata per altri core IP in a Base di cunniscenza
1.1. Mailbox Client Intel FPGA IP v20.2.0
Tabella 1. v20.2.0 2022.09.26
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 22.3 | Aghjunghje u supportu LibRSU cù u processatore Nios® V per aduprà cù u gestore di dispositivi sicuru (SDM). | — |
1.2. Mailbox Client Intel FPGA IP v20.1.2
Tabella 2. v20.1.2 2022.03.28
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 22. | Risposta aghjurnata per u cumandimu CONFIG_STATUS per include infurmazioni nantu à a fonte di u clock di cunfigurazione. | Permette a cunfigurazione di FPGA senza un tile refclk presente à u mumentu di a cunfigurazione. |
| Migliuratu u registru di u statu di interruzzione (ISR) è u registru di attivazione di l'interruzzione (IER) per aghjunghje prutezzione per u cumandamentu / risposta è leghje / scrive FIF0. | ||
| Eliminatu u cumandamentu di mailbox REBOOT_HPS postu chì questu cumanda ùn hè micca dispunibule per questa IP. |
Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di cunfidendu qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.
* Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.
1.3. Mailbox Client Intel FPGA IP v20.1.1
Tabella 3. v20.1.1 2021.12.13
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 21.4 | • Updated crypto service-specificu paràmetru nome da HAS_OFFLOAD per attivà u serviziu Crypto • Sustituisce l'implementazione di safeclib memcpy cù generica memcpy in u driver HAL. |
— |
1.4. Mailbox Client Intel FPGA IP v20.1.0
Tabella 4. v20.1.0 2021.10.04
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 21.3 | Hè aghjuntu u paràmetru HAS_OFFLOAD per sustene a criptografia scaricamentu. Questa funzione hè dispunibule solu per i dispositi Intel Agilex™. |
Quandu hè stabilitu, l'IP permette interfaccia di l'iniziatore AXI crypto. |
| Cambiatu u numeru di parte di e Note di Liberazione da RN-1201 à RN-1259. |
— |
1.5. Mailbox Client Intel FPGA IP v20.0.2
Tabella 5. v20.0.2 2021.03.29
| Version Intel Quartus Prime | Descrizzione | Impattu |
| 21. | Aghjunghje supportu per resettà i registri di ritardu Timer 1 è Timer 2 durante l'eventu di Mailbox Client Intel FPGA IP reset assertion. | Nisun impattu in Timer 1 è Timer 2 registra l'usu in a versione di u software Intel Quartus Prime da 20.2 è 20.4. Duvete rigenerate Mailbox Client Intel FPGA IP quandu si move da Intel Versione di u software Quartus Prime 20.4 o precedente à a versione di u software Intel Quartus Prime 21.1. |
| Aghjunghje un supportu per attivà a capacità di cunnessione trà u signale IRQ IP di Mailbox Client Intel FPGA è u signale IRQ di u processore Nios II. | Duvete migrà à a versione di u software Intel Quartus Prime 21.1 è rigenerate Mailbox Client Intel FPGA IP per attivà sta funzione. |
1.6. Mailbox Client Intel FPGA IP v20.0.0
Tabella 6. v20.0.0 2020.04.13
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 20. | Aghjunghje supportu per l'interruzzione EOP_TIMEOUT chì indica chì u cumandamentu tutale ùn hà micca inclusu l'End of Packet. | Pudete aduprà sti interruzioni per trattà a deteczione d'errore per transacciones incomplete. |
| Aghjunghje supportu per l'interruzzione BACKPRESSURE_TIMEOUT chì indica chì un errore in u SDM hè accadutu. |
1.7. Mailbox Client Intel FPGA IP v19.3
Tabella 7. v19.3 2019.09.30
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 19. | Supportu di u dispositivu aghjuntu per i dispositi Intel Agilex. | Pudete avà aduprà sta IP in i dispositi Intel Agilex. |
| Aghjunghje supportu per una interruzzione COMMAND_INVALID chì indica a lunghezza di u cumandamentu specificata chì l'intestazione ùn currisponde micca à u cumandamentu propiu mandatu. | Pudete aduprà sta interruzzione per identificà i cumandamenti specificati incorrectamente. | |
| Cambiatu u nome di questa IP da Intel FPGA Stratix 10 Mailbox Client à Mailbox Client Intel FPGA IP. | Questa IP supporta avà i dispositi Intel Stratix® 10 è Intel Agilex. Aduprate u novu nome per truvà questa P in u software Intel Quartus Prime o nantu à u web. | |
| Aggiunta una nova struttura di versione IP. | U numeru di versione IP pò cambià da una versione di u software Intel Quartus Prime à l'altru. |
1.8. Intel FPGA Stratix 10 Mailbox Client v17.1
Tabella 8. v17.1 2017.10.30
| Intel Quartus Versione Prime |
Descrizzione | Impattu |
| 17. | Liberazione iniziale. | — |
1.9. Mailbox Client Intel FPGA IP User Guide Archives
Per l'ultime versioni è precedenti di sta guida d'utilizatore, riferite à Mailbox Client Intel FPGA IP User Guide. Se una versione IP o software ùn hè micca listata, a guida d'utilizatore per l'IP precedente o a versione di software s'applica.
E versioni IP sò listessi cù e versioni di u software Intel Quartus Prime Design Suite finu à v19.1. Da a versione di u software Intel Quartus Prime Design Suite 19.2 o più tardi, i core IP anu un novu schema di versione IP.
Mailbox Client Intel®
Note di versione FPGA IP
Mandate Feedback
Documenti / Risorse
 |
Intel Mailbox Client Intel FPGA IP [pdfGuida di l'utente Mailbox Client Intel FPGA IP, Client Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |