사서함 클라이언트 인텔® FPGA IP 릴리스 정보
사서함 클라이언트 인텔® FPGA IP 릴리스 정보
v19.1까지의 인텔® 프라임 디자인 스위트 소프트웨어 버전. Intel Quartus Prime Design Suite 소프트웨어 버전 19.2부터 Intel FPGA IP에는 새로운 버전 관리 체계가 있습니다.
FPGA IP 버전은 Intel Quartus®와 일치합니다.
Intel FPGA IP 버전(XYZ) 번호는 각 Intel Quartus Prime 소프트웨어 버전에 따라 변경될 수 있습니다. 변경 사항:
- X는 IP의 주요 개정을 나타냅니다. Intel Quartus Prime 소프트웨어를 업데이트하는 경우 IP를 재생성해야 합니다.
- Y는 IP에 새로운 기능이 포함되어 있음을 나타냅니다. 이러한 새로운 기능을 포함하도록 IP를 재생성하십시오.
- Z는 IP에 사소한 변경이 포함되어 있음을 나타냅니다. 이러한 변경 사항을 포함하려면 IP를 재생성하십시오.
관련 정보
- Intel Quartus Prime Design Suite 업데이트 릴리스 정보
- 인텔 FPGA IP 코어 소개
- 사서함 클라이언트 Intel FPGA IP 사용 설명서
- 기술 자료의 다른 IP 코어에 대한 정오표
1.1. 사서함 클라이언트 인텔 FPGA IP v20.2.0
표 1. v20.2.0 2022.09.26
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 22.3 | 보안 장치 관리자(SDM)와 함께 사용할 수 있도록 Nios® V 프로세서에 LibRSU 지원이 추가되었습니다. | — |
1.2. 사서함 클라이언트 인텔 FPGA IP v20.1.2
표 2. v20.1.2 2022.03.28
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 22. | 구성 클럭 소스에 대한 정보를 포함하도록 CONFIG_STATUS 명령에 대한 응답을 업데이트했습니다. | 구성 시 타일 참조 없이 FPGA를 구성할 수 있습니다. |
| ISR(인터럽트 상태 레지스터) 및 IER(인터럽트 활성화 레지스터)을 강화하여 명령/응답 및 FIF0 읽기/쓰기에 대한 보호를 추가했습니다. | ||
| 이 IP에 대해 이 명령을 사용할 수 없으므로 사서함 명령 REBOOT_HPS를 제거했습니다. |
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 Intel의 표준 보증에 따라 현재 사양에 대한 FPGA 및 반도체 제품의 성능을 보증하지만, 사전 통지 없이 언제든지 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 책임이나 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전, 그리고 제품이나 서비스를 주문하기 전에 최신 버전의 장치 사양을 구하는 것이 좋습니다.
*다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.
1.3. 사서함 클라이언트 인텔 FPGA IP v20.1.1
표 3. v20.1.1 2021.12.13
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 21.4 | • 다음에서 암호화 서비스별 매개변수 이름을 업데이트했습니다. 암호화 서비스를 활성화하는 HAS_OFFLOAD • safeclib memcpy 구현을 일반으로 교체 HAL 드라이버의 memcpy. |
— |
1.4. 사서함 클라이언트 인텔 FPGA IP v20.1.0
표 4. v20.1.0 2021.10.04
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 21.3 | 암호화를 지원하기 위해 HAS_OFFLOAD 매개변수를 추가했습니다. 오프로드. 이 기능은 Intel Agilex™ 장치에서만 사용할 수 있습니다. |
설정하면 IP가 다음을 활성화합니다. 암호화 AXI 개시자 인터페이스. |
| 릴리스 정보 부품 번호를 RN-1201에서 다음으로 변경했습니다. RN-1259. |
— |
1.5. 사서함 클라이언트 인텔 FPGA IP v20.0.2
표 5. v20.0.2 2021.03.29
| Intel Quartus 프라임 버전 | 설명 | 영향 |
| 21. | 사서함 클라이언트 Intel FPGA IP 재설정 어설션 이벤트 중에 타이머 1 및 타이머 2 지연 레지스터를 재설정하기 위한 지원이 추가되었습니다. | 1 및 2의 Intel Quartus Prime 소프트웨어 버전에서 Timer 20.2 및 Timer 20.4 레지스터 사용에 영향을 미치지 않습니다. 재생성해야 합니다. Intel에서 이동하는 경우 메일박스 클라이언트 Intel FPGA IP Quartus Prime 소프트웨어 버전 20.4 이하에서 Intel Quartus Prime 소프트웨어 버전 21.1. |
| 사서함 클라이언트 Intel FPGA IP IRQ 신호와 Nios II 프로세서 IRQ 신호 간의 연결 기능을 활성화하기 위한 지원이 추가되었습니다. | 이 기능을 활성화하려면 Intel Quartus Prime 소프트웨어 버전 21.1로 마이그레이션하고 Mailbox Client Intel FPGA IP를 재생성해야 합니다. |
1.6. 사서함 클라이언트 인텔 FPGA IP v20.0.0
표 6. v20.0.0 2020.04.13
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 20. | 전체 명령에 End of Packet이 포함되지 않았음을 나타내는 EOP_TIMEOUT 인터럽트에 대한 지원이 추가되었습니다. | 이러한 인터럽트를 사용하여 불완전한 트랜잭션에 대한 오류 감지를 처리할 수 있습니다. |
| SDM 내 오류가 발생했음을 나타내는 BACKPRESSURE_TIMEOUT 인터럽트에 대한 지원이 추가되었습니다. |
1.7. 사서함 클라이언트 인텔 FPGA IP v19.3
표 7. v19.3 2019.09.30
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 19. | Intel Agilex 장치에 대한 장치 지원이 추가되었습니다. | 이제 Intel Agilex 장치에서 이 IP를 사용할 수 있습니다. |
| 헤더에 지정된 명령 길이가 전송된 실제 명령과 일치하지 않음을 나타내는 COMMAND_INVALID 인터럽트에 대한 지원이 추가되었습니다. | 이 인터럽트를 사용하여 잘못 지정된 명령을 식별할 수 있습니다. | |
| 이 IP의 이름을 Intel FPGA Stratix 10 Mailbox Client에서 Mailbox Client Intel FPGA IP로 변경했습니다. | 이제 이 IP는 Intel Stratix® 10 및 Intel Agilex 장치를 모두 지원합니다. Intel Quartus Prime 소프트웨어 또는 web. | |
| 새로운 IP 버전 구조를 추가했습니다. | IP 버전 번호는 Intel Quartus Prime 소프트웨어 버전마다 다를 수 있습니다. |
1.8. 인텔 FPGA Stratix 10 사서함 클라이언트 v17.1
표 8. v17.1 2017.10.30
| 인텔 쿼터스 프라임 버전 |
설명 | 영향 |
| 17. | 최초 출시. | — |
1.9. 사서함 클라이언트 인텔 FPGA IP 사용 설명서 아카이브
이 사용 설명서의 최신 및 이전 버전은 Mailbox Client Intel FPGA IP 사용 설명서를 참조하십시오. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.
IP 버전은 v19.1까지의 Intel Quartus Prime Design Suite 소프트웨어 버전과 동일합니다. Intel Quartus Prime Design Suite 소프트웨어 버전 19.2 이상부터 IP 코어에 새로운 IP 버전 체계가 적용됩니다.
메일박스 클라이언트 인텔®
FPGA IP 릴리스 노트
피드백 보내기
문서 / 리소스
 |
인텔 메일박스 클라이언트 인텔 FPGA IP [PDF 파일] 사용자 가이드 메일박스 클라이언트 인텔 FPGA IP, 클라이언트 인텔 FPGA IP, 인텔 FPGA IP, FPGA IP, IP |