Mailbox Client Intel® FPGA IP Note sulla versione
Mailbox Client Intel® FPGA IP Note sulla versione
Versioni del software Intel® Prime Design Suite fino alla versione 19.1. A partire dalla versione 19.2 del software Intel Quartus Prime Design Suite, Intel FPGA IP dispone di un nuovo schema di controllo delle versioni.
Le versioni IP FPGA corrispondono a Intel Quartus®
Il numero di versione Intel FPGA IP (XYZ) può cambiare con ciascuna versione del software Intel Quartus Prime. Un cambiamento in:
- X indica una revisione importante dell'IP. Se aggiorni il software Intel Quartus Prime, devi rigenerare l'IP.
- Y indica che l'IP include nuove funzionalità. Rigenera il tuo IP per includere queste nuove funzionalità.
- Z indica che l'IP include modifiche minori. Rigenera il tuo IP per includere queste modifiche.
Informazioni correlate
- Note sulla versione dell'aggiornamento di Intel Quartus Prime Design Suite
- Introduzione ai core IP FPGA Intel
- Mailbox Client Intel FPGA IP Guida per l'utente
- Errata per altri core IP nella Knowledge Base
1.1. Client di posta elettronica Intel FPGA IP v20.2.0
Tabella 1. v20.2.0 2022.09.26
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 22.3 | Aggiunto il supporto LibRSU con il processore Nios® V da utilizzare con il gestore dispositivi sicuri (SDM). | — |
1.2. Client di posta elettronica Intel FPGA IP v20.1.2
Tabella 2. v20.1.2 2022.03.28
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 22. | Risposta aggiornata per il comando CONFIG_STATUS per includere informazioni sull'origine dell'orologio di configurazione. | Consente la configurazione di FPGA senza un tile refclk presente al momento della configurazione. |
| Migliorato il registro di stato dell'interruzione (ISR) e il registro di abilitazione dell'interruzione (IER) per aggiungere protezione per comando/risposta e lettura/scrittura FIF0. | ||
| Comando casella di posta rimosso REBOOT_HPS poiché questo comando non è disponibile per questo IP. |
Intel Corporation. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue filiali. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori secondo le specifiche attuali in conformità con la garanzia standard Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini di prodotti o servizi.
*Altri nomi e marchi potrebbero essere rivendicati come proprietà di terzi.
1.3. Client di posta elettronica Intel FPGA IP v20.1.1
Tabella 3. v20.1.1 2021.12.13
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 21.4 | • Aggiornato il nome del parametro specifico del servizio di crittografia da HAS_OFFLOAD per abilitare il servizio di crittografia • Sostituire l'implementazione di safeclib memcpy con generic memcpy nel driver HAL. |
— |
1.4. Client di posta elettronica Intel FPGA IP v20.1.0
Tabella 4. v20.1.0 2021.10.04
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 21.3 | Aggiunto il parametro HAS_OFFLOAD per supportare la crittografia scarico. Questa funzionalità è disponibile solo per i dispositivi Intel Agilex™. |
Quando impostato, l'IP abilita il interfaccia dell'iniziatore crittografico AXI. |
| Modificato il numero di parte delle note di rilascio da RN-1201 a RN-1259. |
— |
1.5. Client di posta elettronica Intel FPGA IP v20.0.2
Tabella 5. v20.0.2 2021.03.29
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 21. | Aggiunto il supporto per reimpostare i registri di ritardo del timer 1 e del timer 2 durante l'evento di asserzione di reimpostazione dell'IP FPGA di Mailbox Client Intel. | Nessun impatto in Timer 1 e Timer 2 registra l'utilizzo nella versione del software Intel Quartus Prime da 20.2 e 20.4. Devi rigenerare il file Client casella di posta Intel FPGA IP quando si passa da Intel Dal software Quartus Prime versione 20.4 o precedente al software Intel Quartus Prime versione 21.1. |
| Aggiunto il supporto per abilitare la capacità di connessione tra il segnale IRQ IP FPGA Intel Mailbox Client e il segnale IRQ del processore Nios II. | È necessario eseguire la migrazione al software Intel Quartus Prime versione 21.1 e rigenerare l'IP FPGA Intel Mailbox Client per abilitare questa funzione. |
1.6. Client di posta elettronica Intel FPGA IP v20.0.0
Tabella 6. v20.0.0 2020.04.13
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 20. | Aggiunto il supporto per l'interruzione EOP_TIMEOUT che indica che il comando completo non includeva la fine del pacchetto. | È possibile utilizzare questi interrupt per gestire il rilevamento degli errori per le transazioni incomplete. |
| Aggiunto il supporto per l'interruzione BACKPRESSURE_TIMEOUT che indica che si è verificato un errore all'interno dell'SDM. |
1.7. Client di posta elettronica Intel FPGA IP v19.3
Tabella 7. v19.3 2019.09.30
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 19. | Aggiunto il supporto per i dispositivi Intel Agilex. | Ora puoi usare questo IP nei dispositivi Intel Agilex. |
| Aggiunto il supporto per un interrupt COMMAND_INVALID che indica che la lunghezza del comando specificata nell'intestazione non corrisponde al comando effettivo inviato. | È possibile utilizzare questo interrupt per identificare i comandi specificati in modo errato. | |
| Modificato il nome di questo IP da Intel FPGA Stratix 10 Mailbox Client a Mailbox Client Intel FPGA IP. | Questo IP ora supporta sia i dispositivi Intel Stratix® 10 che Intel Agilex. Utilizzare il nuovo nome per trovare questa P nel software Intel Quartus Prime o nel file web. | |
| Aggiunta nuova struttura della versione IP. | Il numero di versione IP può cambiare da una versione del software Intel Quartus Prime a un'altra. |
1.8. Client casella di posta Intel FPGA Stratix 10 v17.1
Tabella 8. v17.1 2017.10.30
| Intel Quarto Prima versione |
Descrizione | Impatto |
| 17. | Versione iniziale. | — |
1.9. Mailbox Client Intel FPGA IP Guida per l'utente Archivi
Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento a Mailbox Client Intel FPGA IP User Guide. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.
Le versioni IP sono le stesse delle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 o successiva del software Intel Quartus Prime Design Suite, i core IP hanno un nuovo schema di controllo delle versioni IP.
Client per cassette postali Intel®
Note sulla versione dell'IP FPGA
Invia feedback
Documenti / Risorse
 |
Intel Mailbox Client Intel FPGA IP [pdf] Guida utente Casella di posta Client Intel FPGA IP, Client Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |