Mga Tala sa Paglabas ng IP ng Mailbox Client Intel® FPGA
Mga Tala sa Paglabas ng IP ng Mailbox Client Intel® FPGA
Mga bersyon ng software ng Intel® Prime Design Suite hanggang v19.1. Simula sa bersyon 19.2 ng software ng Intel Quartus Prime Design Suite, ang Intel FPGA IP ay may bagong scheme ng bersyon.
Ang mga bersyon ng FPGA IP ay tumutugma sa Intel Quartus®
Maaaring magbago ang numero ng Intel FPGA IP version (XYZ) sa bawat bersyon ng software ng Intel Quartus Prime. Isang pagbabago sa:
- X ay nagpapahiwatig ng isang pangunahing rebisyon ng IP. Kung ina-update mo ang software ng Intel Quartus Prime, dapat mong muling buuin ang IP.
- Ang Y ay nagpapahiwatig na ang IP ay may kasamang mga bagong feature. I-regenerate ang iyong IP para maisama ang mga bagong feature na ito.
- Ipinapahiwatig ng Z na ang IP ay may kasamang maliliit na pagbabago. Buuin muli ang iyong IP upang maisama ang mga pagbabagong ito.
Kaugnay na Impormasyon
- Mga Tala sa Pag-update ng Intel Quartus Prime Design Suite
- Panimula sa Intel FPGA IP Cores
- Mailbox Client Intel FPGA IP User Guide
- Errata para sa iba pang mga IP core sa Knowledge Base
1.1. Mailbox Client Intel FPGA IP v20.2.0
Talahanayan 1. v20.2.0 2022.09.26
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 22.3 | Nagdagdag ng suporta sa LibRSU sa Nios® V processor na gagamitin sa secure device manager (SDM). | — |
1.2. Mailbox Client Intel FPGA IP v20.1.2
Talahanayan 2. v20.1.2 2022.03.28
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 22. | Na-update na tugon para sa CONFIG_STATUS na utos upang isama ang impormasyon sa pinagmulan ng pagsasaayos ng orasan. | Pinapayagan ang configuration ng FPGA na walang tile refclk na naroroon sa oras ng configuration. |
| Pinahusay ang interrupt status register (ISR) at interrupt enable register (IER) upang magdagdag ng proteksyon para sa command/response at read/ write FIF0s. | ||
| Inalis ang mailbox command na REBOOT_HPS dahil hindi available ang command na ito para sa IP na ito. |
Intel Corporation. Lahat ng karapatan ay nakalaan. Ang Intel, ang logo ng Intel, at iba pang mga marka ng Intel ay mga trademark ng Intel Corporation o mga subsidiary nito. Ginagarantiya ng Intel ang pagganap ng mga produktong FPGA at semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Intel, ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Intel na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan nang nakasulat ng Intel. Pinapayuhan ang mga customer ng Intel na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago maglagay ng mga order para sa mga produkto o serbisyo.
*Ang ibang mga pangalan at tatak ay maaaring i-claim bilang pag-aari ng iba.
1.3. Mailbox Client Intel FPGA IP v20.1.1
Talahanayan 3. v20.1.1 2021.12.13
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 21.4 | • Na-update ang pangalan ng parameter na partikular sa serbisyo ng crypto mula sa HAS_OFFLOAD para Paganahin ang Serbisyo ng Crypto • Palitan ang pagpapatupad ng safeclib memcpy ng generic memcpy sa HAL driver. |
— |
1.4. Mailbox Client Intel FPGA IP v20.1.0
Talahanayan 4. v20.1.0 2021.10.04
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 21.3 | Idinagdag ang HAS_OFFLOAD parameter upang suportahan ang cryptographic offloading. Available lang ang feature na ito para sa mga Intel Agilex™ device. |
Kapag nakatakda, pinapagana ng IP ang interface ng crypto AXI initiator. |
| Pinalitan ang numero ng bahagi ng Mga Tala sa Paglabas mula RN-1201 patungong RN-1259. |
— |
1.5. Mailbox Client Intel FPGA IP v20.0.2
Talahanayan 5. v20.0.2 2021.03.29
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 21. | Nagdagdag ng suporta upang i-reset ang mga rehistro ng pagkaantala ng Timer 1 at Timer 2 sa kaganapan ng paggigiit ng pag-reset ng IP ng Mailbox Client Intel FPGA IP. | Walang epekto sa Timer 1 at Timer 2 ang nagrerehistro ng paggamit sa bersyon ng software ng Intel Quartus Prime mula 20.2 at 20.4. Dapat mong muling buuin ang Mailbox Client Intel FPGA IP kapag lumilipat mula sa Intel Quartus Prime software version 20.4 o mas maaga sa Intel Quartus Prime software version 21.1. |
| Nagdagdag ng suporta upang paganahin ang kakayahan sa koneksyon sa pagitan ng Mailbox Client Intel FPGA IP IRQ signal at Nios II processor IRQ signal. | Dapat kang lumipat sa bersyon 21.1 ng software ng Intel Quartus Prime at muling buuin ang Mailbox Client Intel FPGA IP upang paganahin ang tampok na ito. |
1.6. Mailbox Client Intel FPGA IP v20.0.0
Talahanayan 6. v20.0.0 2020.04.13
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 20. | Nagdagdag ng suporta para sa EOP_TIMEOUT interrupt na nagpapahiwatig na ang buong command ay hindi kasama ang End of Packet. | Magagamit mo ang mga interrupt na ito para pangasiwaan ang pagtuklas ng error para sa mga hindi kumpletong transaksyon. |
| Nagdagdag ng suporta para sa BACKPRESSURE_TIMEOUT interrupt na nagsasaad na may naganap na error sa loob ng SDM. |
1.7. Mailbox Client Intel FPGA IP v19.3
Talahanayan 7. v19.3 2019.09.30
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 19. | Nagdagdag ng suporta sa device para sa mga Intel Agilex device. | Magagamit mo na ang IP na ito sa mga Intel Agilex device. |
| Nagdagdag ng suporta para sa isang COMMAND_INVALID interrupt na nagpapahiwatig ng haba ng command na tinukoy na ang header ay hindi tumutugma sa aktwal na command na ipinadala. | Maaari mong gamitin ang interrupt na ito upang matukoy ang mga maling tinukoy na command. | |
| Pinalitan ang pangalan ng IP na ito mula sa Intel FPGA Stratix 10 Mailbox Client patungong Mailbox Client Intel FPGA IP. | Sinusuportahan na ngayon ng IP na ito ang parehong Intel Stratix® 10 at Intel Agilex na mga device. Gamitin ang bagong pangalan upang mahanap ang P na ito sa Intel Quartus Prime software o sa web. | |
| Nagdagdag ng bagong istraktura ng bersyon ng IP. | Maaaring magbago ang numero ng bersyon ng IP mula sa isang bersyon ng software ng Intel Quartus Prime patungo sa isa pa. |
1.8. Intel FPGA Stratix 10 Mailbox Client v17.1
Talahanayan 8. v17.1 2017.10.30
| Intel Quartus Prime Version |
Paglalarawan | Epekto |
| 17. | Paunang paglabas. | — |
1.9. Mailbox Client Intel FPGA IP User Guide Archives
Para sa pinakabago at nakaraang mga bersyon ng gabay sa gumagamit na ito, sumangguni sa Mailbox Client Intel FPGA IP User Guide. Kung hindi nakalista ang isang IP o bersyon ng software, nalalapat ang gabay sa gumagamit para sa nakaraang bersyon ng IP o software.
Ang mga bersyon ng IP ay pareho sa mga bersyon ng software ng Intel Quartus Prime Design Suite hanggang v19.1. Mula sa software ng Intel Quartus Prime Design Suite na bersyon 19.2 o mas bago, ang mga IP core ay may bagong IP versioning scheme.
Mailbox Client Intel®
Mga Tala sa Paglabas ng IP ng FPGA
Magpadala ng Feedback
Mga Dokumento / Mga Mapagkukunan
 |
intel Mailbox Client Intel FPGA IP [pdf] Gabay sa Gumagamit Mailbox Client Intel FPGA IP, Client Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |