Notas de la versión de IP Intel® FPGA del cliente de buzón
Notas de la versión de IP Intel® FPGA del cliente de buzón
Versiones del software Intel® Prime Design Suite hasta v19.1. A partir de la versión 19.2 del software Intel Quartus Prime Design Suite, Intel FPGA IP tiene un nuevo esquema de versiones.
Las versiones de FPGA IP coinciden con Intel Quartus®
El número de versión de Intel FPGA IP (XYZ) puede cambiar con cada versión de software Intel Quartus Prime. Un cambio en:
- X indica una revisión importante de la propiedad intelectual. Si actualiza el software Intel Quartus Prime, debe regenerar la IP.
- Y indica que la IP incluye nuevas funciones. Regenera tu IP para incluir estas nuevas funciones.
- Z indica que la IP incluye cambios menores. Regenera tu IP para incluir estos cambios.
Información relacionada
- Notas de la versión de actualización de Intel Quartus Prime Design Suite
- Introducción a los núcleos IP Intel FPGA
- Guía del usuario de Intel FPGA IP del cliente de buzón
- Fe de erratas para otros núcleos de IP en la base de conocimientos
1.1. Cliente de buzón Intel FPGA IP v20.2.0
Tabla 1. v20.2.0 2022.09.26
| Intel cuarto Versión principal |
Descripción | Impacto |
| 22.3 | Se agregó compatibilidad con LibRSU con el procesador Nios® V para usar con el administrador de dispositivos seguros (SDM). | — |
1.2. Cliente de buzón Intel FPGA IP v20.1.2
Tabla 2. v20.1.2 2022.03.28
| Intel cuarto Versión principal |
Descripción | Impacto |
| 22. | Respuesta actualizada para el comando CONFIG_STATUS para incluir información sobre la fuente del reloj de configuración. | Permite la configuración de FPGA sin una referencia de mosaico presente en el momento de la configuración. |
| Se mejoró el registro de estado de interrupción (ISR) y el registro de habilitación de interrupción (IER) para agregar protección para comando/respuesta y lectura/escritura de FIF0. | ||
| Se eliminó el comando de buzón REBOOT_HPS ya que este comando no está disponible para esta IP. |
Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos FPGA y semiconductores según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la última versión de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.
*Otros nombres y marcas pueden ser reclamados como propiedad de terceros.
1.3. Cliente de buzón Intel FPGA IP v20.1.1
Tabla 3. v20.1.1 2021.12.13
| Intel cuarto Versión principal |
Descripción | Impacto |
| 21.4 | • Se actualizó el nombre del parámetro específico del servicio criptográfico de HAS_OFFLOAD para habilitar el servicio criptográfico • Reemplazar la implementación de safeclib memcpy con genérica memcpy en el controlador HAL. |
— |
1.4. Cliente de buzón Intel FPGA IP v20.1.0
Tabla 4. v20.1.0 2021.10.04
| Intel cuarto Versión principal |
Descripción | Impacto |
| 21.3 | Se agregó el parámetro HAS_OFFLOAD para admitir criptografía. descargando. Esta función solo está disponible para dispositivos Intel Agilex™. |
Cuando se establece, la IP habilita la Interfaz del iniciador criptográfico AXI. |
| Se cambió el número de pieza de las Notas de la versión de RN-1201 a RN-1259. |
— |
1.5. Cliente de buzón Intel FPGA IP v20.0.2
Tabla 5. v20.0.2 2021.03.29
| Versión Intel Quartus Prime | Descripción | Impacto |
| 21. | Se agregó soporte para restablecer los registros de retardo del temporizador 1 y 2 durante el evento de aserción de restablecimiento de IP de Mailbox Client Intel FPGA. | No hay impacto en el uso de los registros del Temporizador 1 y del Temporizador 2 en la versión del software Intel Quartus Prime de 20.2 y 20.4. Debes regenerar el Cliente de buzón Intel FPGA IP al pasar de Intel Versión del software Quartus Prime 20.4 o anterior a la versión 21.1 del software Intel Quartus Prime. |
| Se agregó soporte para habilitar la capacidad de conexión entre la señal IRQ IP de Intel FPGA de Mailbox Client y la señal IRQ del procesador Nios II. | Debe migrar a la versión 21.1 del software Intel Quartus Prime y volver a generar la IP FPGA Intel del cliente de buzón para habilitar esta función. |
1.6. Cliente de buzón Intel FPGA IP v20.0.0
Tabla 6. v20.0.0 2020.04.13
| Intel cuarto Versión principal |
Descripción | Impacto |
| 20. | Se agregó soporte para la interrupción EOP_TIMEOUT que indica que el comando completo no incluyó el fin del paquete. | Puede utilizar estas interrupciones para manejar la detección de errores de transacciones incompletas. |
| Se agregó soporte para la interrupción BACKPRESSURE_TIMEOUT que indica que ocurrió un error dentro del SDM. |
1.7. Cliente de buzón Intel FPGA IP v19.3
Tabla 7. v19.3 2019.09.30
| Intel cuarto Versión principal |
Descripción | Impacto |
| 19. | Se agregó compatibilidad con dispositivos para dispositivos Intel Agilex. | Ahora puede utilizar esta IP en dispositivos Intel Agilex. |
| Se agregó soporte para una interrupción COMMAND_INVALID que indica que la longitud del comando especificada en el encabezado no coincide con el comando real enviado. | Puede utilizar esta interrupción para identificar comandos especificados incorrectamente. | |
| Se cambió el nombre de esta IP de Intel FPGA Stratix 10 Mailbox Client a Mailbox Client Intel FPGA IP. | Esta IP ahora es compatible con dispositivos Intel Stratix® 10 e Intel Agilex. Utilice el nuevo nombre para encontrar esta P en el software Intel Quartus Prime o en el web. | |
| Se agregó una nueva estructura de versión de IP. | El número de versión de IP puede cambiar de una versión del software Intel Quartus Prime a otra. |
1.8. Cliente de buzón Intel FPGA Stratix 10 v17.1
Tabla 8. v17.1 2017.10.30
| Intel cuarto Versión principal |
Descripción | Impacto |
| 17. | Lanzamiento inicial. | — |
1.9. Archivos de la Guía del usuario de Intel FPGA IP del cliente de buzón de correo
Para obtener las versiones más recientes y anteriores de esta guía del usuario, consulte la Guía del usuario de Mailbox Client Intel FPGA IP. Si una IP o versión de software no aparece en la lista, se aplica la guía del usuario para la IP o versión de software anterior.
Las versiones de IP son las mismas que las versiones del software Intel Quartus Prime Design Suite hasta v19.1. A partir de la versión 19.2 o posterior del software Intel Quartus Prime Design Suite, los núcleos de IP tienen un nuevo esquema de control de versiones de IP.
Cliente de buzón Intel®
Notas de la versión IP de FPGA
Enviar comentarios
Documentos / Recursos
 |
Cliente de buzón Intel Intel FPGA IP [pdf] Guía del usuario Buzón Cliente Intel FPGA IP, Cliente Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |