Notes de mise à jour du client de boîte aux lettres Intel® FPGA IP
Notes de mise à jour du client de boîte aux lettres Intel® FPGA IP
Versions du logiciel Intel® Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 du logiciel Intel Quartus Prime Design Suite, Intel FPGA IP dispose d'un nouveau schéma de version.
Les versions FPGA IP correspondent à l'Intel Quartus®
Le numéro de version Intel FPGA IP (XYZ) peut changer avec chaque version du logiciel Intel Quartus Prime. Un changement dans :
- X indique une révision majeure de l'IP. Si vous mettez à jour le logiciel Intel Quartus Prime, vous devez régénérer l'IP.
- Y indique que l'IP inclut de nouvelles fonctionnalités. Régénérez votre IP pour inclure ces nouvelles fonctionnalités.
- Z indique que l'IP inclut des modifications mineures. Régénérez votre adresse IP pour inclure ces modifications.
Informations connexes
- Notes de mise à jour de la suite Intel Quartus Prime Design Suite
- Présentation des cœurs IP Intel FPGA
- Guide de l'utilisateur Intel FPGA IP du client de boîte aux lettres
- Errata pour d'autres cœurs IP dans la base de connaissances
1.1. Client de boîte aux lettres Intel FPGA IP v20.2.0
Tableau 1. v20.2.0 2022.09.26
| IntelQuartus Version principale | Description | Impact |
| 22.3 | Ajout de la prise en charge de LibRSU avec le processeur Nios® V à utiliser avec le gestionnaire de périphériques sécurisé (SDM). | — |
1.2. Client de boîte aux lettres Intel FPGA IP v20.1.2
Tableau 2. v20.1.2 2022.03.28
| IntelQuartus Version principale | Description | Impact |
| 22. | Réponse mise à jour pour la commande CONFIG_STATUS afin d'inclure des informations sur la source d'horloge de configuration. | Permet la configuration du FPGA sans tuile refclk présente au moment de la configuration. |
| Amélioration du registre d'état d'interruption (ISR) et du registre d'activation d'interruption (IER) pour ajouter une protection pour les commandes/réponses et les FIF0 en lecture/écriture. | ||
| Suppression de la commande de boîte aux lettres REBOOT_HPS car cette commande n'est pas disponible pour cette adresse IP. |
Société intel. Tous droits réservés. Intel, le logo Intel et les autres marques Intel sont des marques commerciales d'Intel Corporation ou de ses filiales. Intel garantit les performances de ses produits FPGA et semi-conducteurs selon les spécifications actuelles conformément à la garantie standard d'Intel, mais se réserve le droit d'apporter des modifications à tout produit et service à tout moment et sans préavis. Intel n'assume aucune responsabilité découlant de l'application ou de l'utilisation de toute information, produit ou service décrit dans le présent document, sauf accord express et écrit d'Intel. Il est conseillé aux clients Intel d'obtenir la dernière version des spécifications de l'appareil avant de se fier à toute information publiée et avant de passer des commandes de produits ou de services.
*D'autres noms et marques peuvent être revendiqués comme étant la propriété d'autrui.
1.3. Client de boîte aux lettres Intel FPGA IP v20.1.1
Tableau 3. v20.1.1 2021.12.13
| IntelQuartus Version principale | Description | Impact |
| 21.4 | • Nom du paramètre spécifique au service de chiffrement mis à jour à partir de HAS_OFFLOAD pour activer le service de chiffrement • Remplacer l'implémentation de SafeClib Memcpy par une version générique. memcpy dans le pilote HAL. | — |
1.4. Client de boîte aux lettres Intel FPGA IP v20.1.0
Tableau 4. v20.1.0 2021.10.04
| IntelQuartus Version principale | Description | Impact |
| 21.3 | Ajout du paramètre HAS_OFFLOAD pour prendre en charge la cryptographie déchargement. Cette fonctionnalité est uniquement disponible pour les appareils Intel Agilex™. | Lorsqu'il est défini, l'IP active le Interface de l'initiateur crypto AXI. |
| Modification du numéro de référence des notes de version de RN-1201 à RN-1259. | — |
1.5. Client de boîte aux lettres Intel FPGA IP v20.0.2
Tableau 5. v20.0.2 2021.03.29
| Version Intel Quartus Prime | Description | Impact |
| 21. | Ajout de la prise en charge de la réinitialisation des registres de retard de la minuterie 1 et de la minuterie 2 lors de l'événement d'assertion de réinitialisation de l'IP Intel FPGA du client de boîte aux lettres. | Aucun impact sur l'utilisation des registres Timer 1 et Timer 2 dans la version logicielle Intel Quartus Prime de 20.2 et 20.4. Vous devez régénérer le Client de boîte aux lettres Intel FPGA IP lors du passage d'Intel Logiciel Quartus Prime version 20.4 ou antérieure vers logiciel Intel Quartus Prime version 21.1. |
| Ajout de la prise en charge pour activer la capacité de connexion entre le signal IRQ IP FPGA Intel du client de boîte aux lettres et le signal IRQ du processeur Nios II. | Vous devez migrer vers la version 21.1 du logiciel Intel Quartus Prime et régénérer l'adresse IP Intel FPGA du client de boîte aux lettres pour activer cette fonctionnalité. |
1.6. Client de boîte aux lettres Intel FPGA IP v20.0.0
Tableau 6. v20.0.0 2020.04.13
| IntelQuartus Version principale | Description | Impact |
| 20. | Ajout de la prise en charge de l'interruption EOP_TIMEOUT qui indique que la commande complète n'incluait pas la fin de paquet. | Vous pouvez utiliser ces interruptions pour gérer la détection d'erreurs pour les transactions incomplètes. |
| Ajout de la prise en charge de l'interruption BACKPRESSURE_TIMEOUT qui indique qu'une erreur s'est produite dans le SDM. |
1.7. Client de boîte aux lettres Intel FPGA IP v19.3
Tableau 7. v19.3 2019.09.30
| IntelQuartus Version principale | Description | Impact |
| 19. | Ajout de la prise en charge des périphériques pour les périphériques Intel Agilex. | Vous pouvez désormais utiliser cette adresse IP dans les appareils Intel Agilex. |
| Ajout de la prise en charge d'une interruption COMMAND_INVALID qui indique que la longueur de la commande spécifiée dans l'en-tête ne correspond pas à la commande réellement envoyée. | Vous pouvez utiliser cette interruption pour identifier les commandes incorrectement spécifiées. | |
| Modification du nom de cette adresse IP de Intel FPGA Stratix 10 Mailbox Client à Mailbox Client Intel FPGA IP. | Cette IP prend désormais en charge les appareils Intel Stratix® 10 et Intel Agilex. Utilisez le nouveau nom pour trouver ce P dans le logiciel Intel Quartus Prime ou sur le web. | |
| Ajout d'une nouvelle structure de version IP. | Le numéro de version IP peut changer d'une version du logiciel Intel Quartus Prime à une autre. |
1.8. Client de boîte aux lettres Intel FPGA Stratix 10 v17.1
Tableau 8. v17.1 2017.10.30
| IntelQuartus Version principale | Description | Impact |
| 17. | Version initiale. | — |
1.9. Archives du guide de l'utilisateur Intel FPGA IP du client de boîte aux lettres
Pour les versions les plus récentes et précédentes de ce guide de l'utilisateur, reportez-vous au Guide de l'utilisateur Intel FPGA IP du client de boîte aux lettres. Si une adresse IP ou une version logicielle n'est pas répertoriée, le guide de l'utilisateur de l'adresse IP ou de la version logicielle précédente s'applique.
Les versions IP sont les mêmes que les versions du logiciel Intel Quartus Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 ou ultérieure du logiciel Intel Quartus Prime Design Suite, les cœurs IP disposent d'un nouveau schéma de gestion des versions IP.
Client de boîte aux lettres Intel®
Notes de mise à jour IP FPGA
Envoyer des commentaires
Documents / Ressources
 | Intel Mailbox Client Intel FPGA IP [pdf] Guide de l'utilisateur Boîte aux lettres Client Intel FPGA IP, Client Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |