Postkastiklient Intel® FPGA IP väljalaskemärkmed
Postkastiklient Intel® FPGA IP väljalaskemärkmed
Intel® Prime Design Suite tarkvaraversioonid kuni versioonini 19.1. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 on Intel FPGA IP-l uus versiooniskeem.
FPGA IP-versioonid vastavad Intel Quartus®-ile
Inteli FPGA IP-versiooni (XYZ) number võib muutuda iga Intel Quartus Prime'i tarkvaraversiooniga. Muudatus:
- X tähistab uurimisperioodi olulist läbivaatamist. Kui värskendate tarkvara Intel Quartus Prime, peate IP uuesti looma.
- Y näitab, et IP sisaldab uusi funktsioone. Nende uute funktsioonide lisamiseks genereerige oma IP uuesti.
- Z näitab, et IP sisaldab väiksemaid muudatusi. Nende muudatuste kaasamiseks genereerige oma IP uuesti.
Seotud teave
- Intel Quartus Prime Design Suite värskenduse väljalaskemärkmed
- Sissejuhatus Inteli FPGA IP-tuumadesse
- Postkastikliendi Intel FPGA IP kasutusjuhend
- Teadmistebaasi teiste IP-tuumade vead
1.1. Postkasti klient Intel FPGA IP v20.2.0
Tabel 1. v20.2.0 2022.09.26
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
22.3 | Lisatud LibRSU tugi koos Nios® V protsessoriga, et kasutada seda turvalise seadmehalduriga (SDM). | — |
1.2. Postkasti klient Intel FPGA IP v20.1.2
Tabel 2. v20.1.2 2022.03.28
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
22. | Värskendatud vastus käsule CONFIG_STATUS, et lisada teave konfiguratsioonikella allika kohta. | Võimaldab konfigureerida FPGA-d, ilma et seadistamise ajal oleks paani refclk. |
Täiustatud katkestuse olekuregister (ISR) ja katkestuse lubamise register (IER), et lisada kaitse käskude/vastuse ja FIF0 lugemise/kirjutamise jaoks. | ||
Postkasti käsk REBOOT_HPS on eemaldatud, kuna see käsk pole selle IP jaoks saadaval. |
Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Intel Corporationi või selle tütarettevõtete kaubamärgid. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist.
*Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.
1.3. Postkasti klient Intel FPGA IP v20.1.1
Tabel 3. v20.1.1 2021.12.13
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
21.4 | • Uuendatud krüptoteenusepõhise parameetri nimi HAS_OFFLOAD krüptoteenuse lubamiseks • Asenda safeclib memcpy juurutus üldisega memcpy HAL-draiveris. |
— |
1.4. Postkasti klient Intel FPGA IP v20.1.0
Tabel 4. v20.1.0 2021.10.04
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
21.3 | Krüptograafia toetamiseks on lisatud parameeter HAS_OFFLOAD mahalaadimine. See funktsioon on saadaval ainult Intel Agilex™ seadmete jaoks. |
Kui see on määratud, võimaldab IP krüpto AXI algataja liides. |
Väljalaskemärkmete osa number RN-1201 muudeti numbriks RN-1259. |
— |
1.5. Postkasti klient Intel FPGA IP v20.0.2
Tabel 5. v20.0.2 2021.03.29
Intel Quartus Prime versioon | Kirjeldus | Mõju |
21. | Lisatud tugi Timer 1 ja Timer 2 viivitusregistrite lähtestamiseks postkastikliendi Inteli FPGA IP lähtestamise kinnituse korral. | Taimer 1 ja Timer 2 ei mõjuta kasutust Intel Quartus Prime'i tarkvara versioonis 20.2 ja 20.4. Peate taastama Postkastiklient Inteli FPGA IP Intelilt üle minnes Quartus Prime'i tarkvara versioon 20.4 või varasem kuni Intel Quartus Prime'i tarkvara versioon 21.1. |
Lisatud tugi postkastikliendi Inteli FPGA IP IRQ signaali ja Nios II protsessori IRQ signaali vahelise ühendusvõimaluse võimaldamiseks. | Selle funktsiooni lubamiseks peate üle minema Intel Quartus Prime'i tarkvara versioonile 21.1 ja taastama postkastikliendi Intel FPGA IP. |
1.6. Postkasti klient Intel FPGA IP v20.0.0
Tabel 6. v20.0.0 2020.04.13
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
20. | Lisatud tugi katkestusele EOP_TIMEOUT, mis näitab, et täielik käsk ei sisaldanud paketi lõppu. | Neid katkestusi saate kasutada mittetäielike tehingute vigade tuvastamiseks. |
Lisati tugi katkestusele BACKPRESSURE_TIMEOUT, mis näitab, et SDM-is ilmnes viga. |
1.7. Postkasti klient Intel FPGA IP v19.3
Tabel 7. v19.3 2019.09.30
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
19. | Lisatud seadme tugi Intel Agilexi seadmetele. | Nüüd saate seda IP-d kasutada Intel Agilexi seadmetes. |
Lisatud on toetus katkestusele COMMAND_INVALID, mis näitab, et päises määratud käsu pikkus ei vasta tegelikule saadetud käsule. | Seda katkestust saate kasutada valesti määratud käskude tuvastamiseks. | |
Selle IP-aadressi nimi muudeti Intel FPGA Stratix 10 postkastikliendilt postkastikliendiks Intel FPGA IP. | See IP toetab nüüd nii Intel Stratix® 10 kui ka Intel Agilexi seadmeid. Kasutage uut nime, et leida see P tarkvarast Intel Quartus Prime või web. | |
Lisatud uus IP-versiooni struktuur. | IP-versiooni number võib ühelt Intel Quartus Prime'i tarkvaraversioonilt teisele muutuda. |
1.8. Inteli FPGA Stratix 10 postkasti klient v17.1
Tabel 8. v17.1 2017.10.30
Intel Quartus Peamine versioon |
Kirjeldus | Mõju |
17. | Esialgne vabastamine. | — |
1.9. Postkastiklient Inteli FPGA IP kasutusjuhend Arhiivid
Selle kasutusjuhendi uusima ja varasemate versioonide saamiseks vaadake postkastikliendi Intel FPGA IP kasutusjuhendit. Kui IP- või tarkvaraversiooni loendis pole, kehtib eelmise IP- või tarkvaraversiooni kasutusjuhend.
IP-versioonid on samad, mis Intel Quartus Prime Design Suite'i tarkvaraversioonid kuni v19.1-ni. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 või uuemast on IP-tuumadel uus IP-versiooniskeem.
Postkasti klient Intel®
FPGA IP väljalaskemärkmed
Saada tagasisidet
Dokumendid / Ressursid
![]() |
Inteli postkasti klient Inteli FPGA IP [pdfKasutusjuhend Postkasti klient Intel FPGA IP, klient Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |