Mailbox Client Intel® FPGA IP Rilaxx Noti
Mailbox Client Intel® FPGA IP Rilaxx Noti
Verżjonijiet tas-softwer Intel® Prime Design Suite sa v19.1. Li jibda fil-verżjoni tas-software Intel Quartus Prime Design Suite 19.2, Intel FPGA IP għandha skema ġdida ta 'verżjoni.
Il-verżjonijiet tal-FPGA IP jaqblu mal-Intel Quartus®
In-numru tal-verżjoni Intel FPGA IP (XYZ) jista' jinbidel ma' kull verżjoni tas-softwer Intel Quartus Prime. Bidla fi:
- X jindika reviżjoni kbira tal-PI. Jekk taġġorna s-softwer Intel Quartus Prime, trid tirriġenera l-IP.
- Y jindika li l-IP jinkludi karatteristiċi ġodda. Iġġenera mill-ġdid l-IP tiegħek biex tinkludi dawn il-karatteristiċi ġodda.
- Z jindika li l-IP jinkludi bidliet minuri. Iġġenera mill-ġdid l-IP tiegħek biex tinkludi dawn il-bidliet.
Informazzjoni Relatata
- Noti ta' Rilaxx tal-Aġġornament tal-Intel Quartus Prime Design Suite
- Introduzzjoni għall-Intel FPGA IP Cores
- Mailbox Klijent Intel FPGA IP Gwida għall-Utent
- Errata għal cores IP oħra fil-Knowledge Base
1.1. Mailbox Klijent Intel FPGA IP v20.2.0
Tabella 1. v20.2.0 2022.09.26
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 22.3 | Miżjud appoġġ LibRSU mal-proċessur Nios® V biex jintuża mal-maniġer tal-apparat sigur (SDM). | — |
1.2. Mailbox Klijent Intel FPGA IP v20.1.2
Tabella 2. v20.1.2 2022.03.28
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 22. | Risposta aġġornata għall-kmand CONFIG_STATUS biex tinkludi informazzjoni dwar is-sors tal-arloġġ tal-konfigurazzjoni. | Jippermetti konfigurazzjoni ta 'FPGA mingħajr refclk maduma preżenti fil-ħin tal-konfigurazzjoni. |
| Imtejba r-reġistru tal-istatus tal-interruzzjoni (ISR) u r-reġistru tal-abilitazzjoni tal-interruzzjoni (IER) biex iżżid protezzjoni għall-kmand/rispons u jaqra/tikteb FIF0s. | ||
| Tneħħa l-kmand tal-kaxxa postali REBOOT_HPS peress li dan il-kmand mhuwiex disponibbli għal dan l-IP. |
Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi.
*Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.
1.3. Mailbox Klijent Intel FPGA IP v20.1.1
Tabella 3. v20.1.1 2021.12.13
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 21.4 | • Isem tal-parametru speċifiku tas-servizz kripto aġġornat minn HAS_OFFLOAD biex Jippermetti Servizz Kripto • Ibdel l-implimentazzjoni safeclib memcpy b'ġeneriku memcpy fis-sewwieq HAL. |
— |
1.4. Mailbox Klijent Intel FPGA IP v20.1.0
Tabella 4. v20.1.0 2021.10.04
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 21.3 | Miżjud il-parametru HAS_OFFLOAD biex jappoġġja l-kriptografija ħatt. Din il-karatteristika hija disponibbli biss għal apparati Intel Agilex™. |
Meta ssettjat, l-IP jippermetti l- interface tal-inizjatur kripto AXI. |
| Inbidel in-numru tal-parti tar-Release Notes minn RN-1201 għal RN-1259. |
— |
1.5. Mailbox Klijent Intel FPGA IP v20.0.2
Tabella 5. v20.0.2 2021.03.29
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 21. | Appoġġ miżjud għal reset Timer 1 u Timer 2 reġistri ta 'dewmien matul l-avveniment ta' Mailbox Client Intel FPGA IP reset asserzjoni. | L-ebda impatt fil-Timer 1 u Timer 2 jirreġistra l-użu fil-verżjoni tas-softwer Intel Quartus Prime minn 20.2 u 20.4. Trid tirriġenera l- Mailbox Klijent Intel FPGA IP meta tiċċaqlaq minn Intel Verżjoni tas-softwer Quartus Prime 20.4 jew preċedenti għall-verżjoni tas-softwer Intel Quartus Prime 21.1. |
| Appoġġ miżjud biex jippermetti l-kapaċità ta 'konnessjoni bejn is-sinjal IRQ ta' Mailbox Client Intel FPGA IP u s-sinjal IRQ tal-proċessur Nios II. | Int trid temigra għall-verżjoni tas-software Intel Quartus Prime 21.1 u tirriġenera Mailbox Client Intel FPGA IP biex tippermetti din il-karatteristika. |
1.6. Mailbox Klijent Intel FPGA IP v20.0.0
Tabella 6. v20.0.0 2020.04.13
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 20. | Appoġġ miżjud għall-interruzzjoni EOP_TIMEOUT li jindika li l-kmand sħiħ ma kienx jinkludi t-Tmiem tal-Pakkett. | Tista' tuża dawn l-interruzzjonijiet biex tieħu ħsieb l-iskoperta ta' żbalji għal tranżazzjonijiet mhux kompluti. |
| Appoġġ miżjud għall-interruzzjoni BACKPRESSURE_TIMEOUT li jindika li seħħ żball fi ħdan l-SDM. |
1.7. Mailbox Klijent Intel FPGA IP v19.3
Tabella 7. v19.3 2019.09.30
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 19. | Appoġġ miżjud għall-apparat għal apparati Intel Agilex. | Issa tista 'tuża din l-IP f'apparat Intel Agilex. |
| Appoġġ miżjud għal interruzzjoni COMMAND_INVALID li tindika t-tul tal-kmand speċifikat li l-header ma jaqbilx mal-kmand attwali mibgħut. | Tista' tuża din l-interruzzjoni biex tidentifika kmandi speċifikati ħażin. | |
| Bidla l-isem ta 'dan l-IP minn Intel FPGA Stratix 10 Mailbox Client għal Mailbox Client Intel FPGA IP. | Dan l-IP issa jappoġġja kemm apparati Intel Stratix® 10 kif ukoll Intel Agilex. Uża l-isem il-ġdid biex issib dan P fis-softwer Intel Quartus Prime jew fuq il- web. | |
| Miżjud struttura ġdida tal-verżjoni IP. | In-numru tal-verżjoni IP jista' jinbidel minn verżjoni tas-softwer Intel Quartus Prime għal oħra. |
1.8. Intel FPGA Stratix 10 Mailbox Klijent v17.1
Tabella 8. v17.1 2017.10.30
| Intel Quartus Verżjoni Prim |
Deskrizzjoni | Impatt |
| 17. | Rilaxx inizjali. | — |
1.9. Arkivji tal-Gwida tal-Utent tal-IP FPGA tal-Klijent tal-Kaxxa Mail
Għall-aħħar verżjonijiet u l-verżjonijiet preċedenti ta' din il-gwida għall-utent, irreferi għall-Gwida tal-Utent IP tal-Klijent tal-Mailbox Intel FPGA. Jekk IP jew verżjoni tas-softwer ma tkunx elenkata, tapplika l-gwida tal-utent għall-IP jew verżjoni tas-softwer preċedenti.
Il-verżjonijiet tal-IP huma l-istess bħall-verżjonijiet tas-softwer Intel Quartus Prime Design Suite sa v19.1. Mill-verżjoni tas-software Intel Quartus Prime Design Suite 19.2 jew aktar tard, il-qalba tal-IP għandhom skema ġdida ta 'verżjoni IP.
Mailbox Klijent Intel®
Noti ta' Rilaxx tal-IP FPGA
Ibgħat Feedback
Dokumenti / Riżorsi
 |
Intel Mailbox Klijent Intel FPGA IP [pdfGwida għall-Utent Mailbox Klijent Intel FPGA IP, Klijent Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |