Nota Keluaran IP Intel® FPGA Pelanggan Peti Mel
Nota Keluaran IP Intel® FPGA Pelanggan Peti Mel
Versi perisian Intel® Prime Design Suite sehingga v19.1. Bermula dalam perisian Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP mempunyai skema versi baharu.
Versi IP FPGA sepadan dengan Intel Quartus®
Nombor Intel FPGA IP version (XYZ) boleh berubah dengan setiap versi perisian Intel Quartus Prime. Perubahan dalam:
- X menunjukkan semakan utama IP. Jika anda mengemas kini perisian Intel Quartus Prime, anda mesti menjana semula IP.
- Y menunjukkan IP termasuk ciri baharu. Jana semula IP anda untuk memasukkan ciri baharu ini.
- Z menunjukkan IP termasuk perubahan kecil. Jana semula IP anda untuk memasukkan perubahan ini.
Maklumat Berkaitan
- Nota Keluaran Kemas Kini Intel Quartus Prime Design Suite
- Pengenalan kepada Teras IP FPGA Intel
- Panduan Pengguna Intel FPGA IP Peti Mel Pelanggan
- Errata untuk teras IP lain dalam Pangkalan Pengetahuan
1.1. Pelanggan Peti Mel Intel FPGA IP v20.2.0
Jadual 1. v20.2.0 2022.09.26
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 22.3 | Menambahkan sokongan LibRSU dengan pemproses Nios® V untuk digunakan dengan pengurus peranti selamat (SDM). | — |
1.2. Pelanggan Peti Mel Intel FPGA IP v20.1.2
Jadual 2. v20.1.2 2022.03.28
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 22. | Respons yang dikemas kini untuk arahan CONFIG_STATUS untuk memasukkan maklumat tentang sumber jam konfigurasi. | Membenarkan konfigurasi FPGA tanpa jubin refclk hadir pada masa konfigurasi. |
| Mempertingkatkan daftar status gangguan (ISR) dan daftar daya gangguan (IER) untuk menambah perlindungan untuk arahan/tindak balas dan baca/tulis FIF0s. | ||
| Perintah peti mel REBOOT_HPS dialih keluar kerana arahan ini tidak tersedia untuk IP ini. |
Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan.
*Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.
1.3. Pelanggan Peti Mel Intel FPGA IP v20.1.1
Jadual 3. v20.1.1 2021.12.13
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 21.4 | • Nama parameter khusus perkhidmatan crypto yang dikemas kini daripada HAS_OFFLOAD untuk Mendayakan Perkhidmatan Kripto • Gantikan pelaksanaan safeclib memcpy dengan generik memcpy dalam pemandu HAL. |
— |
1.4. Pelanggan Peti Mel Intel FPGA IP v20.1.0
Jadual 4. v20.1.0 2021.10.04
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 21.3 | Menambah parameter HAS_OFFLOAD untuk menyokong kriptografi pemunggahan. Ciri ini hanya tersedia untuk peranti Intel Agilex™. |
Apabila ditetapkan, IP membolehkan antara muka pemula crypto AXI. |
| Menukar nombor bahagian Nota Keluaran daripada RN-1201 kepada RN-1259. |
— |
1.5. Pelanggan Peti Mel Intel FPGA IP v20.0.2
Jadual 5. v20.0.2 2021.03.29
| Versi Intel Quartus Prime | Penerangan | Kesan |
| 21. | Menambahkan sokongan untuk menetapkan semula daftar kelewatan Pemasa 1 dan Pemasa 2 semasa peristiwa penegasan tetapan semula IP FPGA Pelanggan Peti Mel. | Tiada kesan dalam Pemasa 1 dan Pemasa 2 mendaftarkan penggunaan dalam versi perisian Intel Quartus Prime daripada 20.2 dan 20.4. Anda mesti menjana semula Pelanggan Peti Mel Intel FPGA IP apabila berpindah dari Intel Perisian Quartus Prime versi 20.4 atau lebih awal kepada perisian Intel Quartus Prime versi 21.1. |
| Sokongan tambahan untuk membolehkan keupayaan sambungan antara isyarat IRQ Intel FPGA Pelanggan Peti Mel dan isyarat IRQ pemproses Nios II. | Anda mesti berhijrah ke perisian Intel Quartus Prime versi 21.1 dan menjana semula Klien Peti Mel Intel FPGA IP untuk mendayakan ciri ini. |
1.6. Pelanggan Peti Mel Intel FPGA IP v20.0.0
Jadual 6. v20.0.0 2020.04.13
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 20. | Menambah sokongan untuk gangguan EOP_TIMEOUT yang menunjukkan bahawa arahan penuh tidak termasuk Akhir Paket. | Anda boleh menggunakan gangguan ini untuk mengendalikan pengesanan ralat bagi transaksi yang tidak lengkap. |
| Menambah sokongan untuk gangguan BACKPRESSURE_TIMEOUT yang menunjukkan bahawa ralat dalam SDM telah berlaku. |
1.7. Pelanggan Peti Mel Intel FPGA IP v19.3
Jadual 7. v19.3 2019.09.30
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 19. | Menambah sokongan peranti untuk peranti Intel Agilex. | Anda kini boleh menggunakan IP ini dalam peranti Intel Agilex. |
| Menambah sokongan untuk gangguan COMMAND_INVALID yang menunjukkan panjang arahan yang dinyatakan bahawa pengepala tidak sepadan dengan arahan sebenar yang dihantar. | Anda boleh menggunakan sampukan ini untuk mengenal pasti arahan yang dinyatakan secara salah. | |
| Menukar nama IP ini daripada Intel FPGA Stratix 10 Mailbox Client kepada Mailbox Client Intel FPGA IP. | IP ini kini menyokong kedua-dua peranti Intel Stratix® 10 dan Intel Agilex. Gunakan nama baharu untuk mencari P ini dalam perisian Intel Quartus Prime atau pada web. | |
| Menambah struktur versi IP baharu. | Nombor versi IP mungkin berubah daripada satu versi perisian Intel Quartus Prime kepada yang lain. |
1.8. Pelanggan Peti Mel Intel FPGA Stratix 10 v17.1
Jadual 8. v17.1 2017.10.30
| Intel Quartus Versi Perdana |
Penerangan | Kesan |
| 17. | Keluaran awal. | — |
1.9. Arkib Panduan Pengguna Intel FPGA IP Peti Mel Pelanggan
Untuk versi terkini dan sebelumnya bagi panduan pengguna ini, rujuk Panduan Pengguna IP FPGA Intel Peti Mel Pelanggan. Jika IP atau versi perisian tidak disenaraikan, panduan pengguna untuk IP atau versi perisian sebelumnya terpakai.
Versi IP adalah sama dengan versi perisian Intel Quartus Prime Design Suite sehingga v19.1. Daripada perisian Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, teras IP mempunyai skema versi IP baharu.
Pelanggan Peti Mel Intel®
Nota Keluaran IP FPGA
Hantar Maklum Balas
Dokumen / Sumber
 |
intel Peti Mel Pelanggan Intel FPGA IP [pdf] Panduan Pengguna Peti Mel Pelanggan Intel FPGA IP, Pelanggan Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |