intel AN 903 ការបិទពេលវេលាបង្កើនល្បឿន

AN 903៖ ការបង្កើនល្បឿននៃការបិទពេលវេលានៅក្នុង Intel® Quartus® Prime Pro Edition

ដង់ស៊ីតេ និងភាពស្មុគស្មាញនៃការរចនា FPGA ទំនើប ដែលរួមបញ្ចូលគ្នានូវប្រព័ន្ធបង្កប់ IP និងចំណុចប្រទាក់ល្បឿនលឿន បង្ហាញពីបញ្ហាប្រឈមកើនឡើងសម្រាប់ការបិទពេលវេលា។ ការផ្លាស់ប្តូរស្ថាបត្យកម្មយឺតយ៉ាវ និងបញ្ហាប្រឈមក្នុងការផ្ទៀងផ្ទាត់អាចនាំឱ្យចំណាយពេលយូរក្នុងការរចនាឡើងវិញ។ ឯកសារនេះសង្ខេបជំហានចំនួនបីដើម្បីពន្លឿនការបិទពេលវេលាដោយប្រើវិធីសាស្រ្តដែលបានផ្ទៀងផ្ទាត់ និងអាចធ្វើឡើងវិញបាននៅក្នុងកម្មវិធី Intel® Quartus® Prime Pro Edition ។ វិធីសាស្រ្តនេះរួមបញ្ចូលការវិភាគ និងបង្កើនប្រសិទ្ធភាព RTL ដំបូង ក៏ដូចជាបច្ចេកទេសស្វ័យប្រវត្តិដើម្បីកាត់បន្ថយពេលវេលានៃការចងក្រងជាអប្បបរមា និងកាត់បន្ថយភាពស្មុគស្មាញនៃការរចនា និងការទាមទារម្តងទៀតសម្រាប់ការបិទពេលវេលា។

ជំហានបង្កើនល្បឿននៃការបិទពេលវេលា

ជំហានបង្កើនល្បឿននៃការបិទពេលវេលា

ដំណាក់កាលបិទពេលវេលា	សកម្មភាពបិទពេលវេលា	ព័ត៌មានលំអិត
ជំហានទី 1: វិភាគ និងបង្កើនប្រសិទ្ធភាព RTL	•    ការបំពានលើជំនួយការការរចនាត្រឹមត្រូវ។ នៅទំព័រ 4 •    កាត់បន្ថយកម្រិតតក្កវិជ្ជា នៅទំព័រ 7 •    កាត់បន្ថយសំណាញ់អ្នកគាំទ្រខ្ពស់។ នៅទំព័រ 9	•    Intel Quartus Prime Pro សៀវភៅណែនាំអ្នកប្រើប្រាស់៖ រចនា ការបង្កើនប្រសិទ្ធភាព •    Intel Quartus Prime Pro សៀវភៅណែនាំអ្នកប្រើប្រាស់៖ រចនា អនុសាសន៍
ជំហានទី 2៖ អនុវត្តការបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង	•    អនុវត្ត​របៀប​បង្កើន​ប្រសិទ្ធភាព​អ្នកចងក្រង និងយុទ្ធសាស្ត្រ នៅទំព័រ 13 •    កាត់បន្ថយការកកស្ទះសម្រាប់ការប្រើប្រាស់ខ្ពស់។ នៅទំព័រ 16	•    Intel Quartus Prime Pro សៀវភៅណែនាំអ្នកប្រើប្រាស់៖ រចនា ការចងក្រង •    Intel Quartus Prime Pro សៀវភៅណែនាំអ្នកប្រើប្រាស់៖ រចនា ការបង្កើនប្រសិទ្ធភាព
ជំហានទី 3: រក្សាលទ្ធផលដែលពេញចិត្ត	•    ចាក់សោរនាឡិកា, RAM និង DSPs នៅទំព័រ 20 •    រក្សាទុកលទ្ធផលភាគថាសរចនា នៅទំព័រ 21	•    Intel Quartus Prime Pro សៀវភៅណែនាំអ្នកប្រើប្រាស់បោះពុម្ព៖ ទប់ស្កាត់- ការរចនាផ្អែកលើ •    AN-899៖ កាត់បន្ថយការចងក្រង ពេលវេលាជាមួយនឹងការរក្សាទុកលឿន

ជំហានទី 1: វិភាគ និងបង្កើនប្រសិទ្ធភាពការរចនា RTL

ការបង្កើនប្រសិទ្ធភាពកូដប្រភពនៃការរចនារបស់អ្នកជាធម្មតាគឺជាបច្ចេកទេសដំបូង និងមានប្រសិទ្ធភាពបំផុតសម្រាប់ការកែលម្អគុណភាពនៃលទ្ធផលរបស់អ្នក។ ជំនួយការរចនា Intel Quartus Prime ជួយអ្នកក្នុងការកែតម្រូវការបំពានច្បាប់នៃការរចនាមូលដ្ឋានបានយ៉ាងឆាប់រហ័ស និងណែនាំការផ្លាស់ប្តូរ RTL ដែលជួយសម្រួលដល់ការបង្កើនប្រសិទ្ធភាពការរចនា និងការបិទពេលវេលា។

បញ្ហានៃការបិទពេលវេលា

• កម្រិតតក្កវិជ្ជាច្រើនពេកមានឥទ្ធិពលលើលំដាប់ដំណើរការ Fitter រយៈពេល និងគុណភាពនៃលទ្ធផល។
• សំណាញ់ដែលមានអ្នកគាំទ្រខ្ពស់បណ្តាលឱ្យមានការកកស្ទះធនធាន និងបន្ថែមភាពតានតឹងបន្ថែមលើផ្លូវទិន្នន័យ បង្កើនការរិះគន់ផ្លូវដោយមិនចាំបាច់ និងធ្វើឱ្យស្មុគស្មាញដល់ការបិទពេលវេលា។ ភាពតានតឹងនេះគឺជាកម្លាំងទាក់ទាញដែលទាញផ្លូវ (និងផ្លូវទាំងអស់ដែលចែករំលែកសញ្ញាបញ្ចេញអ្នកគាំទ្រខ្ពស់នោះ) ឆ្ពោះទៅរកប្រភពអ្នកគាំទ្រខ្ពស់។

ដំណោះស្រាយបិទពេលវេលា

• កែតម្រូវការបំពានលើជំនួយការផ្នែករចនានៅទំព័រទី 4—ដើម្បីកំណត់អត្តសញ្ញាណយ៉ាងឆាប់រហ័ស និងកែតម្រូវការបំពានច្បាប់រចនាមូលដ្ឋានដែលពាក់ព័ន្ធនឹងការរចនារបស់អ្នក។
• កាត់បន្ថយកម្រិតតក្កវិជ្ជានៅទំព័រទី 7—ដើម្បីធានាថាធាតុទាំងអស់នៃការរចនាអាចទទួលបានការបង្កើនប្រសិទ្ធភាព Fitter ដូចគ្នា និងកាត់បន្ថយពេលវេលាចងក្រង។
• កាត់បន្ថយចំនួនអ្នកគាំទ្រខ្ពស់នៅលើទំព័រទី 9—ដើម្បីកាត់បន្ថយការកកស្ទះធនធាន និងសម្រួលដល់ការបិទពេលវេលា។

ព័ត៌មានពាក់ព័ន្ធ

• "ការត្រួតពិនិត្យច្បាប់រចនាជាមួយនឹងជំនួយការការរចនា" ការណែនាំអ្នកប្រើប្រាស់ Intel Quartus Prime Pro Edition: ការណែនាំអំពីការរចនា
• “បង្កើនប្រសិទ្ធភាពកូដប្រភព” មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Intel Quartus Prime Pro Edition៖ ការបង្កើនប្រសិទ្ធភាពការរចនា
• មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Intel Quartus Prime Pro Edition: "ការចុះឈ្មោះស្ទួនសម្រាប់ការគ្រប់គ្រងអ្នកគាំទ្រ"

ការបំពានលើជំនួយការការរចនាត្រឹមត្រូវ។

អនុវត្តការវិភាគការរចនាដំបូងដើម្បីលុបបំបាត់បញ្ហាបិទពេលវេលាដែលគេស្គាល់ បង្កើនផលិតភាពយ៉ាងខ្លាំង។ បន្ទាប់ពីដំណើរការការចងក្រងដំបូងជាមួយនឹងការកំណត់លំនាំដើម អ្នកអាចម្តងទៀតview ជំនួយការរចនារាយការណ៍សម្រាប់ការវិភាគដំបូង។ នៅពេលបើកដំណើរការ ជំនួយការការរចនានឹងរាយការណ៍ដោយស្វ័យប្រវត្តិនូវការបំពានណាមួយប្រឆាំងនឹងសំណុំស្តង់ដារនៃគោលការណ៍ណែនាំការរចនាដែលណែនាំដោយ Intel FPGA ។ អ្នក​អាច​ដំណើរការ​ជំនួយការ​រចនា​ក្នុង​របៀប​លំហូរ​ការ​ចងក្រង ដែល​អនុញ្ញាត​ឱ្យ​អ្នក​ធ្វើ view ការរំលោភលើការចងក្រង stagអ្នករត់។ ម៉្យាងទៀត ជំនួយការការរចនាមាននៅក្នុងរបៀបវិភាគនៅក្នុង Timing Analyzer និង Chip Planner។

• របៀប​លំហូរ​ការ​ចងក្រង- ដំណើរការដោយស្វ័យប្រវត្តិក្នុងអំឡុងពេលមួយឬច្រើន។tages នៃការចងក្រង។ នៅក្នុងរបៀបនេះ ជំនួយការការរចនាប្រើប្រាស់ទិន្នន័យក្នុងលំហូរ (បណ្តោះអាសន្ន) កំឡុងពេលចងក្រង។
• របៀបវិភាគ- ដំណើរការអ្នកជំនួយការរចនាពី Timing Analyzer និង Chip Planner ដើម្បីវិភាគការបំពានលើការរចនានៅឯការចងក្រងជាក់លាក់មួយtage មុនពេលឆ្ពោះទៅមុខក្នុងលំហូរចងក្រង។ នៅក្នុងរបៀបវិភាគ ជំនួយការការរចនាប្រើទិន្នន័យរូបថតដែលចងក្រងដោយឋិតិវន្ត។

ជំនួយការផ្នែករចនាកំណត់ការបំពានច្បាប់នីមួយៗជាមួយនឹងកម្រិតនៃភាពធ្ងន់ធ្ងរដូចខាងក្រោម។ អ្នកអាចបញ្ជាក់ច្បាប់ណាមួយដែលអ្នកចង់ឱ្យអ្នកជំនួយការឌីហ្សាញពិនិត្យមើលការរចនារបស់អ្នក និងកំណត់កម្រិតភាពធ្ងន់ធ្ងរតាមបំណង ដូច្នេះហើយការលុបបំបាត់ការត្រួតពិនិត្យច្បាប់ដែលមិនសំខាន់សម្រាប់ការរចនារបស់អ្នក។

កម្រិតនៃភាពធ្ងន់ធ្ងរនៃការគ្រប់គ្រងជំនួយការផ្នែករចនា

ប្រភេទ	ការពិពណ៌នា	ពណ៌កម្រិតភាពធ្ងន់ធ្ងរ
រិះគន់	ដោះស្រាយ​បញ្ហា​សម្រាប់​ការ​ដក​ដៃ។	ក្រហម
ខ្ពស់។	សក្តានុពលបណ្តាលឱ្យបរាជ័យមុខងារ។ អាចបង្ហាញពីទិន្នន័យរចនាដែលបាត់ ឬមិនត្រឹមត្រូវ។	ពណ៌ទឹកក្រូច
មធ្យម	សក្តានុពលប៉ះពាល់ដល់គុណភាពនៃលទ្ធផលសម្រាប់ fMAX ឬការប្រើប្រាស់ធនធាន។	ត្នោត
ទាប	ច្បាប់ឆ្លុះបញ្ចាំងពីការអនុវត្តល្អបំផុតសម្រាប់ការណែនាំអំពីការសរសេរកូដ RTL ។	ខៀវ

ការដំឡើងជំនួយការរចនា
អ្នក​អាច​ប្ដូរ​ជំនួយ​ការ​រចនា​តាម​បំណង​យ៉ាង​ពេញលេញ​សម្រាប់​លក្ខណៈ​រចនា​បុគ្គល​របស់​អ្នក និង​តម្រូវការ​រាយការណ៍។ ចុច Assignments ➤ Settings ➤ Design Assistant Rule Settings ដើម្បីបញ្ជាក់ជម្រើសដែលគ្រប់គ្រងច្បាប់ និងប៉ារ៉ាម៉ែត្រណាដែលអនុវត្តចំពោះ stages នៃការចងក្រងការរចនាសម្រាប់ការត្រួតពិនិត្យច្បាប់រចនា។

ការរចនាការកំណត់ច្បាប់ជំនួយការ

កំពុងដំណើរការជំនួយការរចនា
នៅពេលបើកដំណើរការ ជំនួយការរចនាដំណើរការដោយស្វ័យប្រវត្តិកំឡុងពេលចងក្រង និងរាយការណ៍ពីការបំពានច្បាប់រចនានៅក្នុងរបាយការណ៍ចងក្រង។ ម៉្យាងទៀត អ្នកអាចដំណើរការអ្នកជំនួយការឌីហ្សាញនៅក្នុងរបៀបវិភាគលើរូបថតចងក្រងជាក់លាក់មួយ ដើម្បីផ្តោតទៅលើការវិភាគលើតែផ្នែកនោះ។tagអ៊ី ដើម្បីបើកការត្រួតពិនិត្យជំនួយការឌីហ្សាញដោយស្វ័យប្រវត្តិកំឡុងពេលចងក្រង៖

• បើកដំណើរការការប្រតិបត្តិជំនួយការការរចនា កំឡុងពេលចងក្រងនៅក្នុងការកំណត់ច្បាប់ជំនួយការរចនា។ ដើម្បីដំណើរការអ្នកជំនួយការឌីហ្សាញនៅក្នុងរបៀបវិភាគ ដើម្បីធ្វើសុពលភាពរូបថតជាក់លាក់មួយប្រឆាំងនឹងច្បាប់រចនាណាមួយដែលអនុវត្តចំពោះរូបថត៖
• ចុចរាយការណ៍ DRC នៅក្នុងផ្ទាំងកិច្ចការអ្នកវិភាគពេលកំណត់ ឬ Chip Planner Tasks។

Viewing និងកែតម្រូវលទ្ធផលជំនួយការការរចនា
ជំនួយការផ្នែករចនារាយការណ៍ថាបានបើកការបំពានច្បាប់រចនានៅក្នុងផ្នែកផ្សេងៗtages នៃរបាយការណ៍ចងក្រង។

លទ្ធផលជំនួយការរចនាក្នុងការសំយោគ ផែនការ ទីកន្លែង និងរបាយការណ៍ចុងក្រោយ

ទៅ view លទ្ធផលសម្រាប់ក្បួននីមួយៗ សូមចុចច្បាប់ក្នុងបញ្ជីច្បាប់។ ការពិពណ៌នាអំពីច្បាប់ និងការណែនាំអំពីការរចនាសម្រាប់ការកែតម្រូវលេចឡើង។

ការណែនាំអំពីការបំពានច្បាប់ជំនួយការការរចនា

កែប្រែ RTL របស់អ្នកដើម្បីកែការបំពានច្បាប់រចនា។

កាត់បន្ថយកម្រិតតក្កវិជ្ជា

កម្រិតតក្កវិជ្ជាច្រើនពេកអាចប៉ះពាល់ដល់គុណភាពនៃលទ្ធផលរបស់ Fitter ពីព្រោះផ្លូវសំខាន់នៃការរចនាមានឥទ្ធិពលលើលំដាប់ដំណើរការ និងរយៈពេលរបស់ Fitter ។ Fitter ដាក់ និងដឹកនាំការរចនាដោយផ្អែកលើភាពយឺតយ៉ាវនៃពេលវេលា។ Fitter ដាក់​ផ្លូវ​វែង​ជាង​ដោយ​ការ​យឺត​តិច​បំផុត​ដំបូង។ Fitter ជាទូទៅផ្តល់អាទិភាពដល់ផ្លូវតក្កវិជ្ជាកម្រិតខ្ពស់ជាងផ្លូវកម្រិតតក្កវិជ្ជាទាប។ ជាធម្មតាបន្ទាប់ពី Fitter stage បានបញ្ចប់ ផ្លូវសំខាន់ៗដែលនៅសល់មិនមែនជាផ្លូវតក្កវិជ្ជាខ្ពស់បំផុតទេ។ Fitter ផ្តល់នូវទីតាំងដែលពេញចិត្ត ការកំណត់ផ្លូវ និងការកំណត់ឡើងវិញទៅកាន់តក្កវិជ្ជាកម្រិតខ្ពស់។ ការកាត់បន្ថយកម្រិតតក្កវិជ្ជាជួយឱ្យប្រាកដថាធាតុទាំងអស់នៃការរចនាទទួលបានអាទិភាព Fitter ដូចគ្នា។ ដំណើរការរបាយការណ៍ ➤ របាយការណ៍ផ្ទាល់ខ្លួន ➤ រាយការណ៍ពេលវេលានៅក្នុងឧបករណ៍វិភាគពេលវេលា ដើម្បីបង្កើតរបាយការណ៍ដែលបង្ហាញពីកម្រិតនៃតក្កវិជ្ជានៅក្នុងផ្លូវ។ ប្រសិនបើផ្លូវបរាជ័យក្នុងការកំណត់ពេលវេលា និងចំនួននៃកម្រិតតក្កវិជ្ជាខ្ពស់ សូមពិចារណាបន្ថែមការដាក់បំពង់នៅក្នុងផ្នែកនៃការរចនានោះ ដើម្បីកែលម្អដំណើរការ។

ជម្រៅតក្កវិជ្ជាក្នុងរបាយការណ៍ផ្លូវ

ការរាយការណ៍អំពីជម្រៅនៃកម្រិតតក្កវិជ្ជា
បន្ទាប់ពីផែនការចងក្រង stage អ្នកអាចដំណើរការ report_logic_depth នៅក្នុងកុងសូល Timing Analyzer Tcl ទៅ view ចំនួននៃកម្រិតតក្កវិជ្ជានៅក្នុងដែននាឡិកា។ report_logic_depth បង្ហាញការចែកចាយនៃជម្រៅតក្កវិជ្ជាក្នុងចំណោមផ្លូវសំខាន់ៗ ដែលអនុញ្ញាតឱ្យអ្នកកំណត់តំបន់ដែលអ្នកអាចកាត់បន្ថយកម្រិតតក្កវិជ្ជានៅក្នុង RTL របស់អ្នក។

report_logic_depth -panel_name - ពី [get_clocks ] \ - ទៅ [get_clocks ]

report_logic_depth Output

ដើម្បីទទួលបានទិន្នន័យសម្រាប់ការបង្កើនប្រសិទ្ធភាព RTL សូមដំណើរការ report_logic_depth បន្ទាប់ពីផែនការរបស់ Compiler stage មុនពេលដំណើរការ Fitter stages. បើមិនដូច្នោះទេ របាយការណ៍ក្រោយ Fitter ក៏រួមបញ្ចូលលទ្ធផលពីការបង្កើនប្រសិទ្ធភាពរាងកាយ (ការពន្យាពេល និងការសំយោគឡើងវិញ)។

រាយការណ៍ពីផ្លូវអ្នកជិតខាង
បន្ទាប់ពីដំណើរការ Fitter (Finalize) stage អ្នកអាចដំណើរការ report_neighbor_paths ដើម្បីជួយកំណត់មូលហេតុឫសគល់នៃផ្លូវសំខាន់ (សម្រាប់អតីតample, កម្រិតតក្កវិជ្ជាខ្ពស់, ការកំណត់ការពន្យាពេល, ការដាក់អនុល្អបំផុត, ការឆ្លងកាត់ជួរឈរ I/O, ជួសជុល, ឬផ្សេងទៀត): report_neighbor_paths -to_clock -npaths -panel_name

report_neighbor_paths រាយការណ៍អំពីផ្លូវដ៏សំខាន់បំផុតក្នុងការរចនា រួមទាំងភាពយឺតយ៉ាវដែលពាក់ព័ន្ធ ព័ត៌មានសង្ខេបផ្លូវបន្ថែម និងប្រអប់កំណត់ផ្លូវ។

report_neighbor_paths លទ្ធផល

report_neighbor_paths បង្ហាញផ្លូវសំខាន់បំផុតមុន និងផ្លូវបន្ទាប់ពីផ្លូវសំខាន់ៗនីមួយៗ។ ការពន្យាពេល ឬតុល្យភាពតក្កវិជ្ជានៃផ្លូវអាចសម្រួលដល់ការបិទពេលវេលា ប្រសិនបើមានភាពយឺតយ៉ាវអវិជ្ជមាននៅលើផ្លូវ ប៉ុន្តែភាពយឺតជាវិជ្ជមាននៅលើផ្លូវមុន ឬផ្លូវក្រោយ។

ដើម្បីបើកការពន្យាពេល សូមប្រាកដថាជម្រើសខាងក្រោមត្រូវបានបើក៖

• សម្រាប់ការចុះឈ្មោះ — បើកដំណើរការ Assignments ➤ Settings ➤ Compiler Settings ➤ Register Optimization ➤ អនុញ្ញាតឱ្យចុះឈ្មោះ Retimeing
• សម្រាប់ RAM Endpoints—បើក Assignments ➤ Settings ➤ Compiler Settings ➤ Fitter Settings (Advanced) ➤ អនុញ្ញាតឱ្យ RAM Retime
• សម្រាប់ DSP Endpoints—បើក Assignments ➤ Settings ➤ Compiler Settings ➤ Fitter Settings (Advanced) ➤ អនុញ្ញាតឱ្យ DSP Retimeing

ចំណាំ

ប្រសិនបើតុល្យភាពតក្កវិជ្ជាបន្ថែមត្រូវបានទាមទារ អ្នកត្រូវតែកែប្រែ RTL របស់អ្នកដោយដៃដើម្បីផ្លាស់ទីតក្កវិជ្ជាពីផ្លូវសំខាន់ទៅផ្លូវមុន ឬផ្លូវក្រោយ។
ប្រសិនបើលទ្ធផលនៃការចុះឈ្មោះត្រូវបានភ្ជាប់ទៅការបញ្ចូលរបស់វា ផ្លូវអ្នកជិតខាងមួយ ឬទាំងពីរអាចដូចគ្នាបេះបិទទៅនឹងផ្លូវបច្ចុប្បន្ន។ នៅពេលស្វែងរកផ្លូវអ្នកជិតខាងដែលមានភាពយឺតយ៉ាវបំផុត លក្ខខណ្ឌប្រតិបត្តិការទាំងអស់ត្រូវបានពិចារណា មិនមែនត្រឹមតែលក្ខខណ្ឌប្រតិបត្តិការនៃផ្លូវសំខាន់ប៉ុណ្ណោះទេ។

ការមើលឃើញកម្រិតតក្កវិជ្ជានៅក្នុងផែនទីបច្ចេកវិទ្យា Viewer
ផែនទីបច្ចេកវិទ្យា Viewer ក៏ផ្តល់នូវគ្រោងការណ៍ ផែនទីបច្ចេកវិទ្យា តំណាងនៃបញ្ជីរចនា និងអាចជួយអ្នកឱ្យមើលឃើញថាផ្នែកណាមួយនៅក្នុងការរចនាអាចទទួលបានអត្ថប្រយោជន៍ពីការកាត់បន្ថយចំនួននៃកម្រិតតក្កវិជ្ជា។ អ្នកក៏អាចស៊ើបអង្កេតប្លង់ជាក់ស្តែងនៃផ្លូវមួយយ៉ាងលម្អិតនៅក្នុង Chip Planner ផងដែរ។ ដើម្បីកំណត់ទីតាំងផ្លូវពេលវេលានៅក្នុងមួយនៃ viewers ចុចកណ្ដុរស្ដាំលើផ្លូវមួយក្នុងរបាយការណ៍ពេលវេលា ចង្អុលទៅកំណត់ទីតាំងផ្លូវ ហើយជ្រើសរើសទីតាំងក្នុងផែនទីបច្ចេកវិទ្យា Viewអេ

កាត់បន្ថយសំណាញ់អ្នកគាំទ្រខ្ពស់។

សំណាញ់ដែលមានអ្នកគាំទ្រខ្ពស់អាចបណ្តាលឱ្យមានការកកស្ទះធនធាន ដោយហេតុនេះធ្វើឱ្យស្មុគស្មាញដល់ការបិទពេលវេលា។ ជាទូទៅ Compiler គ្រប់គ្រងដោយស្វ័យប្រវត្តិនូវសំណាញ់ដែលមានអ្នកគាំទ្រខ្ពស់ទាក់ទងនឹងនាឡិកា។ Compiler ផ្សព្វផ្សាយដោយស្វ័យប្រវត្តិនូវសំណាញ់អ្នកគាំទ្រខ្ពស់ដែលទទួលស្គាល់ទៅបណ្តាញនាឡិកាសកល។ កម្មវិធីចងក្រងបង្កើតកិច្ចខិតខំប្រឹងប្រែងបង្កើនប្រសិទ្ធភាពខ្ពស់ក្នុងអំឡុងពេលទីកន្លែង និងផ្លូវtages ដែលនាំឱ្យមានការចម្លងការចុះឈ្មោះមានប្រយោជន៍។ ក្នុងករណីជ្រុងខាងក្រោម អ្នកអាចកាត់បន្ថយការកកស្ទះដោយធ្វើការផ្លាស់ប្តូរដោយដៃខាងក្រោមចំពោះការរចនា RTL របស់អ្នក៖

ស្រោមជ្រុងសុទ្ធ Fan-Out ខ្ពស់។

លក្ខណៈរចនា	ការធ្វើឱ្យប្រសើរ RTL ដោយដៃ
សំណាញ់អ្នកគាំទ្រខ្ពស់ដែលទៅដល់ឋានានុក្រមជាច្រើន ឬគោលដៅឆ្ងាយ	បញ្ជាក់កិច្ចការ duplicate_hierarchy_depth នៅលើការចុះឈ្មោះចុងក្រោយនៅក្នុងបំពង់មួយ ដើម្បីចម្លងបណ្តាញអ្នកគាំទ្រខ្ពស់ដោយដៃតាមឋានានុក្រម។ បញ្ជាក់កិច្ចការ duplicate_register ដើម្បីស្ទួនការចុះឈ្មោះកំឡុងពេលដាក់។
រចនាជាមួយនឹងសញ្ញាបញ្ជាទៅ DSP ឬ M20K memory blocks ពីតក្កវិជ្ជារួមបញ្ចូលគ្នា	ជំរុញសញ្ញាបញ្ជាទៅអង្គចងចាំ DSP ឬ M20K ពីការចុះឈ្មោះ។

ចុះឈ្មោះការចម្លងតាមឋានានុក្រម
អ្នកអាចបញ្ជាក់កិច្ចការ duplicate_hierarchy_depth នៅលើការចុះឈ្មោះចុងក្រោយនៅក្នុងបំពង់មួយ ដើម្បីណែនាំការបង្កើតការចុះឈ្មោះស្ទួន និងការចេញអ្នកគាំទ្រ។ តួលេខខាងក្រោមបង្ហាញពីផលប៉ះពាល់នៃកិច្ចការ duplicate_hierarchy_depth ខាងក្រោម៖

set_instance_assignment -name duplicate_hierarchy_depth -to \

កន្លែងណា៖

• register_name - ការចុះឈ្មោះចុងក្រោយនៅក្នុងខ្សែសង្វាក់ដែលអ្នកគាំទ្រចេញទៅតាមឋានានុក្រមជាច្រើន។
• level_number - ចំនួននៃការចុះឈ្មោះក្នុងខ្សែសង្វាក់ដែលត្រូវចម្លង។

រូបភាពទី 9. មុនពេលចុះឈ្មោះការចម្លង
កំណត់កិច្ចការ duplicate_hierarchy_depth ដើម្បីអនុវត្តការចុះឈ្មោះស្ទួនតាមឋានានុក្រម ហើយបង្កើតមែកធាងនៃការចុះឈ្មោះបន្ទាប់ពីការចុះឈ្មោះចុងក្រោយនៅក្នុងខ្សែសង្វាក់។ អ្នកបញ្ជាក់ឈ្មោះចុះឈ្មោះ និងចំនួនស្ទួនដែលតំណាងដោយ M ក្នុងឧampលេ ព្រួញក្រហមបង្ហាញទីតាំងសក្តានុពលនៃការចុះឈ្មោះស្ទួន។

• set_instance_assignment –name DUPLICATE_HIERARCHY_DEPTH – to regZ M

ចុះឈ្មោះចម្លង = ១
ការបញ្ជាក់កម្រិតតែមួយខាងក្រោមនៃការស្ទួនការចុះឈ្មោះ (M=1) ស្ទួនការចុះឈ្មោះមួយ (regZ) ចុះក្រោមមួយកម្រិតនៃឋានានុក្រមរចនា៖

• set_instance_assignment –name DUPLICATE_HIERARCHY_DEPTH – to regZ 1

ចុះឈ្មោះចម្លង = ១
ការបញ្ជាក់បីកម្រិតនៃការស្ទួនការចុះឈ្មោះ (M=3) ស្ទួនការចុះឈ្មោះចំនួនបី (regZ, regY, regX) ចុះបី, ពីរ, និងមួយកម្រិតនៃឋានានុក្រមរៀងគ្នា៖

• set_instance_assignment –name DUPLICATE_HIERARCHY_DEPTH – to regZ 3

ដោយការចម្លង និងរុញការចុះឈ្មោះចុះក្រោមតាមឋានានុក្រម ការរចនារក្សាចំនួនដូចគ្នានៃវដ្តទៅកាន់គោលដៅទាំងអស់ ខណៈពេលដែលបង្កើនល្បឿនដំណើរការយ៉ាងខ្លាំងនៅលើផ្លូវទាំងនេះ។

ចុះឈ្មោះចម្លងកំឡុងពេលដាក់
រូបភាពទី 12 នៅទំព័រ 11 បង្ហាញពីការចុះឈ្មោះជាមួយនឹងអ្នកគាំទ្រខ្ពស់ទៅកាន់តំបន់ដែលរីករាលដាលយ៉ាងទូលំទូលាយនៃបន្ទះឈីប។ ដោយការស្ទួនការចុះឈ្មោះនេះ 50 ដង អ្នកអាចកាត់បន្ថយចម្ងាយរវាងការចុះឈ្មោះ និងទិសដៅដែលនាំឱ្យដំណើរការនាឡិកាលឿនជាងមុន។ ការចាត់តាំង duplicate_register អនុញ្ញាតឱ្យកម្មវិធីចងក្រងប្រើប្រាស់ភាពជិតស្និទ្ធជាក់ស្តែង ដើម្បីណែនាំពីការដាក់ការចុះឈ្មោះថ្មីដែលផ្តល់អាហារដល់ផ្នែករងនៃអ្នកគាំទ្រ។

រូបភាពទី 12. ចុះឈ្មោះចម្លងកំឡុងពេលដាក់

ចំណាំ៖ ដើម្បីចាក់ផ្សាយសញ្ញាឆ្លងកាត់បន្ទះឈីប សូមប្រើពហុtage បំពង់។ អនុវត្តកិច្ចការ duplicate_register ទៅនឹងការចុះឈ្មោះនីមួយៗនៅក្នុងបំពង់។ បច្ចេកទេសនេះបង្កើតរចនាសម្ព័ន្ធមែកធាងដែលផ្សាយសញ្ញាឆ្លងកាត់បន្ទះឈីប។

Viewលទ្ធផលស្ទួន
បន្ទាប់ពីការសំយោគការរចនា, view លទ្ធផលស្ទួននៅក្នុងរបាយការណ៍សង្ខេបការចម្លងមែកធាងឋានានុក្រមនៅក្នុងថតសំយោគនៃរបាយការណ៍ចងក្រង។ របាយការណ៍​ផ្តល់​ជូន​ដូច​តទៅ៖

• ព័ត៌មានស្តីពីការចុះឈ្មោះដែលមានកិច្ចការស្ទួន_hierarchy_depth។
• ហេតុផលសម្រាប់ប្រវែងខ្សែសង្វាក់ដែលអ្នកអាចប្រើជាចំណុចចាប់ផ្តើមសម្រាប់ការកែលម្អបន្ថែមទៀតជាមួយនឹងកិច្ចការ។
• ព័ត៌មានអំពីការចុះឈ្មោះបុគ្គលនៅក្នុងខ្សែសង្វាក់ដែលអ្នកអាចប្រើដើម្បីយល់កាន់តែច្បាស់អំពីរចនាសម្ព័ន្ធនៃស្ទួនដែលបានអនុវត្ត។

របាយការណ៍ Fitter ក៏រួមបញ្ចូលផ្នែកមួយនៅលើការចុះឈ្មោះដែលមានការកំណត់ duplicate_register ។

អនុវត្តបច្ចេកទេសបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង

ការរចនាដែលប្រើភាគរយខ្ពស់ណាស់។tage នៃធនធានឧបករណ៍ FPGA អាចបណ្តាលឱ្យមានការកកស្ទះធនធាន ដែលបណ្តាលឱ្យមាន fMAX ទាបជាង និងការបិទពេលវេលាដ៏ស្មុគស្មាញ។ ការកំណត់របៀបបង្កើនប្រសិទ្ធភាពរបស់ Compiler អនុញ្ញាតឱ្យអ្នកបញ្ជាក់ការផ្តោតអារម្មណ៍នៃកិច្ចខិតខំប្រឹងប្រែងរបស់ Compiler កំឡុងពេលសំយោគ។ សម្រាប់អតីតampដូច្នេះ អ្នកបង្កើនប្រសិទ្ធភាពការសំយោគសម្រាប់តំបន់ ឬ Routability នៅពេលដោះស្រាយការកកស្ទះធនធាន។ អ្នកអាចពិសោធន៍ជាមួយនឹងការរួមបញ្ចូលគ្នានៃការកំណត់របៀប Optimization Mode ដូចគ្នានេះនៅក្នុង Intel Quartus Prime Design Space Explorer II ។ ការកំណត់ទាំងនេះ និងបច្ចេកទេសដោយដៃផ្សេងទៀតអាចជួយអ្នកក្នុងការកាត់បន្ថយការកកស្ទះនៅក្នុងការរចនាដែលប្រើប្រាស់បានច្រើន។

បញ្ហានៃការបិទពេលវេលា

• ការរចនាជាមួយនឹងការប្រើប្រាស់ធនធានឧបករណ៍ខ្ពស់ធ្វើឱ្យស្មុគស្មាញដល់ការបិទពេលវេលា។

ដំណោះស្រាយបិទពេលវេលា

• អនុវត្តរបៀប និងយុទ្ធសាស្ត្របង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រងនៅទំព័រទី 13—បញ្ជាក់គោលដៅរបៀបបង្កើនប្រសិទ្ធភាពចម្បងសម្រាប់ការសំយោគការរចនា។
• សាកល្បងជាមួយជម្រើសតំបន់ និងលទ្ធភាពបញ្ជូនបន្តនៅទំព័រ 16—អនុវត្តការប្រមូលបន្ថែមនៃការកំណត់ដើម្បីកាត់បន្ថយការកកស្ទះ និងបំពេញតាមតំបន់ និងគោលដៅដែលអាចដំណើរការបាន។
• សូមពិចារណាអំពីការសំយោគប្រភាគសម្រាប់ការរចនានព្វន្ធដែលពឹងផ្អែកខ្លាំងនៅទំព័រទី 16—សម្រាប់ការរចនាដែលពឹងផ្អែកនព្វន្ធតាមលេខរៀងខ្ពស់ ការសំយោគ fractal កាត់បន្ថយការប្រើប្រាស់ធនធានឧបករណ៍តាមរយៈការធ្វើឱ្យទៀងទាត់មេគុណ ការដកថយ និងការវេចខ្ចប់លេខនព្វន្ធជាបន្តបន្ទាប់។

ព័ត៌មានពាក់ព័ន្ធ

• ជំពូក "ការបិទពេលវេលា និងការធ្វើឱ្យប្រសើរ" សៀវភៅណែនាំអ្នកប្រើប្រាស់ Intel Quartus Prime Pro Edition: ការធ្វើឱ្យប្រសើរការរចនា
• មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Intel Quartus Prime Pro Edition: ការចងក្រងការរចនា

អនុវត្តរបៀប និងយុទ្ធសាស្ត្របង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង

ប្រើព័ត៌មានខាងក្រោមដើម្បីអនុវត្តរបៀបបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង និងយុទ្ធសាស្ត្រចងក្រង Design Space Explorer II (DSE II) ។

សាកល្បងជាមួយការកំណត់របៀបបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង
អនុវត្តតាមជំហានទាំងនេះដើម្បីសាកល្បងជាមួយការកំណត់របៀបបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង៖

1. បង្កើត ឬបើកគម្រោង Intel Quartus Prime ។
2. ដើម្បីបញ្ជាក់យុទ្ធសាស្ត្របង្កើនប្រសិទ្ធភាពកម្រិតខ្ពស់របស់អ្នកចងក្រង សូមចុច Assignments ➤ Settings ➤ Compiler Settings ។ សាកល្បងជាមួយការកំណត់របៀបខាងក្រោមណាមួយ ដូចតារាងទី 4 នៅទំព័រ 14 ពិពណ៌នា។
3. ដើម្បីចងក្រងការរចនាជាមួយនឹងការកំណត់ទាំងនេះ សូមចុច Start Compilation នៅលើផ្ទាំង Compilation Dashboard។
4. View លទ្ធផលនៃការចងក្រងនៅក្នុងរបាយការណ៍ចងក្រង។
5. ចុច Tools ➤ Timing Analyzer ទៅ view លទ្ធផលនៃការកំណត់ការបង្កើនប្រសិទ្ធភាពលើការអនុវត្ត។

ការកំណត់របៀបបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រង

របៀបបង្កើនប្រសិទ្ធភាព (ទំព័រការកំណត់អ្នកចងក្រង)

របៀបបង្កើនប្រសិទ្ធភាព	ការពិពណ៌នា
មានតុល្យភាព (លំហូរធម្មតា)	កម្មវិធីចងក្រងបង្កើនប្រសិទ្ធភាពការសំយោគសម្រាប់ការអនុវត្តប្រកបដោយតុល្យភាព ដែលគោរពតាមការកំណត់ពេលវេលា។
ការខិតខំប្រឹងប្រែងអនុវត្តខ្ពស់។	កម្មវិធីចងក្រងបង្កើនការខិតខំប្រឹងប្រែងបង្កើនប្រសិទ្ធភាពពេលវេលាកំឡុងពេលដាក់ និងកំណត់ផ្លូវ ហើយបើកការបង្កើនប្រសិទ្ធភាពការសំយោគរូបវិទ្យាដែលទាក់ទងនឹងពេលវេលា (ក្នុងមួយការកំណត់បង្កើនប្រសិទ្ធភាពចុះឈ្មោះ)។ ការបង្កើនប្រសិទ្ធភាពបន្ថែមនីមួយៗអាចបង្កើនពេលវេលាចងក្រង។
ការអនុវត្តខ្ពស់ជាមួយនឹងការខិតខំប្រឹងប្រែងដាក់អតិបរមា	បើកការបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រងដូចគ្នានឹង ការខិតខំប្រឹងប្រែងអនុវត្តខ្ពស់។ជាមួយនឹងការខិតខំប្រឹងប្រែងបង្កើនប្រសិទ្ធភាពការដាក់បន្ថែម។
ការសម្តែងដ៏អស្ចារ្យ	បើកការបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រងដូចគ្នានឹង ការខិតខំប្រឹងប្រែងអនុវត្តខ្ពស់។និងបន្ថែមការបង្កើនប្រសិទ្ធភាពបន្ថែមទៀតក្នុងអំឡុងពេលការវិភាគ និងសំយោគ ដើម្បីបង្កើនប្រសិទ្ធភាពនៃការរចនាជាមួយនឹងការកើនឡើងសក្តានុពលដល់តំបន់តក្កវិជ្ជា។ ប្រសិនបើការប្រើប្រាស់ការរចនាមានកម្រិតខ្ពស់រួចហើយ ជម្រើសនេះអាចនាំឱ្យមានការលំបាកក្នុងការបំពាក់ ដែលអាចជះឥទ្ធិពលអវិជ្ជមានដល់គុណភាពនៃការបង្កើនប្រសិទ្ធភាពទាំងមូលផងដែរ។
ប្រសិទ្ធភាពខ្ពស់ជាមួយនឹងការខិតខំប្រឹងប្រែងដាក់អតិបរមា	បើកការបង្កើនប្រសិទ្ធភាពកម្មវិធីចងក្រងដូចគ្នានឹង ការសម្តែងដ៏អស្ចារ្យជាមួយនឹងការខិតខំប្រឹងប្រែងបង្កើនប្រសិទ្ធភាពការដាក់បន្ថែម។
តំបន់ឈ្លានពាន	កម្មវិធីចងក្រងខិតខំប្រឹងប្រែងយ៉ាងខ្លាំងក្លាដើម្បីកាត់បន្ថយផ្ទៃឧបករណ៍ដែលត្រូវការដើម្បីអនុវត្តការរចនាដោយចំណាយសក្តានុពលនៃការអនុវត្តការរចនា។
ការខិតខំប្រឹងប្រែងក្នុងការដាក់ទីតាំងខ្ពស់។	កម្មវិធី Compiler ខិតខំប្រឹងប្រែងខ្ពស់ក្នុងការដឹកនាំការរចនាដោយចំណាយសក្តានុពលនៃតំបន់រចនា ការអនុវត្ត និងពេលវេលាចងក្រង។ កម្មវិធីចងក្រងចំណាយពេលបន្ថែមកាត់បន្ថយការប្រើប្រាស់ការបញ្ជូនបន្ត ដែលអាចធ្វើឱ្យប្រសើរឡើងនូវលទ្ធភាពបញ្ជូនបន្ត និងជួយសន្សំសំចៃថាមពលថាមវន្តផងដែរ។
ការខិតខំប្រឹងប្រែងក្នុងការវេចខ្ចប់ខ្ពស់។	កម្មវិធី Compiler ខិតខំប្រឹងប្រែងខ្ពស់ក្នុងការដឹកនាំការរចនាដោយចំណាយសក្តានុពលនៃតំបន់រចនា ការអនុវត្ត និងពេលវេលាចងក្រង។ កម្មវិធីចងក្រងចំណាយពេលបន្ថែមលើការចុះឈ្មោះវិចខ្ចប់ ដែលអាចធ្វើអោយការបញ្ជូនបន្តកាន់តែប្រសើរឡើង និងជួយសន្សំសំចៃថាមពលថាមវន្តផងដែរ។
បង្កើនប្រសិទ្ធភាព Netlist សម្រាប់ Routability	កម្មវិធីចងក្រងអនុវត្តការកែប្រែបញ្ជី netlist ដើម្បីបង្កើនលទ្ធភាពដំណើរការដោយការចំណាយដែលអាចកើតមាននៃការអនុវត្ត។
បន្ត…

របៀបបង្កើនប្រសិទ្ធភាព	ការពិពណ៌នា
ការខិតខំប្រឹងប្រែងថាមពលខ្ពស់។	Compiler ខិតខំប្រឹងប្រែងខ្ពស់ ដើម្បីបង្កើនប្រសិទ្ធភាពការសំយោគសម្រាប់ថាមពលទាប។ ការខិតខំប្រឹងប្រែងថាមពលខ្ពស់។ បង្កើនពេលវេលាដំណើរការសំយោគ។
ថាមពលឈ្លានពាន	ខិតខំប្រឹងប្រែងយ៉ាងខ្លាំងក្លា ដើម្បីបង្កើនប្រសិទ្ធភាពការសំយោគសម្រាប់ថាមពលទាប។ កម្មវិធីចងក្រងបន្ថែមកាត់បន្ថយការប្រើប្រាស់ការបញ្ជូនសញ្ញាជាមួយនឹងអត្រាបិទបើកដែលបានបញ្ជាក់ ឬប៉ាន់ស្មានខ្ពស់បំផុត ដោយរក្សាទុកថាមពលថាមវន្តបន្ថែម ប៉ុន្តែអាចប៉ះពាល់ដល់ដំណើរការ។
ពេលវេលាចងក្រងឈ្លានពាន	កាត់បន្ថយពេលវេលាចងក្រងដែលត្រូវការដើម្បីអនុវត្តការរចនាដោយកាត់បន្ថយការខិតខំប្រឹងប្រែង និងការបង្កើនប្រសិទ្ធភាពការអនុវត្តតិចជាងមុន។ ជម្រើសនេះក៏បិទមុខងាររាយការណ៍លម្អិតមួយចំនួនផងដែរ។ ចំណាំ៖ កំពុងបើក ពេលវេលាចងក្រងឈ្លានពាន បើកដំណើរការការកំណត់ Intel Quartus Prime File ការកំណត់ (.qsf) ដែលមិនអាចបដិសេធដោយការកំណត់ .qsf ផ្សេងទៀត។

យុទ្ធសាស្ត្រចងក្រង Space Explorer II រចនា
DSE II អនុញ្ញាតឱ្យអ្នកស្វែងរកការកំណត់គម្រោងដ៏ល្អប្រសើរសម្រាប់ធនធាន ការអនុវត្ត ឬគោលដៅបង្កើនប្រសិទ្ធភាពថាមពល។ DSE II អនុញ្ញាតឱ្យអ្នកចងក្រងការរចនាម្តងហើយម្តងទៀតដោយប្រើបន្សំកំណត់ជាមុនផ្សេងៗគ្នានៃការកំណត់ និងឧបសគ្គដើម្បីសម្រេចបាននូវគោលដៅជាក់លាក់មួយ។ បន្ទាប់មក DSE II រាយការណ៍អំពីការរួមបញ្ចូលគ្នានៃការកំណត់ដ៏ល្អបំផុតដើម្បីបំពេញគោលដៅរបស់អ្នក។ DSE II ក៏អាចយក advan ផងដែរ។tage សមត្ថភាពប៉ារ៉ាឡែលដើម្បីចងក្រងគ្រាប់ពូជនៅលើកុំព្យូទ័រច្រើន។ ការកំណត់យុទ្ធសាស្ត្រចងក្រង DSE II បន្ទរការកំណត់របៀបបង្កើនប្រសិទ្ធភាពក្នុងតារាងទី 4 នៅទំព័រ 14

រចនា Space Explorer II

អនុវត្តតាមជំហានទាំងនេះដើម្បីបញ្ជាក់យុទ្ធសាស្ត្រចងក្រងសម្រាប់ DSE II៖

1. ដើម្បីបើកដំណើរការ DSE II (និងបិទកម្មវិធី Intel Quartus Prime) សូមចុច ឧបករណ៍ ➤ បើកដំណើរការ Design Space Explorer II ។ DSE II បើកបន្ទាប់ពីកម្មវិធី Intel Quartus Prime បិទ។
2. នៅលើរបារឧបករណ៍ DSE II ចុចរូបតំណាងរុករក។
3. ពង្រីកចំណុចរុករក។
4. ជ្រើសរើសការរុករកការរចនា។ បើកយុទ្ធសាស្ត្រចងក្រងណាមួយ ដើម្បីដំណើរការការរុករកការរចនាដែលកំណត់គោលដៅយុទ្ធសាស្ត្រទាំងនោះ។

កាត់បន្ថយការកកស្ទះសម្រាប់ការប្រើប្រាស់ខ្ពស់។

ការរចនាដែលប្រើប្រាស់ធនធានឧបករណ៍ជាង 80% ជាធម្មតាបង្ហាញពីការលំបាកបំផុតក្នុងការបិទពេលវេលា។ អ្នកអាចអនុវត្តបច្ចេកទេសដោយដៃ និងស្វ័យប្រវត្តិខាងក្រោម ដើម្បីកាត់បន្ថយការកកស្ទះ និងសម្រួលដល់ការបិទពេលវេលា។

• សាកល្បងជាមួយជម្រើសតំបន់ និងលទ្ធភាពបញ្ជូនបន្តនៅទំព័រ 16
• សូមពិចារណាការសំយោគប្រភាគសម្រាប់ការរចនានព្វន្ធដែលពឹងផ្អែកខ្លាំងនៅទំព័រ 16

សាកល្បងជាមួយជម្រើសតំបន់ និងលទ្ធភាពបញ្ជូនត

នៅពេលដែលការប្រើប្រាស់ឧបករណ៍បណ្តាលឱ្យមានការកកស្ទះក្នុងការធ្វើដំណើរ អ្នកអាចសាកល្បងជាមួយការកំណត់ការបង្កើនប្រសិទ្ធភាពតំបន់ និងលទ្ធភាពដំណើរការដើម្បីកាត់បន្ថយការប្រើប្រាស់ធនធាន និងការកកស្ទះសម្រាប់ការរចនារបស់អ្នក។ ចុច Assignments ➤ Settings ➤ Compiler Settings ➤ Optimization Mode ដើម្បីចូលប្រើការកំណត់ទាំងនេះ៖

ជម្រើសនៃតំបន់ និងលទ្ធភាពបញ្ជូនបន្ត

ពិចារណាការសំយោគប្រភាគសម្រាប់ការរចនានព្វន្ធដែលពឹងផ្អែកខ្លាំង

សម្រាប់ការរចនាដែលពឹងផ្អែកខ្លាំងលើលេខនព្វន្ធ អ្នកអាចបើកការបង្កើនប្រសិទ្ធភាពការសំយោគប្រភាគដោយស្វ័យប្រវត្តិ ដើម្បីកែលម្អការប្រើប្រាស់ធនធានឧបករណ៍។ ការបង្កើនប្រសិទ្ធភាពការសំយោគ Fractal រួមមានការធ្វើឱ្យទៀងទាត់នៃមេគុណ និងការពន្យាពេល ក៏ដូចជាការវេចខ្ចប់លេខនព្វន្ធជាបន្តបន្ទាប់។ ការបង្កើនប្រសិទ្ធភាពកំណត់គោលដៅរចនាជាមួយនឹងចំនួនដ៏ធំនៃប្រតិបត្តិការនព្វន្ធភាពជាក់លាក់ទាប (ដូចជាការបន្ថែម និងគុណ)។ អ្នកអាចបើកការសំយោគ fractal ជាសកល ឬសម្រាប់តែមេគុណជាក់លាក់ប៉ុណ្ណោះ។ នៅក្រោមលក្ខខណ្ឌដ៏ល្អ ការបង្កើនប្រសិទ្ធភាពការសំយោគ fractal អាចសម្រេចបាននូវការកាត់បន្ថយផ្ទៃដី 20-45% ។

ការធ្វើនិយ័តកម្មមេគុណ និងការពន្យាពេល
ភាពទៀងទាត់នៃមេគុណ និងការពន្យាពេលអនុវត្តការសន្និដ្ឋាននៃការអនុវត្តមេគុណទន់ដែលបានធ្វើឱ្យប្រសើរឡើងយ៉ាងខ្លាំង។ កម្មវិធីចងក្រងអាចអនុវត្តការពន្យាពេលថយក្រោយចំពោះបំពង់ពីរ ឬច្រើន។tages បើចាំបាច់។ នៅពេលអ្នកបើកការសំយោគ fractal កម្មវិធីចងក្រងអនុវត្តការធ្វើឱ្យទៀងទាត់នៃមេគុណ និងការពន្យាពេលទៅមេគុណដែលបានចុះហត្ថលេខា និងមិនបានចុះហត្ថលេខា។

រូបភាពទី 16. ការពន្យាពេលមេគុណ

ចំណាំ

• ភាពទៀងទាត់របស់មេគុណប្រើតែធនធានតក្កវិជ្ជាប៉ុណ្ណោះ ហើយមិនប្រើប្លុក DSP ទេ។
• ភាពទៀងទាត់នៃមេគុណ និងការពន្យាពេលត្រូវបានអនុវត្តចំពោះមេគុណដែលបានចុះហត្ថលេខា និងមិនបានចុះហត្ថលេខានៅក្នុងម៉ូឌុលដែលការកំណត់ FRACTAL_SYNTHESIS QSF ត្រូវបានកំណត់។

ការវេចខ្ចប់នព្វន្ធឥតឈប់ឈរ
ការវេចខ្ចប់លេខនព្វន្ធជាបន្តបន្ទាប់ សំយោគឡើងវិញនូវច្រកនព្វន្ធទៅក្នុងប្លុកតក្កវិជ្ជាដែលមានទំហំល្អបំផុតដើម្បីឱ្យសមទៅនឹង Intel FPGA LABs ។ ការបង្កើនប្រសិទ្ធភាពនេះអនុញ្ញាតឱ្យប្រើប្រាស់រហូតដល់ 100% នៃធនធាន LAB សម្រាប់ប្លុកនព្វន្ធ។ នៅពេលអ្នកបើកការសំយោគប្រភាគ អ្នកចងក្រងអនុវត្តការបង្កើនប្រសិទ្ធភាពនេះចំពោះខ្សែសង្វាក់ទាំងអស់ និងច្រកតក្កបញ្ចូលពីរ។ ការបង្កើនប្រសិទ្ធភាពនេះអាចខ្ចប់ដើមឈើបន្ថែម មេគុណ និងតក្កវិជ្ជាដែលទាក់ទងនឹងនព្វន្ធផ្សេងទៀត។

ការវេចខ្ចប់នព្វន្ធឥតឈប់ឈរ

ចំណាំ

ចំណាំថាការវេចខ្ចប់លេខនព្វន្ធបន្តដំណើរការដោយឯករាជ្យពីការធ្វើឱ្យទៀងទាត់នៃមេគុណ។ ដូច្នេះ ប្រសិនបើអ្នកកំពុងប្រើមេគុណដែលមិនទៀងទាត់ (ដូចជាការសរសេរមេគុណផ្ទាល់ខ្លួនរបស់អ្នក) នោះការវេចខ្ចប់លេខនព្វន្ធបន្តនៅតែអាចដំណើរការបាន។ ការបង្កើនប្រសិទ្ធភាពការសំយោគ Fractal គឺសមបំផុតសម្រាប់ការរចនាជាមួយនឹងឧបករណ៍បង្កើនល្បឿនសិក្សាជ្រៅ ឬមុខងារដែលពឹងផ្អែកនព្វន្ធដែលពឹងផ្អែកខ្លាំងលើផ្នែកនព្វន្ធដែលលើសពីធនធាន DSP ទាំងអស់។ ការបើកដំណើរការការសំយោគ fractal ទាំងមូលអាចបណ្តាលឱ្យមានការហើមពោះមិនចាំបាច់នៅលើម៉ូឌុលដែលមិនស័ក្តិសមសម្រាប់ការបង្កើនប្រសិទ្ធភាព fractal ។

បើក ឬបិទការសំយោគ Fractal

សម្រាប់ឧបករណ៍ Intel Stratix® 10 និង Intel Agilex™ ការបង្កើនប្រសិទ្ធភាពការសំយោគ fractal ដំណើរការដោយស្វ័យប្រវត្តិសម្រាប់មេគុណតូចៗ (សេចក្តីថ្លែងការណ៍ A*B ណាមួយនៅក្នុង Verilog HDL ឬ VHDL ដែលទទឹងប៊ីតនៃ operands គឺ 7 ឬតិចជាងនេះ)។ អ្នកក៏អាចបិទការសំយោគ fractal ដោយស្វ័យប្រវត្តិសម្រាប់មេគុណតូចៗសម្រាប់ឧបករណ៍ទាំងនេះដោយប្រើវិធីណាមួយខាងក្រោម៖

• នៅក្នុង RTL កំណត់ DSP multstyle ដូច "Multstyle Verilog HDL Synthesis Attribute" ពិពណ៌នា។ សម្រាប់អតីតample: (* multstyle = “dsp” *) ម៉ូឌុល foo(…); ម៉ូឌុល foo (..) /* ការសំយោគ multstyle = “dsp” */;
• នៅក្នុង .qsf fileបន្ថែមជាកិច្ចការដូចខាងក្រោម៖ set_instance_assignment -name DSP_BLOCK_BLANCING_IMPLEMENTATION \DSP_BLOCKS -to r

លើសពីនេះទៀត សម្រាប់ឧបករណ៍ Intel Stratix 10, Intel Agilex, Intel Arria® 10 និង Intel Cyclone® 10 GX អ្នកអាចបើកការសំយោគ fractal ជាសកល ឬសម្រាប់មេគុណជាក់លាក់ជាមួយនឹងជម្រើស Fractal Synthesis GUI ឬកិច្ចការ FRACTAL_SYNTHESIS .qsf ដែលត្រូវគ្នា៖

• នៅក្នុង RTL សូមប្រើ altera_attribute ដូចខាងក្រោម៖ (* altera_attribute = “-name FRACTAL_SYNTHESIS ON” *)
• នៅក្នុង .qsf fileបន្ថែមជាកិច្ចការដូចខាងក្រោម៖ set_global_assignment -name FRACTAL_SYNTHESIS ON -entity

នៅក្នុងចំណុចប្រទាក់អ្នកប្រើ សូមអនុវត្តតាមជំហានទាំងនេះ៖

1. ចុច Assignments ➤ Assignment Editor។
2. ជ្រើសរើស Fractal Synthesis សម្រាប់ Assignment Name, On for the Value, ឈ្មោះអង្គភាពដែលពឹងផ្អែកនព្វន្ធសម្រាប់ Entity និងឈ្មោះ instance ក្នុងជួរឈរ To ។ អ្នកអាចបញ្ចូលតួអក្សរជំនួស (*) សម្រាប់ To កំណត់ករណីទាំងអស់នៃអង្គភាព។

រូបភាពទី 18. ការចាត់តាំង Fractal Synthesis Assignment នៅក្នុង Assignment Editor

ព័ត៌មានពាក់ព័ន្ធ

• Multistyle Verilog HDL គុណលក្ខណៈសំយោគ
  • នៅក្នុង Intel Quartus Prime Help ។

រក្សាលទ្ធផលដែលពេញចិត្ត

អ្នកអាចធ្វើឱ្យការបិទពេលវេលាមានភាពសាមញ្ញដោយការកត់ចំណាំលទ្ធផលការចងក្រងដែលគួរឱ្យពេញចិត្ត ដើម្បីចាក់សោរការដាក់ប្លុកធំដែលទាក់ទងនឹងនាឡិកា, RAM និង DSPs ។ ស្រដៀងគ្នានេះដែរ បច្ចេកទេសប្រើឡើងវិញនៃប្លុករចនាអនុញ្ញាតឱ្យអ្នករក្សាលទ្ធផលការចងក្រងដែលពេញចិត្តសម្រាប់ FPGA periphery ជាក់លាក់ ឬប្លុករចនាតក្កវិជ្ជាស្នូល (តក្កវិជ្ជាដែលរួមមានឧទាហរណ៍ការរចនាតាមឋានានុក្រម) ហើយបន្ទាប់មកប្រើប្លុកទាំងនោះឡើងវិញនៅក្នុងការចងក្រងជាបន្តបន្ទាប់។ ក្នុង​ការ​ប្រើ​ប្លុក​រចនា​ឡើង​វិញ អ្នក​កំណត់​ឧទាហរណ៍​ឋានានុក្រម​ជា​ភាគថាស​រចនា ហើយ​បន្ទាប់​មក​រក្សា​ទុក និង​នាំចេញ​ភាគថាស​បន្ទាប់​ពី​ការ​ចងក្រង​ដោយ​ជោគជ័យ។ ការរក្សាទុក និងប្រើប្រាស់ឡើងវិញនូវលទ្ធផលដែលពេញចិត្តអនុញ្ញាតឱ្យអ្នកផ្តោតការខិតខំប្រឹងប្រែង និងពេលវេលារបស់អ្នកចងក្រងលើផ្នែកនៃការរចនាដែលមិនទាន់បិទពេលវេលា។

បញ្ហានៃការបិទពេលវេលា

• លុះត្រាតែត្រូវបានចាក់សោ អ្នកចងក្រងអាចអនុវត្តប្លុករចនា នាឡិកា RAM និង DSP ខុសពីការចងក្រងរហូតដល់ការចងក្រងអាស្រ័យលើកត្តាផ្សេងៗ។

ដំណោះស្រាយបិទពេលវេលា

• Lock Down Clocks, RAMs និង DSPs នៅទំព័រ 20 — back-annotate លទ្ធផលចងក្រងជាទីពេញចិត្ត ដើម្បីចាក់សោរការដាក់ប្លុកធំដែលទាក់ទងនឹងនាឡិកា RAM និង DSP ។
• រក្សាទុកលទ្ធផលភាគថាសរចនានៅទំព័រទី 21—រក្សាទុកភាគថាសសម្រាប់ប្លុកដែលត្រូវនឹងពេលវេលា និងផ្តោតលើការបង្កើនប្រសិទ្ធភាពលើប្លុករចនាផ្សេងទៀត។

ព័ត៌មានពាក់ព័ន្ធ

• Back-Annotate Assignments Dialog Box Help
• AN-899៖ កាត់បន្ថយពេលវេលាចងក្រងជាមួយនឹងការរក្សាទុកលឿន
• មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Intel Quartus Prime Pro Edition៖ ការរចនាប្លុកផ្អែកលើ

ចាក់សោរនាឡិកា, RAM និង DSPs

អ្នកអាចធ្វើឱ្យការបិទពេលវេលាមានភាពសាមញ្ញដោយការកត់ចំណាំនូវលទ្ធផលការចងក្រងដែលគួរឱ្យពេញចិត្ត ដើម្បីចាក់សោរការដាក់ប្លុកធំដែលទាក់ទងនឹងនាឡិកា, RAM និង DSPs ។ ការចាក់សោរការដាក់ប្លុកធំអាចបង្កើត fMAX ខ្ពស់ជាងជាមួយនឹងសំលេងរំខានតិច។ ការចាក់សោរប្លុកធំៗដូចជា RAM និង DSP អាចមានប្រសិទ្ធភាព ដោយសារប្លុកទាំងនេះមានការតភ្ជាប់ធ្ងន់ជាង LAB ធម្មតា ដែលធ្វើអោយមានភាពស្មុគស្មាញដល់ចលនាអំឡុងពេលដាក់។ នៅពេលដែលគ្រាប់ពូជបង្កើតលទ្ធផលល្អពីការដាក់ RAM និង DSP សមស្រប អ្នកអាចចាប់យកទីតាំងនោះជាមួយនឹងចំណារពន្យល់ខាងក្រោយ។ ការចងក្រងជាបន្តបន្ទាប់អាចទទួលបានអត្ថប្រយោជន៍ពី RAM ដែលមានគុណភាពខ្ពស់ និងការដាក់ DSP ពីគ្រាប់ពូជល្អ។ បច្ចេកទេសនេះមិនផ្តល់អត្ថប្រយោជន៍យ៉ាងខ្លាំងដល់ការរចនាដែលមាន RAM ឬ DSP តិចតួចបំផុតនោះទេ។ ចុច Assignments ➤ Back-Annotate Assignments ដើម្បីចម្លងការចាត់តាំងធនធានឧបករណ៍ពីការចងក្រងចុងក្រោយទៅ .qsf សម្រាប់ប្រើក្នុងការចងក្រងបន្ទាប់។ ជ្រើសរើសប្រភេទចំណារពន្យល់ខាងក្រោយនៅក្នុងបញ្ជីប្រភេទចំណារពន្យល់ខាងក្រោយ។

ប្រអប់ Back-Annotate Assignments Dialog Box

ម្យ៉ាងវិញទៀត អ្នកអាចដំណើរការ back-annotation ជាមួយនឹង quartus_cdb ខាងក្រោមដែលអាចប្រតិបត្តិបាន។ quartus_cdb -back_annotate [–dsp] [–ram] [–clock]

ចំណាំ

• កម្មវិធីដែលអាចប្រតិបត្តិបានគាំទ្រអថេរ [–dsp], [–ram] និង [–clock] ដែលប្រអប់ Back-Annotate Assignments មិនទាន់គាំទ្រនៅឡើយ។

រក្សាទុកលទ្ធផលភាគថាសរចនា

ចំណាំ

• បន្ទាប់​ពី​បែងចែក​ការ​រចនា​រួច អ្នក​អាច​រក្សា​ភាគ​ថាស​សម្រាប់​ប្លុក​ដែល​ត្រូវ​នឹង​ពេល​វេលា ហើយ​ផ្តោត​ការ​បង្កើន​ប្រសិទ្ធភាព​លើ​ប្លុក​រចនា​ផ្សេង​ទៀត។ លើសពីនេះ ជម្រើស Fast Preserve ជួយសម្រួលដល់តក្កវិជ្ជានៃភាគថាសដែលបានរក្សាទុកទៅត្រឹមតែតក្កវិជ្ជាចំណុចប្រទាក់កំឡុងពេលចងក្រង ដោយហេតុនេះកាត់បន្ថយពេលវេលាចងក្រងសម្រាប់ភាគថាស។ Fast Preserve គាំទ្រតែការប្រើឡើងវិញនូវភាគថាសជា root និងការរចនាកំណត់រចនាសម្ព័ន្ធឡើងវិញដោយផ្នែកប៉ុណ្ណោះ។ សម្រាប់ការរចនាដែលមានម៉ូឌុលរងដែលមានបញ្ហាប្រឈមសម្រាប់ការបិទពេលវេលា អ្នកអាចអនុវត្តការបង្កើនប្រសិទ្ធភាពឯករាជ្យ និងការចងក្រងភាគថាសរបស់ម៉ូឌុល ហើយបន្ទាប់មកនាំចេញម៉ូឌុលដែលបានបិទពេលវេលា ដើម្បីការពារការអនុវត្តនៅក្នុងការចងក្រងជាបន្តបន្ទាប់។

ការរក្សាលទ្ធផលភាគថាសរចនា

ការរចនាផ្អែកលើប្លុកទាមទារការបែងចែកការរចនា។ ការបែងចែកការរចនាអនុញ្ញាតឱ្យអ្នករក្សាទុកប្លុកតក្កវិជ្ជានីមួយៗនៅក្នុងការរចនារបស់អ្នក ប៉ុន្តែក៏អាចបង្ហាញពីការបាត់បង់ការអនុវត្តដែលអាចកើតមានដោយសារតែការឆ្លងកាត់ភាគថាស និងផលប៉ះពាល់នៃផែនការជាន់។ អ្នកត្រូវមានតុល្យភាពកត្តាទាំងនេះនៅពេលប្រើបច្ចេកទេសរចនាប្លុក។ ជំហានកម្រិតខ្ពស់ខាងក្រោមពិពណ៌នាអំពីលំហូរនៃការរក្សាទុកភាគថាសសម្រាប់ការរចនាប្រើឡើងវិញភាគថាសជា root៖

1. ចុចដំណើរការ ➤ ចាប់ផ្តើម ➤ ចាប់ផ្តើមការវិភាគ & លម្អិត។
2. នៅក្នុង Project Navigator ចុចកណ្ដុរស្ដាំលើពេលវេលាដែលបិទលើការរចនា ចង្អុលទៅផ្នែកឌីហ្សាញ ហើយជ្រើសរើសប្រភេទភាគថាស ដូចដែលការកំណត់ផ្នែករចនានៅលើទំព័រទី 23 ពិពណ៌នា។

បង្កើតភាគថាសរចនា

1. កំណត់​ឧបសគ្គ​នៃ​ការ​ធ្វើ​ផែនការជាន់​ឡុក​សម្រាប់​ភាគថាស។ នៅក្នុងបង្អួច Design Partitions ចុចកណ្ដុរស្ដាំលើភាគថាស ហើយបន្ទាប់មកចុច Logic Lock Region ➤ Create New Logic Lock Region។ ត្រូវប្រាកដថាតំបន់មានទំហំធំល្មមដើម្បីបិទភ្ជាប់តក្កវិជ្ជាទាំងអស់នៅក្នុងភាគថាស។
2. ដើម្បីនាំចេញលទ្ធផលភាគថាសបន្ទាប់ពីការចងក្រង នៅក្នុងបង្អួចភាគថាសរចនា សូមបញ្ជាក់ភាគថាស .qdb ជាការនាំចេញចុងក្រោយក្រោយ File.

ក្រោយការនាំចេញចុងក្រោយ File

1. ដើម្បីចងក្រងការរចនា និងនាំចេញភាគថាស សូមចុច ចងក្រងការរចនា នៅលើផ្ទាំងគ្រប់គ្រងការចងក្រង។
2. បើកគម្រោងកម្រិតកំពូលនៅក្នុងកម្មវិធី Intel Quartus Prime ។
3. ចុច Assignments ➤ Settings ➤ Compiler Settings ➤ Incremental Compile ។ បើកជម្រើស Fast Preserve។

ជម្រើសរក្សាទុករហ័ស

1. ចុចយល់ព្រម។
2. នៅក្នុងបង្អួចភាគថាសរចនា បញ្ជាក់ .qdb ដែលបាននាំចេញជាមូលដ្ឋានទិន្នន័យភាគថាស File សម្រាប់ការបែងចែកនៅក្នុងសំណួរ។ ឥឡូវនេះ .qdb គឺជាប្រភពសម្រាប់ភាគថាសនេះនៅក្នុងគម្រោង។ នៅពេលអ្នកបើកជម្រើស Fast Preserve អ្នកចងក្រងកាត់បន្ថយតក្កវិជ្ជានៃភាគថាសដែលបាននាំចូលមកត្រឹមតក្កវិជ្ជាចំណុចប្រទាក់ប៉ុណ្ណោះ ដោយហេតុនេះកាត់បន្ថយពេលវេលាចងក្រងដែលភាគថាសទាមទារ។

ការកំណត់ភាគថាសរចនា

ការកំណត់ភាគថាសរចនា

ជម្រើស	ការពិពណ៌នា
ឈ្មោះភាគថាស	បញ្ជាក់ឈ្មោះភាគថាស។ ឈ្មោះ​ភាគ​នីមួយៗ​ត្រូវ​តែ​មាន​តែ​មួយ​គត់ ហើយ​មាន​តែ​តួ​អក្សរ​លេខ​ប៉ុណ្ណោះ។ កម្មវិធី Intel Quartus Prime បង្កើតកម្រិតកំពូល (|) “root_partition” ដោយស្វ័យប្រវត្តិសម្រាប់ការកែប្រែគម្រោងនីមួយៗ។
ផ្លូវឋានានុក្រម	បញ្ជាក់​ផ្លូវ​ឋានានុក្រម​នៃ​វត្ថុធាតុ​ដែល​អ្នក​កំណត់​ទៅ​ភាគថាស។ អ្នកបញ្ជាក់តម្លៃនេះនៅក្នុង បង្កើតភាគថាសថ្មី។ ប្រអប់ប្រអប់។ ផ្លូវឋានានុក្រមនៃភាគថាសជា root គឺ |
ប្រភេទ	ចុចពីរដងដើម្បីបញ្ជាក់ប្រភេទភាគថាសខាងក្រោមដែលគ្រប់គ្រងពីរបៀបដែល Compiler ដំណើរការ និងអនុវត្តភាគថាស៖
បន្ត…

ជម្រើស	ការពិពណ៌នា
	•    លំនាំដើម- កំណត់ភាគថាសស្តង់ដារ។ កម្មវិធីចងក្រងដំណើរការភាគថាសដោយប្រើប្រភពការរចនាដែលពាក់ព័ន្ធ files. •    អាចកំណត់រចនាសម្ព័ន្ធឡើងវិញបាន។-កំណត់​ផ្នែក​ដែល​អាច​កំណត់​រចនាសម្ព័ន្ធ​ឡើងវិញ​ក្នុង​លំហូរ​នៃ​ការ​កំណត់​រចនាសម្ព័ន្ធ​ជា​ផ្នែក។ បញ្ជាក់ អាចកំណត់រចនាសម្ព័ន្ធឡើងវិញបាន។ វាយ​ដើម្បី​រក្សា​លទ្ធផល​ការ​សំយោគ ខណៈ​ពេល​ដែល​អនុញ្ញាត​ឱ្យ​កែ​ភាគ​ថាស​ក្នុង​លំហូរ PR ។ •    ស្នូលដែលបានបម្រុងទុក-កំណត់ផ្នែកមួយនៅក្នុងលំហូរការរចនាផ្អែកលើប្លុកដែលត្រូវបានបម្រុងទុកសម្រាប់ការអភិវឌ្ឍន៍ស្នូលដោយអ្នកប្រើប្រាស់ដែលប្រើគ្រឿងបរិក្ខារឡើងវិញ។
កម្រិតនៃការអភិរក្ស	បញ្ជាក់​កម្រិត​រក្សា​ទុក​មួយ​ក្នុង​ចំណោម​កម្រិត​រក្សា​ទុក​ខាងក្រោម​សម្រាប់​ភាគ​ថាស៖ •    មិនបានកំណត់- បញ្ជាក់​គ្មាន​កម្រិត​រក្សា​ទុក។ ភាគថាសចងក្រងពីប្រភព files. •    សំយោគ- ភាគថាសចងក្រងដោយប្រើរូបថតសំយោគ។ •    ចុងក្រោយ- ភាគថាសចងក្រងដោយប្រើរូបថតចុងក្រោយ។ ជាមួយ កម្រិតនៃការអភិរក្ស of សំយោគ or ចុងក្រោយការផ្លាស់ប្តូរទៅកូដប្រភពមិនបង្ហាញនៅក្នុងការសំយោគទេ។
ទទេ	បញ្ជាក់ភាគថាសទទេដែល Compiler រំលង។ ការកំណត់នេះគឺមិនឆបគ្នាជាមួយ ស្នូលដែលបានបម្រុងទុក និង ភាគថាសមូលដ្ឋានទិន្នន័យ File ការកំណត់សម្រាប់ភាគថាសដូចគ្នា។ នេះ។ កម្រិតនៃការអភិរក្ស ត្រូវតែ មិនបានកំណត់. ភាគថាសទទេមិនអាចមានភាគថាសកូនណាមួយបានទេ។
ភាគថាសមូលដ្ឋានទិន្នន័យ File	បញ្ជាក់មូលដ្ឋានទិន្នន័យភាគថាស File (.qdb) ដែល Compiler ប្រើកំឡុងពេលចងក្រងភាគថាស។ អ្នកនាំចេញ .qdb សម្រាប់ stage នៃការចងក្រងដែលអ្នកចង់ប្រើឡើងវិញ (សំយោគ ឬចុងក្រោយ)។ កំណត់ .qdb ទៅភាគថាស ដើម្បីប្រើលទ្ធផលទាំងនោះឡើងវិញក្នុងបរិបទផ្សេងទៀត។
ការចងឡើងវិញអង្គភាព	• PR Flow—បញ្ជាក់អង្គភាពដែលជំនួសបុគ្គលលំនាំដើមក្នុងការកែប្រែការអនុវត្តនីមួយៗ។ • Root Partition Reuse Flow—បញ្ជាក់អង្គភាពដែលជំនួសតក្កវិជ្ជាស្នូលដែលបានបម្រុងទុកនៅក្នុងគម្រោងអ្នកប្រើប្រាស់។
ពណ៌	បញ្ជាក់ការសរសេរកូដពណ៌នៃភាគថាសនៅក្នុងការបង្ហាញ Chip Planner និង Design Partition Planner ។
ការនាំចេញក្រោយសំយោគ File	នាំចេញលទ្ធផលការចងក្រងក្រោយការសំយោគដោយស្វ័យប្រវត្តិសម្រាប់ភាគថាសទៅ .qdb ដែលអ្នកបញ្ជាក់ រាល់ពេលដែលការវិភាគ និងសំយោគដំណើរការ។ អ្នកអាចនាំចេញភាគថាសរចនាណាមួយដោយស្វ័យប្រវត្តិដែលមិនមានភាគថាសមេដែលបានរក្សាទុក រួមទាំង root_partition ផងដែរ។
ក្រោយការនាំចេញចុងក្រោយ File	នាំចេញលទ្ធផលការចងក្រងក្រោយបញ្ចប់ដោយស្វ័យប្រវត្តិសម្រាប់ភាគថាសទៅ .qdb ដែលអ្នកបញ្ជាក់ រាល់ពេលដែល s ចុងក្រោយtage នៃ Fitter រត់។ អ្នកអាចនាំចេញភាគថាសរចនាណាមួយដោយស្វ័យប្រវត្តិដែលមិនមានភាគថាសមេដែលបានរក្សាទុក រួមទាំង root_partition ផងដែរ។

ប្រវត្តិនៃការកែប្រែឯកសារ AN 903

ឯកសារនេះមានប្រវត្តិកែប្រែដូចខាងក្រោម៖

កំណែឯកសារ	កំណែ Intel Quartus Prime	ការផ្លាស់ប្តូរ
2021.02.25	19.3	ជំនួស "ទាញ" ជាមួយ "ភាពតានតឹង" នៅក្នុង វិភាគ និងបង្កើនប្រសិទ្ធភាពការរចនា RTL ប្រធានបទ។
2020.03.23	19.3	កែកំហុសវាក្យសម្ព័ន្ធនៅក្នុងកូដ sampនៅក្នុងប្រធានបទ "ចាក់សោរនាឡិកា RAM និង DSPs" ។
2019.12.03	19.3	• ការចេញផ្សាយជាសាធារណៈលើកដំបូង។

ឯកសារ/ធនធាន

intel AN 903 ការបិទពេលវេលាបង្កើនល្បឿន [pdf] ការណែនាំអ្នកប្រើប្រាស់ ការបិទពេលវេលាបង្កើនល្បឿន AN 903, AN 903, ការបិទពេលវេលាបង្កើនល្បឿន, ការបិទពេលវេលា

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់