intel AN 903 Akselere Distribisyon Fèmen

AN 903: Akselere Distribisyon Fèmti nan Intel® Quartus® Prime Pro Edition

Dansite ak konpleksite nan konsepsyon modèn FPGA, ki konbine sistèm entegre, IP, ak koòdone gwo vitès, prezante defi ogmante pou fèmen distribisyon. Chanjman achitekti an reta ak defi verifikasyon ka mennen nan iterasyon konsepsyon ki pran tan. Dokiman sa a rezime twa etap pou akselere tan fèmen lè l sèvi avèk yon metodoloji verifye ak repete nan lojisyèl Intel® Quartus® Prime Pro Edition. Metodoloji sa a gen ladan premye analiz RTL ak optimize, osi byen ke teknik otomatik pou minimize tan konpilasyon epi redwi konpleksite konsepsyon ak iterasyon ki nesesè pou fèmti tan.

Etap akselerasyon fèmti distribisyon

Etap akselerasyon fèmti distribisyon

Etap Fèmti Distribisyon	Distribisyon Fèmen Aktivite	Enfòmasyon detaye
Etap 1: Analize ak Optimize RTL	•    Vyolasyon asistan konsepsyon kòrèk nan paj 4 •    Diminye Nivo Lojik nan paj 7 •    Diminye filè segondè Fan-Out nan paj 9	•    Intel Quartus Prime Pro Gid Itilizatè Edisyon: Design Optimizasyon •    Intel Quartus Prime Pro Gid Itilizatè Edisyon: Design Rekòmandasyon
Etap 2: Aplike Optimizasyon Konpilatè	•    Aplike mòd optimize konpilatè ak Estrateji nan paj 13 •    Diminye konjesyon pou itilizasyon segondè nan paj 16	•    Intel Quartus Prime Pro Gid Itilizatè Edisyon: Design Konpilasyon •    Intel Quartus Prime Pro Gid Itilizatè Edisyon: Design Optimizasyon
Etap 3: Prezève rezilta ki satisfezan	•    Fèmen Revèy, RAM, ak DSP nan paj 20 •    Prezève rezilta patisyon konsepsyon nan paj 21	•    Intel Quartus Prime Pro Gid itilizatè edisyon: Block- Konsepsyon ki baze sou •    AN-899: Diminye Konpile Tan ak konsèvasyon rapid

Etap 1: Analize ak Optimize Design RTL

Optimize kòd sous konsepsyon ou a se tipikman premye ak pi efikas teknik pou amelyore kalite rezilta ou yo. Intel Quartus Prime Design Assistant la ede w byen vit korije vyolasyon règ konsepsyon debaz yo, epi li rekòmande chanjman RTL ki senplifye optimize konsepsyon ak tan fèmen.

Pwoblèm Fèmti Distribisyon

• Nivo lojik twòp enfliyanse lòd pwosesis Fitter, dire, ak kalite rezilta yo.
• Gwo privye fanatik-out lakòz konjesyon resous yo epi ajoute plis tansyon sou chemen done yo, ogmante initilman kritik chemen an, ak konplike tan fèmen. Tansyon sa a se fòs atraksyon ki rale chemen an (ak tout chemen ki pataje siyal gwo fanatik-soti sa a) nan direksyon pou gwo sous fanatik-soti a.

Solisyon Fèmen Distribisyon

• Korije Vyolasyon Asistan Design nan paj 4—pou idantifye ak korije byen vit vyolasyon règ konsepsyon debaz ki gen rapò ak konsepsyon ou.
• Diminye Nivo Lojik nan paj 7—pou asire ke tout eleman konsepsyon an ka resevwa menm optimize Fitter yo epi redwi tan konpile yo.
• Diminye Filè Fan-Out segondè nan paj 9—pou diminye konjesyon resous yo epi senplifye tan fèmen.

Enfòmasyon ki gen rapò

• "Tcheke Règ Konsepsyon ak Asistan Design," Intel Quartus Prime Pro Edition Gid Itilizatè: Rekòmandasyon Konsepsyon
• "Optimize Kòd Sous," Intel Quartus Prime Pro Edition Gid Itilizatè: Optimizasyon konsepsyon
• Gid itilizatè Intel Quartus Prime Pro Edition: Optimizasyon konsepsyon, “Rejis doub pou kontwòl Fan-Out”

Vyolasyon asistan konsepsyon kòrèk

Fè analiz inisyal konsepsyon pou elimine pwoblèm fèmen distribisyon li te ye anpil ogmante pwodiktivite. Apre ou fin kouri yon konpilasyon inisyal ak paramèt default, ou ka review Rapò Asistan Design la pou premye analiz. Lè li aktive, Asistan Design otomatikman rapòte nenpòt vyolasyon kont yon seri estanda direktiv konsepsyon Intel FPGA-rekòmande. Ou ka kouri Design Assistant nan mòd Konpilasyon Flow, sa ki pèmèt ou view vyolasyon ki enpòtan pou konpilasyon stages ou kouri. Altènativman, Asistan Design disponib nan mòd analiz nan analizeur Timing ak Planifikatè Chip.

• Konpilasyon Flow Mode—kouri otomatikman pandan youn oswa plizyè stages nan konpilasyon. Nan mòd sa a, Design Assistant itilize done nan koule (pasaj) pandan konpilasyon.
• Mòd analiz—Kouri Asistan Design soti nan Analizeur Timing ak Planifikatè Chip pou analize vyolasyon konsepsyon nan yon konpilasyon espesifik.tage, anvan ou avanse nan koule nan konpilasyon. Nan mòd analiz, Design Assistant itilize done snapshot konpilasyon estatik.

Design Assistant deziyen chak vyolasyon règ ak youn nan nivo severite sa yo. Ou ka presize ki règ ou vle Asistan Design la tcheke nan konsepsyon ou a, epi Customize nivo severite yo, konsa elimine chèk règ ki pa enpòtan pou konsepsyon ou.

Design Asistan Règ Nivo Severite

Kategori	Deskripsyon	Koulè Nivo Gravite
Kritik	Adrese pwoblèm pou hand-off.	Wouj
Segondè	Potansyèlman lakòz echèk fonksyonèl. Ka endike done konsepsyon ki manke oswa ki pa kòrèk.	Orange
Mwayen	Potansyèlman afekte kalite rezilta yo pou fMAX oswa itilizasyon resous yo.	Brown
Ba	Règ yo reflete pi bon pratik pou direktiv kodaj RTL yo.	Ble

Mete kanpe Asistan Design
Ou ka konplètman Customize Asistan Design la pou karakteristik konsepsyon endividyèl ou yo ak kondisyon rapò. Klike sou Devwa ➤ Anviwònman ➤ Anviwònman Règ Asistan Design pou presize opsyon ki kontwole ki règ ak paramèt ki aplike nan divès kalite yo.tages nan konpilasyon konsepsyon pou tcheke règ konsepsyon.

Anviwònman Règ Asistan Design

Kouri Design Asistan
Lè li aktive, Asistan Design la kouri otomatikman pandan konpilasyon epi rapòte vyolasyon règ konsepsyon ki pèmèt yo nan Rapò Konpilasyon an. Altènativman, ou ka kouri Asistan Design nan mòd analiz sou yon snapshot konpilasyon espesifik pou konsantre analiz sou sa sèlman.tage. Pou pèmèt kontwòl otomatik Design Assistant pandan konpilasyon:

• Aktive Pèmèt egzekisyon Asistan Design pandan konpilasyon nan Anviwònman Règ Asistan Design la. Pou kouri Design Assistant nan mòd analiz pou valide yon snapshot espesifik kont nenpòt règ konsepsyon ki aplike nan snapshot la:
• Klike sou Rapò DRC nan panèl Analyzer Timing oswa Task Planifikatè Chip.

Viewing ak korije rezilta asistan konsepsyon
Rapò Asistan Design yo te pèmèt vyolasyon règ konsepsyon nan divès kalite stagRapò Konpilasyon an.

Rezilta Asistan Design nan Rapò Sentèz, Planifye, Mete, ak Finalize

Pou view rezilta yo pou chak règ, klike sou règ la nan lis la Règ. Yon deskripsyon règ la ak rekòmandasyon konsepsyon pou koreksyon parèt.

Rekòmandasyon Vyolasyon Règ Asistan Design

Modifye RTL ou a pou korije vyolasyon règ konsepsyon yo.

Diminye Nivo Lojik

Nivo lojik twòp ka afekte kalite rezilta Fitter la paske chemen kritik konsepsyon an enfliyanse lòd ak dire pwosesis Fitter la. Fitter la mete ak wout konsepsyon an ki baze sou kanson distribisyon. Fitter la mete chemen ki pi long ak pi piti kanson an premye. Fitter a jeneralman bay pi gwo chemen nivo lojik priyorite pase chemen ki pi ba yo. Tipikman, apre Fitter s latage se konplè, chemen kritik ki rete yo pa chemen ki pi wo nivo lojik. Fitter la bay plasman pi pito, routage, ak retiming nan pi wo nivo lojik. Diminye nivo lojik la ede asire ke tout eleman nan konsepsyon an resevwa menm priyorite Fitter la. Kouri Rapò ➤ Rapò Personnalisés ➤ Rapò Distribisyon nan Analizè Distribisyon an pou jenere rapò ki montre nivo lojik nan chemen an. Si chemen an echwe distribisyon ak kantite nivo lojik yo wo, konsidere ajoute tiyo nan pati sa a nan konsepsyon an pou amelyore pèfòmans.

Pwofondè lojik nan rapò Path

Rapòte Pwofondè Nivo Lojik
Apre Plan Konpilatè a stage, ou ka kouri report_logic_depth nan konsole Timing Analyzer Tcl la view kantite nivo lojik nan yon domèn revèy. report_logic_depth montre distribisyon pwofondè lojik nan mitan chemen kritik yo, sa ki pèmèt ou idantifye zòn kote ou ka diminye nivo lojik nan RTL ou a.

report_logic_depth -panel_name -soti nan [get_clocks ] \ -to [get_clocks ]

report_logic_depth Sòti

Pou jwenn done pou optimize RTL, kouri report_logic_depth apre Compiler's Plan stage, anvan kouri rete Fitter stages. Sinon, rapò post-Fitter yo gen ladan tou rezilta nan optimize fizik (retiming ak resentèz).

Rapòte Chemen Vwazen yo
Apre kouri Fitter la (Finalize) stage, ou ka kouri report_neighbor_paths pou ede detèmine kòz rasin chemen kritik la (pa egzanpample, nivo lojik segondè, limit retiming, plasman ki pa pi bon, travèse kolòn I/O, kenbe-fix, oswa lòt moun): report_neighbor_paths -to_clock -npaths -non_panèl

report_neighbor_paths rapòte chemen ki pi enpòtan nan konsepsyon an, ki gen ladan slack ki asosye, enfòmasyon adisyonèl rezime chemen, ak bwat delimitasyon chemen yo.

report_neighbor_paths Sòti

report_neighbor_paths montre Chemen ki pi enpòtan nan tan anvan ak Chemen Apre chak Chemen kritik. Retiming oswa balanse lojik nan chemen an ka senplifye fèmti distribisyon si gen slack negatif sou Path la, men slack pozitif sou Path Anvan oswa Path Apre.

Pou pèmèt retiming, asire w ke opsyon sa yo aktive:

• Pou Anrejistre yo—pèmèt Devwa ➤ Anviwònman ➤ Anviwònman Konpilatè ➤ Optimizasyon Anrejistre ➤ Pèmèt Retiming Anrejistre
• Pou pwen final RAM—pèmèt Devwa ➤ Anviwònman ➤ Anviwònman Konpilatè ➤ Anviwònman Fitter (Avanse) ➤ Pèmèt RAM Retiming
• Pou pwen final DSP—pèmèt Devwa ➤ Anviwònman ➤ Anviwònman Konpilatè ➤ Anviwònman Fitter (Avanse) ➤ Pèmèt DSP Retiming

REMAK

Si plis balans lojik nesesè, ou dwe manyèlman modifye RTL ou a pou deplase lojik soti nan Chemen kritik la nan Chemen Anvan oswa Chemen Apre.
Si pwodiksyon yon rejis konekte ak opinyon li, youn oswa toude chemen vwazen yo ka idantik ak chemen aktyèl la. Lè w ap chèche chemen vwazen ak pi move kanson yo, yo konsidere tout kondisyon fonksyònman yo, pa sèlman kondisyon fonksyònman yo nan chemen prensipal la tèt li.

Vizyalize Nivo Lojik nan Kat Teknoloji Viewer
Kat Teknoloji a Viewer bay tou reprezantasyon chematik, kat teknoloji, nan netlist konsepsyon, epi li ka ede w wè ki zòn nan yon konsepsyon ka benefisye nan diminye kantite nivo lojik. Ou ka mennen ankèt sou layout fizik yon chemen an detay nan Planifikatè Chip la. Pou jwenn yon chemen distribisyon nan youn nan viewers, klike sou yon chemen nan rapò distribisyon an, lonje dwèt sou Jwenn Chemen, epi chwazi Jwenn nan Kat Teknoloji. Viewer.

Diminye filè segondè Fan-Out

Gwo privye fanatik ka lakòz konjesyon resous, kidonk konplike tan fèmen. An jeneral, Konpilatè a otomatikman jere gwo filè fanatik ki gen rapò ak revèy. Konpilatè a otomatikman fè pwomosyon pou rezo revèy mondyal la ki rekonèt yo. Konpilatè a fè yon pi gwo efò optimize pandan kote yo ak wout yotages, ki rezilta nan rejis repetisyon benefisye. Nan ka kwen sa yo, ou ka anplis redwi konjesyon lè w fè chanjman manyèl sa yo nan RTL konsepsyon ou a:

Segondè Fan-Out Ka Kwen nèt

Karakteristik konsepsyon	Manyèl RTL Optimizasyon
Filè gwo fanatik ki rive nan anpil yerachi oswa destinasyon fizikman byen lwen	Espesifye plasman duplicate_hierarchy_depth la sou dènye rejis la nan yon tiyo pou diplike manyèlman rezo segondè fan-out atravè yerachi yo. Espesifye plasman duplicate_register pou kopi rejis pandan plasman an.
Desen ak siyal kontwòl nan blòk memwa DSP oswa M20K soti nan lojik konbinezon	Kondwi siyal kontwòl la nan memwa DSP oswa M20K nan yon rejis.

Anrejistre duplication atravè yerachi yo
Ou ka presize plasman duplicate_hierarchy_depth la sou dènye rejis la nan yon tiyo pou gide kreyasyon rejis duplication ak fan-outs. Figi sa yo montre enpak plasman duplicate_hierarchy_depth sa a:

set_instance_assignment -name duplicate_hierarchy_depth -to \

Ki kote:

• register_name—dènye anrejistreman an nan yon chèn ki fanatik sou plizyè yerachi.
• level_number—kantite rejis nan chèn lan pou kopi.

Figi 9. Anvan Enskri Duplication
Fikse duplicate_hierarchy_depth plasman pou aplike rejis repetisyon atravè yerachi yo, epi kreye yon pyebwa rejis apre dènye rejis la nan chèn lan. Ou presize non anrejistreman an ak kantite kopi M reprezante nan egzanp sa aample. Flèch wouj yo montre kote potansyèl rejis kopi yo.

• set_instance_assignment –non DUPLICATE_HIERARCHY_DEPTH –pou regZ M

Enskri duplication = 1
Espesifye yon sèl nivo rejis duplication sa a (M=1) kopi yon rejis (regZ) desann yon nivo nan yerachi konsepsyon an:

• set_instance_assignment –non DUPLICATE_HIERARCHY_DEPTH –to regZ 1

Enskri duplication = 3
Espesifye twa nivo rejis duplication (M=3) kopi twa rejis (regZ, regY, regX) desann twa, de, ak yon nivo nan yerachi a, respektivman:

• set_instance_assignment –non DUPLICATE_HIERARCHY_DEPTH –to regZ 3

Lè yo kopi ak pouse rejis yo desann nan yerachi yo, konsepsyon an kenbe menm kantite sik nan tout destinasyon yo, pandan y ap akselere anpil pèfòmans sou chemen sa yo.

Anrejistre duplication pandan plasman
Figi 12 nan paj 11 montre yon rejis ki gen gwo vantilatè nan yon zòn ki gaye anpil nan chip la. Lè w kopi rejis sa a 50 fwa, ou ka diminye distans ki genyen ant rejis la ak destinasyon yo ki finalman lakòz pèfòmans revèy pi vit. Bay duplicate_register pèmèt Konpilatè a pwofite pwoksimite fizik pou gide plasman nouvo rejis ki bay yon ti gwoup fan-outs.

Figi 12. Anrejistre duplication pandan plasman

Nòt: Pou difize yon siyal atravè chip la, sèvi ak yon multistage tiyo. Aplike plasman duplicate_register nan chak rejis ki nan tiyo a. Teknik sa a kreye yon estrikti pyebwa ki difize siyal la atravè chip la.

ViewRezilta Diplikasyon
Apre sentèz konsepsyon, view rezilta duplication nan rapò Hierarchical Tree Duplication Summary nan katab Sentèz Rapò Konpilasyon an. Rapò a bay sa ki annapre yo:

• Enfòmasyon sou rejis yo ki gen plasman duplicate_hierarchy_depth.
• Rezon pou longè chèn ou ka itilize kòm yon pwen depa pou plis amelyorasyon ak plasman an.
• Enfòmasyon sou rejis endividyèl yo nan chèn lan ke ou ka itilize pou pi byen konprann estrikti kopi yo aplike.

Rapò Fitter la gen ladan tou yon seksyon sou rejis ki gen paramèt duplicate_register.

Aplike teknik Optimizasyon Konpilatè

Desen ki itilize yon pousantaj trè wotage nan resous aparèy FPGA ka lakòz konjesyon resous, sa ki lakòz pi ba fMAX ak fèmen distribisyon pi konplèks. Anviwònman Modèl Optimizasyon Konpilatè a pèmèt ou presize konsantre efò Konpilatè a pandan sentèz la. Pou egzanpample, ou optimize sentèz pou Zòn, oswa Routability lè adrese konjesyon resous. Ou ka fè eksperyans ak konbinezon menm paramèt Optimization Mode sa yo nan Intel Quartus Prime Design Space Explorer II. Anviwònman sa yo ak lòt teknik manyèl yo ka ede w diminye konjesyon nan konsepsyon ki trè itilize yo.

Pwoblèm Fèmti Distribisyon

• Desen ak itilizasyon resous aparèy trè wo konplike tan fèmen.

Solisyon Fèmen Distribisyon

• Aplike Mòd ak Estrateji Optimizasyon Konpilatè nan paj 13—eske objektif prensipal mòd optimize pou sentèz konsepsyon.
• Eksperyans ak Opsyon Zòn ak Routabilite nan paj 16—aplike koleksyon adisyonèl nan anviwònman pou diminye konjesyon epi atenn objektif zòn ak routabilite.
• Konsidere Sentèz Fraktal pou Konsepsyon Aritmetik-entansif nan paj 16—Pou konsepsyon ki gen gwo debi ak entansif aritmetik, sentèz fraktal diminye itilizasyon resous aparèy atravè regilarizasyon miltiplikatè, retiming, ak anbalaj kontinyèl aritmetik.

Enfòmasyon ki gen rapò

• Chapit "Fèmti ak Optimizasyon Distribisyon", Gid itilizatè Intel Quartus Prime Pro Edition: Optimizasyon konsepsyon
• Intel Quartus Prime Pro Edition Gid itilizatè: Konpilasyon konsepsyon

Aplike Mòd ak Estrateji Optimizasyon Konpilatè

Sèvi ak enfòmasyon sa yo pou aplike mòd optimize Compiler ak estrateji konpilasyon Design Space Explorer II (DSE II).

Eksperyans ak Anviwònman Mode Optimizasyon Konpilatè
Swiv etap sa yo pou fè eksperyans ak paramèt mòd optimize Konpilatè:

1. Kreye oswa louvri yon pwojè Intel Quartus Prime.
2. Pou presize estrateji optimize wo nivo Konpilatè a, klike sou Devwa ➤ Anviwònman ➤ Anviwònman Konpilatè. Eksperyans ak nenpòt nan paramèt mòd sa yo, jan Tablo 4 nan paj 14 dekri.
3. Pou konpile konsepsyon an ak paramèt sa yo, klike sou Kòmanse Konpilasyon sou Dach Konpilasyon an.
4. View rezilta konpilasyon an nan Rapò Konpilasyon an.
5. Klike sou Zouti ➤ Analizè distribisyon pou view rezilta yo nan anviwònman optimize sou pèfòmans.

Konpilatè Optimizasyon Mode Anviwònman

Mòd Optimizasyon (Paj Paramèt Konpilatè)

Mòd optimize	Deskripsyon
Balanse (koule nòmal)	Konpilatè a optimize sentèz pou aplikasyon ekilibre ki respekte kontrent tan.
Efò pèfòmans segondè	Konpilatè a ogmante efò optimize distribisyon pandan plasman ak routage, epi li pèmèt optimize sentèz fizik ki gen rapò ak distribisyon (pa paramèt optimize enskri). Chak optimize adisyonèl ka ogmante tan konpilasyon.
Pèfòmans segondè ak efò plasman maksimòm	Pèmèt optimize yo menm Konpilatè ak Efò pèfòmans segondè, ak plis efò optimize plasman.
Pèfòmans siperyè	Pèmèt optimize yo menm Konpilatè ak Efò pèfòmans segondè, epi ajoute plis optimize pandan analiz & sentèz pou maksimize pèfòmans konsepsyon ak yon ogmantasyon potansyèl nan zòn lojik. Si itilizasyon konsepsyon deja trè wo, opsyon sa a ka mennen nan difikilte nan Fitting, ki kapab tou afekte bon jan kalite optimize an jeneral.
Pèfòmans siperyè ak efò maksimòm plasman	Pèmèt optimize yo menm Konpilatè ak Pèfòmans siperyè, ak plis efò optimize plasman.
Zòn agresif	Konpilatè a fè efò agresif pou redwi zòn aparèy ki nesesè pou aplike konsepsyon an sou depans potansyèl pèfòmans konsepsyon an.
Segondè Efò Routabilite plasman	Konpilatè a fè gwo efò pou wout konsepsyon an sou depans potansyèl zòn konsepsyon, pèfòmans, ak tan konpilasyon. Konpilatè a depanse tan anplis pou diminye itilizasyon wout, sa ki ka amelyore routabilite epi tou li sove pouvwa dinamik.
Segondè Efò routabilite anbalaj	Konpilatè a fè gwo efò pou wout konsepsyon an sou depans potansyèl zòn konsepsyon, pèfòmans, ak tan konpilasyon. Konpilatè a depanse plis tan anbalaj rejis, sa ki ka amelyore routabilite epi tou sove pouvwa dinamik.
Optimize Netlist pou routabilite	Konpilatè a aplike modifikasyon netlist pou ogmante routabilite nan depans posib pou pèfòmans.
kontinye…

Mòd optimize	Deskripsyon
Segondè Efò pouvwa	Konpilatè a fè gwo efò pou optimize sentèz pou pouvwa ki ba. Segondè Efò pouvwa ogmante tan kouri sentèz.
Pouvwa agresif	Fè efò agresif pou optimize sentèz pou pouvwa ki ba. Konpilatè a diminye plis itilizasyon siyal yo ak to ki pi wo yo espesifye oswa estime yo, ekonomize plis pouvwa dinamik men potansyèlman afekte pèfòmans.
Tan konpile agresif	Diminye tan konpile ki nesesè pou aplike konsepsyon an ak efò redwi ak mwens optimize pèfòmans. Opsyon sa a tou enfim kèk fonksyon rapò detaye. Nòt: Limen Tan konpile agresif pèmèt Intel Quartus Prime Anviwònman File (.qsf) anviwònman ki pa ka pase sou lòt pa lòt paramèt .qsf.

Design Space Explorer II Konpilasyon estrateji
DSE II pèmèt ou jwenn pi bon anviwònman pwojè pou resous, pèfòmans, oswa objektif optimize pouvwa. DSE II pèmèt ou iterativman konpile yon konsepsyon lè l sèvi avèk diferan konbinezon prereglaj nan anviwònman ak kontrent pou reyalize yon objektif espesifik. Lè sa a, DSE II rapòte pi bon konbinezon paramèt pou atenn objektif ou yo. DSE II kapab tou pran avanstage nan kapasite paralelizasyon pou konpile grenn sou plizyè òdinatè. Anviwònman Estrateji Konpilasyon DSE II yo fè eko paramèt Mode Optimizasyon ki nan Tablo 4 nan paj 14.

Design Space Explorer II

Swiv etap sa yo pou presize Estrateji Konpilasyon pou DSE II:

1. Pou lanse DSE II (epi fèmen lojisyèl Intel Quartus Prime), klike sou Zouti ➤ Lanse Design Space Explorer II. DSE II louvri apre lojisyèl Intel Quartus Prime la fèmen.
2. Sou ba zouti DSE II a, klike sou ikòn Eksplorasyon an.
3. Elaji pwen eksplorasyon.
4. Chwazi eksplorasyon Design. Pèmèt nenpòt nan estrateji Konpilasyon yo pou fè eksplorasyon konsepsyon ki vize estrateji sa yo.

Diminye konjesyon pou itilizasyon segondè

Desen ki itilize plis pase 80% resous aparèy anjeneral prezante difikilte ki pi plis nan tan fèmen. Ou ka aplike teknik manyèl ak otomatik sa yo pou diminye plis konjesyon ak senplifye tan fèmen.

• Eksperyans ak Opsyon Zòn ak Routabilite nan paj 16
• Konsidere Sentèz Fraktal pou Konsepsyon Entansif Aritmetik nan paj 16

Eksperyans ak opsyon zòn ak routabilite

Lè itilizasyon aparèy la lakòz konjesyon routage, ou ka fè eksperyans ak anviwònman optimize Zòn ak Routabilite pou diminye itilizasyon resous ak konjesyon pou konsepsyon ou. Klike sou Devwa ➤ Anviwònman ➤ Anviwònman konpilatè ➤ Mòd Optimizasyon pou jwenn aksè nan paramèt sa yo:

Opsyon Zòn ak Routabilite

Konsidere Fractal sentèz pou desen aritmetik-entansif

Pou gwo debi, konsepsyon aritmetik-entansif, ou ka pèmèt optimize sentèz fraktal otomatik pou amelyore itilizasyon resous aparèy yo. Optimize sentèz Fractal gen ladan regilarize miltiplikatè ak retiming, osi byen ke anbalaj kontinyèl aritmetik. Optimize yo vize desen ak gwo kantite operasyon aritmetik ki ba-presizyon (tankou adisyon ak miltiplikasyon). Ou ka pèmèt sentèz fractal globalman oswa pou miltiplikatè sèlman espesifik. Anba kondisyon ideyal, optimize sentèz fractal ka reyalize 20-45% rediksyon zòn.

Multiplier regilarize ak retiming
Regilarizasyon miltiplikatè ak retiming fè enferans nan aplikasyon miltiplikatè ki trè optimize. Konpilatè a ka aplike retiming bak nan de oswa plis tiyotages si sa nesesè. Lè ou pèmèt sentèz fractal, Konpilatè a aplike regilarize miltiplikatè ak retiming nan miltiplikatè ki siyen ak ki pa siyen.

Figi 16. Retiming miltiplikatè

REMAK

• Regilarizasyon miltiplikatè itilize sèlman resous lojik epi li pa sèvi ak blòk DSP.
• Regilarizasyon miltiplikatè ak retiming aplike a tou de miltiplikatè ki siyen ak ki pa siyen nan modil kote FRACTAL_SYNTHESIS QSF plasman yo.

Anbalaj aritmetik kontinyèl
Anbalaj aritmetik kontinyèl re-sintetize pòtay aritmetik nan blòk lojik gwosè optimal pou anfòm nan Intel FPGA LABs. Optimize sa a pèmèt jiska 100% itilizasyon resous LAB pou blòk aritmetik yo. Lè ou pèmèt sentèz fractal, Konpilatè a aplike optimize sa a nan tout chenn pote ak pòtay lojik de antre. Optimize sa a ka pake pyebwa ki ajoute, miltiplikatè, ak nenpòt lòt lojik ki gen rapò ak aritmetik.

Anbalaj aritmetik kontinyèl

REMAK

Remake byen ke anbalaj aritmetik kontinyèl travay poukont regilarizasyon miltiplikatè. Se konsa, si w ap itilize yon miltiplikatè ki pa regilarize (tankou ekri pwòp miltiplikatè ou) Lè sa a, anbalaj aritmetik kontinyèl ka toujou opere. Optimizasyon sentèz Fractal pi apwopriye pou konsepsyon ak akseleratè aprantisaj pwofon oswa lòt fonksyon aritmetik-entansif ki gen gwo debi ki depase tout resous DSP. Pèmèt fractal sentèz pwojè-lajè ka lakòz gonfleman nesesè sou modil ki pa apwopriye pou optimize fraktal.

Pèmèt oswa Enfim Fraktal Sentèz

Pou aparèy Intel Stratix® 10 ak Intel Agilex™, optimize sentèz fraktal ap fonksyone otomatikman pou ti miltiplikatè (nenpòt deklarasyon A*B nan Verilog HDL oswa VHDL kote lajè ti jan nan operand yo se 7 oswa mwens). Ou kapab tou enfim sentèz fraktal otomatik pou ti miltiplikatè pou aparèy sa yo lè l sèvi avèk youn nan metòd sa yo:

• Nan RTL, mete DSP multstyle, jan "Multstyle Verilog HDL Synthesis Attribute" dekri. Pou egzanpample: (* multstyle = “dsp” *) modil foo(…); modil foo(..) /* sentèz multstyle = "dsp" */;
• Nan .qsf la file, ajoute kòm yon plasman jan sa a: set_instance_assignment -name DSP_BLOCK_BLANCING_IMPLEMENTATION \DSP_BLOCKS -to r

Anplis de sa, pou aparèy Intel Stratix 10, Intel Agilex, Intel Arria® 10, ak Intel Cyclone® 10 GX, ou ka pèmèt sentèz fractal globalman oswa pou miltiplikatè espesifik avèk opsyon Fractal Synthesis GUI oswa plasman FRACTAL_SYNTHESIS .qsf ki koresponn lan:

• Nan RTL, sèvi ak altera_attribute jan sa a: (* altera_attribute = "-name FRACTAL_SYNTHESIS ON" *)
• Nan .qsf la file, ajoute kòm yon devwa jan sa a: set_global_assignment -name FRACTAL_SYNTHESIS ON -entity

Nan koòdone itilizatè a, swiv etap sa yo:

1. Klike sou Devwa ➤ Editè Devwa.
2. Chwazi Fractal Sentèz pou Non devwa, On pou Valè, non antite aritmetik-entansif pou Entité, ak non yon egzanp nan kolòn Pou. Ou ka antre yon wildcard (*) pou Pou bay tout ka nan antite a.

Figi 18. Devwa Fractal Sentèz nan Editè Devwa

Enfòmasyon ki gen rapò

• Multstyle Verilog HDL sentèz atribi
  • Nan èd Intel Quartus Prime.

Prezève rezilta ki satisfezan

Ou ka senplifye fèmti distribisyon lè w bay rezilta konpilasyon ki satisfezan pou fèmen plase gwo blòk ki gen rapò ak revèy, RAM ak DSP. Menm jan an tou, teknik reutilizasyon blòk konsepsyon pèmèt ou prezève rezilta konpilasyon satisfezan pou periferik espesifik FPGA oswa blòk konsepsyon lojik debaz (lojik ki gen ladann yon egzanp konsepsyon yerarchize), ak Lè sa a, reitilize blòk sa yo nan konpilasyon ki vin apre yo. Nan reitilizasyon blòk konsepsyon, ou bay egzanp yerarchize a kòm yon patisyon konsepsyon, epi answit prezève ak ekspòte patisyon an apre konpilasyon siksè. Konsève ak re-itilize rezilta satisfezan pèmèt ou konsantre efò Konpilatè a ak tan sou sèlman pòsyon nan konsepsyon an ki pa gen tan fèmen.

Pwoblèm Fèmti Distribisyon

• Sòf si fèmen, Konpilatè a ka aplike blòk konsepsyon, revèy, RAM, ak DSP yon fason diferan de konpilasyon an konpilasyon depann sou plizyè faktè.

Solisyon Fèmen Distribisyon

• Lock Down Clocks, RAMs, and DSPs nan paj 20—back-anotate rezilta konpilasyon satisfezan pou bloke plasman gwo blòk ki gen rapò ak revèy, RAM ak DSP.
• Konsève rezilta patisyon konsepsyon yo nan paj 21—konsève patisyon yo pou blòk ki satisfè distribisyon, epi konsantre optimize sou lòt blòk konsepsyon yo.

Enfòmasyon ki gen rapò

• Èd Bwat dyalòg Back-Annotate Devwa yo
• AN-899: Diminye tan konpile ak konsèvasyon rapid
• Gid itilizatè Intel Quartus Prime Pro Edition: Konsepsyon ki baze sou blòk

Fèmen Revèy, RAM, ak DSP

Ou ka senplifye fèmti tan an lè w bay rezilta konpilasyon ki satisfezan pou fèmen plasman gwo blòk ki gen rapò ak Revèy, RAM ak DSP. Fèmen desann gwo blòk plasman ka pwodwi pi wo fMAX ak mwens bri. Bloke gwo blòk tankou RAM ak DSP ka efikas paske blòk sa yo gen koneksyon pi lou pase LAB regilye yo, sa ki konplike mouvman pandan plasman. Lè yon grenn pwodui bon rezilta nan RAM apwopriye ak DSP plasman, ou ka pran plasman sa a ak back-annotation. Konpile ki vin apre ka Lè sa a, benefisye de bon jan kalite RAM ak DSP plasman soti nan grenn nan bon. Teknik sa a pa benefisye siyifikativman desen ak anpil kèk RAM oswa DSP. Klike sou Devwa ➤ Retounen-Annote Devwa pou kopye devwa resous aparèy yo soti nan dènye konpilasyon an nan .qsf pou itilize nan pwochen konpilasyon an. Chwazi kalite back-annotation nan lis la Back-annotation type.

Bwat dyalòg Back-Annotate Devwa yo

Altènativman, ou ka kouri dèyè-anotasyon ak ègzèkutabl quartus_cdb sa a. quartus_cdb –back_annotate [–dsp] [–ram] [–clock]

REMAK

• Ègzèkutabl la sipòte lòt varyab [–dsp], [–ram], ak [–clock] ke bwat dyalòg Back-Annotate Assignments la poko sipòte.

Prezève rezilta patisyon konsepsyon

REMAK

• Apre patisyon konsepsyon an, ou ka prezève patisyon yo pou blòk ki satisfè distribisyon, epi konsantre optimize sou lòt blòk konsepsyon yo. Anplis de sa, opsyon Fast Preserve senplifye lojik yon patisyon konsève nan lojik koòdone sèlman pandan konpilasyon, kidonk diminye tan konpilasyon pou patisyon an. Fast Preserve sèlman sipòte patisyon rasin réutilisation ak plan reconfiguration pasyèl. Pou desen ak modil sou-yo ki difisil pou fèmen distribisyon an, ou ka fè otonòm optimize ak konpilasyon patisyon modil la, ak Lè sa a, ekspòte modil la tan fèmen pou konsève aplikasyon an nan konpilasyon ki vin apre yo.

Konsève rezilta patisyon konsepsyon

Konsepsyon ki baze sou blòk mande pou patisyon konsepsyon. Patisyon konsepsyon pèmèt ou prezève blòk lojik endividyèl yo nan konsepsyon ou, men li ka tou entwodui pèt pèfòmans potansyèl akòz travèse patisyon ak efè plan etaj. Ou bezwen balanse faktè sa yo lè w ap itilize teknik konsepsyon ki baze sou blòk. Etap wo nivo sa yo dekri koule konsèvasyon patisyon an pou konsepsyon réutilisation patisyon rasin yo:

1. Klike sou Pwosesis ➤ Kòmanse ➤ Kòmanse analiz ak élaboration.
2. Nan Navigatè Pwojè a, klike sou egzanp konsepsyon tan fèmen an, lonje dwèt sou Design Partition, epi chwazi yon Kalite patisyon, jan Anviwònman Design Partition nan paj 23 dekri.

Kreye patisyon konsepsyon

1. Defini Logic Lock kontrent planifikasyon etaj pou patisyon an. Nan fennèt Design Partitions, klike sou patisyon an epi klike sou Rejyon Lojik Lock ➤ Kreye Nouvo Rejyon Lojik Lock. Asire w ke rejyon an gwo ase pou fèmen tout lojik nan patisyon an.
2. Pou ekspòte rezilta patisyon yo apre konpilasyon, nan fennèt Design Partitions, presize patisyon .qdb la kòm Post Final Export. File.

Apre ekspòtasyon final la File

1. Pou konpile konsepsyon an ak ekspòte patisyon an, klike sou Konpile Design sou Dashboard Konpilasyon an.
2. Louvri pwojè nivo siperyè nan lojisyèl Intel Quartus Prime.
3. Klike sou Devwa ➤ Anviwònman ➤ Anviwònman konpilatè ➤ Konpile enkreman. Vire opsyon nan Fast Preserve.

Opsyon Prezève vit

1. Klike sou OK.
2. Nan fennèt la Design Partitions, presize .qdb ekspòte kòm baz done patisyon an File pou patisyon an kesyon an. Sa a .qdb se kounye a sous la pou patisyon sa a nan pwojè a. Lè ou aktive opsyon nan Fast Preserve, Konpilatè a diminye lojik patisyon an enpòte a sèlman lojik koòdone, kidonk diminye tan konpilasyon patisyon an mande.

Anviwònman patisyon konsepsyon

Anviwònman patisyon konsepsyon

Opsyon	Deskripsyon
Non patisyon	Espesifye non patisyon an. Chak non patisyon dwe inik epi yo dwe gen sèlman karaktè alfanumerik. Lojisyèl Intel Quartus Prime otomatikman kreye yon "root_partition" wo nivo (|) pou chak revizyon pwojè.
Chemen yerachi	Espesifye chemen yerachi egzanp antite ke ou bay nan patisyon an. Ou presize valè sa a nan Kreye yon nouvo patisyon bwat dyalòg. Chemen yerachi patisyon rasin lan se |.
Kalite	Double-klike sou yo presize youn nan kalite patisyon sa yo ki kontwole fason Konpilatè a trete ak aplike patisyon an:
kontinye…

Opsyon	Deskripsyon
	•    Default—Idantifye yon patisyon estanda. Konpilatè a trete patisyon an lè l sèvi avèk sous konsepsyon ki asosye a files. •    Rekonfigurab—Idantifye yon patisyon reconfigurable nan yon koule reconfiguration pasyèl. Espesifye a Rekonfigurab tape prezève rezilta sentèz, pandan y ap pèmèt refit nan patisyon an nan koule nan PR. •    Nwayo rezève—Idantifye yon patisyon nan yon koule konsepsyon ki baze sou blòk ki rezève pou devlopman debaz pa yon Konsomatè k ap reitilize periferik aparèy la.
Nivo konsèvasyon	Espesifye youn nan nivo prezèvasyon sa yo pou patisyon an: •    Pa Mete- espesifye pa gen okenn nivo prezèvasyon. Patisyon an konpile soti nan sous files. •    sentèz—patisyon an konpile lè l sèvi avèk snapshot sentèz la. •    final—patisyon an konpile lè l sèvi avèk snapshot final la. Avèk Nivo konsèvasyon of sentèz or final, chanjman nan kòd sous la pa parèt nan sentèz la.
Vide	Espesifye yon patisyon vid ke Konpilatè a sote. Anviwònman sa a enkonpatib ak la Nwayo rezève epi Patisyon baz done File paramèt pou menm patisyon an. La Nivo konsèvasyon dwe ye Pa Mete. Yon patisyon vid pa ka gen okenn patisyon timoun.
Patisyon baz done File	Espesifye yon baz done patisyon File (.qdb) ke Konpilatè a itilize pandan konpilasyon patisyon an. Ou ekspòte .qdb la pou s latage nan konpilasyon ke ou vle reitilize (sentèz oswa final). Bay .qdb a nan yon patisyon pou reitilize rezilta sa yo nan yon lòt kontèks.
Antite Re-obligatwa	• PR Flow — espesifye antite ki ranplase pèsonalite default la nan chak revizyon aplikasyon an. • Rasin Partition Reuse Flow — espesifye antite ki ranplase lojik debaz rezève nan pwojè konsomatè a.
Koulè	Espesifye kodaj koulè patisyon an nan ekspozisyon Chip Planner ak Design Partition Planner.
Post Ekspòtasyon Sentèz File	Otomatikman ekspòtasyon rezilta konpilasyon apre sentèz pou patisyon an nan .qdb ke ou presize, chak fwa analiz & sentèz kouri. Ou ka otomatikman ekspòte nenpòt patisyon konsepsyon ki pa gen yon patisyon paran konsève, ki gen ladan root_partition la.
Apre ekspòtasyon final la File	Otomatikman ekspòtasyon rezilta konpilasyon apre final la pou patisyon an nan .qdb ke ou presize, chak fwa s final la.tage nan Fitter la kouri. Ou ka otomatikman ekspòte nenpòt patisyon konsepsyon ki pa gen yon patisyon paran konsève, ki gen ladan root_partition la.

AN 903 Istwa revizyon dokiman

Dokiman sa a gen istwa revizyon sa a:

Vèsyon dokiman an	Intel Quartus Prime Version	Chanjman
2021.02.25	19.3	Ranplase "rale" ak "tansyon" nan Analize ak Optimize Design RTL sijè.
2020.03.23	19.3	Korije erè sentaks nan kòd sample nan sijè "Bloke Down Clocks, RAMs, and DSPs".
2019.12.03	19.3	• Premye divilgasyon piblik.

Dokiman / Resous

intel AN 903 Akselere Distribisyon Fèmen [pdfGid Itilizatè AN 903 Akselere Fèmti Distribisyon, AN 903, Fèmti Distribisyon akselere, Fèmti Distribisyon

Referans

• Manyèl itilizatè