intel AN 903 ਐਕਸਲੇਰੇਟਿੰਗ ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ

AN 903: Intel® Quartus® Prime Pro ਐਡੀਸ਼ਨ ਵਿੱਚ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਨੂੰ ਤੇਜ਼ ਕਰਨਾ

ਆਧੁਨਿਕ ਐਫਪੀਜੀਏ ਡਿਜ਼ਾਈਨ ਦੀ ਘਣਤਾ ਅਤੇ ਗੁੰਝਲਤਾ, ਜੋ ਏਮਬੈਡਡ ਸਿਸਟਮਾਂ, ਆਈਪੀ, ਅਤੇ ਹਾਈ-ਸਪੀਡ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਜੋੜਦੀ ਹੈ, ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਲਈ ਵਧਦੀਆਂ ਚੁਣੌਤੀਆਂ ਨੂੰ ਪੇਸ਼ ਕਰਦੀ ਹੈ। ਦੇਰ ਨਾਲ ਆਰਕੀਟੈਕਚਰਲ ਤਬਦੀਲੀਆਂ ਅਤੇ ਤਸਦੀਕ ਦੀਆਂ ਚੁਣੌਤੀਆਂ ਸਮੇਂ ਦੀ ਖਪਤ ਕਰਨ ਵਾਲੇ ਡਿਜ਼ਾਈਨ ਦੁਹਰਾਓ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੀਆਂ ਹਨ। ਇਹ ਦਸਤਾਵੇਜ਼ Intel® Quartus® Prime Pro ਐਡੀਸ਼ਨ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਇੱਕ ਪ੍ਰਮਾਣਿਤ ਅਤੇ ਦੁਹਰਾਉਣ ਯੋਗ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਸਮੇਂ ਨੂੰ ਬੰਦ ਕਰਨ ਵਿੱਚ ਤੇਜ਼ੀ ਲਿਆਉਣ ਲਈ ਤਿੰਨ ਕਦਮਾਂ ਦਾ ਸਾਰ ਦਿੰਦਾ ਹੈ। ਇਸ ਵਿਧੀ ਵਿੱਚ ਸ਼ੁਰੂਆਤੀ RTL ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਅਨੁਕੂਲਤਾ ਸ਼ਾਮਲ ਹੈ, ਨਾਲ ਹੀ ਸੰਕਲਨ ਦੇ ਸਮੇਂ ਨੂੰ ਘੱਟ ਤੋਂ ਘੱਟ ਕਰਨ ਅਤੇ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਲਈ ਲੋੜੀਂਦੀ ਡਿਜ਼ਾਈਨ ਦੀ ਗੁੰਝਲਤਾ ਅਤੇ ਦੁਹਰਾਓ ਨੂੰ ਘਟਾਉਣ ਲਈ ਸਵੈਚਲਿਤ ਤਕਨੀਕਾਂ ਸ਼ਾਮਲ ਹਨ।

ਸਮਾਂ ਬੰਦ ਕਰਨ ਦੇ ਪ੍ਰਵੇਗ ਪੜਾਅ

ਸਮਾਂ ਬੰਦ ਕਰਨ ਦੇ ਪ੍ਰਵੇਗ ਪੜਾਅ

ਸਮਾਂ ਬੰਦ ਕਰਨ ਦਾ ਪੜਾਅ	ਸਮਾਂ ਬੰਦ ਕਰਨ ਦੀ ਗਤੀਵਿਧੀ	ਵਿਸਤ੍ਰਿਤ ਜਾਣਕਾਰੀ
ਕਦਮ 1: RTL ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਅਨੁਕੂਲਿਤ ਕਰੋ	•    ਸਹੀ ਡਿਜ਼ਾਇਨ ਸਹਾਇਕ ਉਲੰਘਣਾ ਪੰਨਾ 4 'ਤੇ •    ਤਰਕ ਦੇ ਪੱਧਰਾਂ ਨੂੰ ਘਟਾਓ ਪੰਨਾ 7 'ਤੇ •    ਹਾਈ ਫੈਨ-ਆਊਟ ਨੈੱਟ ਘਟਾਓ ਪੰਨਾ 9 'ਤੇ	•    Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ •    Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਸਿਫ਼ਾਰਸ਼ਾਂ
ਕਦਮ 2: ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਲਾਗੂ ਕਰੋ	•    ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਲਾਗੂ ਕਰੋ ਅਤੇ ਰਣਨੀਤੀਆਂ ਪੰਨਾ 13 'ਤੇ •    ਉੱਚ ਉਪਯੋਗਤਾ ਲਈ ਭੀੜ ਨੂੰ ਘਟਾਓ ਪੰਨਾ 16 'ਤੇ	•    Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਸੰਕਲਨ •    Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ
ਕਦਮ 3: ਸੰਤੁਸ਼ਟੀਜਨਕ ਨਤੀਜੇ ਸੁਰੱਖਿਅਤ ਰੱਖੋ	•    ਲਾਕ ਡਾਊਨ ਘੜੀਆਂ, ਰੈਮ ਅਤੇ ਡੀ.ਐਸ.ਪੀ ਪੰਨਾ 20 'ਤੇ •    ਡਿਜ਼ਾਇਨ ਭਾਗ ਦੇ ਨਤੀਜੇ ਸੁਰੱਖਿਅਤ ਰੱਖੋ ਪੰਨਾ 21 'ਤੇ	•    Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਬਲਾਕ- ਆਧਾਰਿਤ ਡਿਜ਼ਾਈਨ •    AN-899: ਕੰਪਾਈਲ ਨੂੰ ਘਟਾਉਣਾ ਤੇਜ਼ ਸੰਭਾਲ ਦੇ ਨਾਲ ਸਮਾਂ

ਕਦਮ 1: ਡਿਜ਼ਾਈਨ RTL ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਅਨੁਕੂਲਿਤ ਕਰੋ

ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਦੇ ਸਰੋਤ ਕੋਡ ਨੂੰ ਅਨੁਕੂਲਿਤ ਕਰਨਾ ਤੁਹਾਡੇ ਨਤੀਜਿਆਂ ਦੀ ਗੁਣਵੱਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਆਮ ਤੌਰ 'ਤੇ ਪਹਿਲੀ ਅਤੇ ਸਭ ਤੋਂ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਤਕਨੀਕ ਹੈ। ਇੰਟੈਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਬੁਨਿਆਦੀ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਉਲੰਘਣਾ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਠੀਕ ਕਰਨ ਵਿੱਚ ਤੁਹਾਡੀ ਮਦਦ ਕਰਦਾ ਹੈ, ਅਤੇ RTL ਤਬਦੀਲੀਆਂ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਕਰਦਾ ਹੈ ਜੋ ਡਿਜ਼ਾਈਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਅਤੇ ਟਾਈਮਿੰਗ ਬੰਦ ਕਰਨ ਨੂੰ ਸਰਲ ਬਣਾਉਂਦੇ ਹਨ।

ਟਾਈਮਿੰਗ ਬੰਦ ਕਰਨ ਦੀਆਂ ਸਮੱਸਿਆਵਾਂ

• ਬਹੁਤ ਜ਼ਿਆਦਾ ਤਰਕ ਦੇ ਪੱਧਰ ਫਿਟਰ ਪ੍ਰੋਸੈਸਿੰਗ ਆਰਡਰ, ਮਿਆਦ, ਅਤੇ ਨਤੀਜਿਆਂ ਦੀ ਗੁਣਵੱਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੇ ਹਨ।
• ਉੱਚ ਪ੍ਰਸ਼ੰਸਕ-ਆਉਟ ਨੈੱਟ ਸਰੋਤ ਭੀੜ ਦਾ ਕਾਰਨ ਬਣਦੇ ਹਨ ਅਤੇ ਡੇਟਾ ਮਾਰਗਾਂ 'ਤੇ ਵਾਧੂ ਤਣਾਅ ਪੈਦਾ ਕਰਦੇ ਹਨ, ਬੇਲੋੜੇ ਮਾਰਗ ਦੀ ਨਾਜ਼ੁਕਤਾ ਨੂੰ ਵਧਾਉਂਦੇ ਹਨ, ਅਤੇ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਨੂੰ ਗੁੰਝਲਦਾਰ ਬਣਾਉਂਦੇ ਹਨ। ਇਹ ਤਣਾਅ ਉੱਚ ਪ੍ਰਸ਼ੰਸਕ-ਆਉਟ ਸਰੋਤ ਵੱਲ ਮਾਰਗ (ਅਤੇ ਸਾਰੇ ਮਾਰਗ ਜੋ ਉਸ ਉੱਚ ਪੱਖੇ-ਆਉਟ ਸਿਗਨਲ ਨੂੰ ਸਾਂਝਾ ਕਰਦੇ ਹਨ) ਨੂੰ ਖਿੱਚਣ ਵਾਲੀ ਖਿੱਚ ਸ਼ਕਤੀ ਹੈ।

ਸਮਾਂ ਬੰਦ ਕਰਨ ਦੇ ਹੱਲ

• ਸਫ਼ਾ 4 'ਤੇ ਸਹੀ ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਉਲੰਘਣਾਵਾਂ - ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਨਾਲ ਸੰਬੰਧਿਤ ਬੁਨਿਆਦੀ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਉਲੰਘਣਾ ਨੂੰ ਜਲਦੀ ਪਛਾਣਨ ਅਤੇ ਠੀਕ ਕਰਨ ਲਈ।
• ਪੰਨਾ 7 'ਤੇ ਤਰਕ ਦੇ ਪੱਧਰਾਂ ਨੂੰ ਘਟਾਓ—ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਕਿ ਡਿਜ਼ਾਈਨ ਦੇ ਸਾਰੇ ਤੱਤ ਇੱਕੋ ਫਿਟਰ ਅਨੁਕੂਲਤਾ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹਨ ਅਤੇ ਕੰਪਾਈਲ ਸਮੇਂ ਨੂੰ ਘਟਾਉਣ ਲਈ।
• ਪੰਨਾ 9 'ਤੇ ਹਾਈ ਫੈਨ-ਆਊਟ ਨੈੱਟ ਨੂੰ ਘਟਾਓ—ਸਰੋਤ ਦੀ ਭੀੜ ਨੂੰ ਘਟਾਉਣ ਅਤੇ ਸਮਾਂ ਬੰਦ ਕਰਨ ਨੂੰ ਸਰਲ ਬਣਾਉਣ ਲਈ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• "ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਦੀ ਜਾਂਚ," ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋ ਐਡੀਸ਼ਨ ਉਪਭੋਗਤਾ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਸਿਫਾਰਸ਼ਾਂ
• "ਸੋਰਸ ਕੋਡ ਨੂੰ ਅਨੁਕੂਲਿਤ ਕਰੋ," ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋ ਐਡੀਸ਼ਨ ਉਪਭੋਗਤਾ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ
• "ਫੈਨ-ਆਊਟ ਨਿਯੰਤਰਣ ਲਈ ਡੁਪਲੀਕੇਟ ਰਜਿਸਟਰ," ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋ ਐਡੀਸ਼ਨ ਉਪਭੋਗਤਾ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ

ਸਹੀ ਡਿਜ਼ਾਇਨ ਸਹਾਇਕ ਉਲੰਘਣਾ

ਜਾਣੇ-ਪਛਾਣੇ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਦੇ ਮੁੱਦਿਆਂ ਨੂੰ ਖਤਮ ਕਰਨ ਲਈ ਸ਼ੁਰੂਆਤੀ ਡਿਜ਼ਾਈਨ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰਨਾ ਉਤਪਾਦਕਤਾ ਵਿੱਚ ਮਹੱਤਵਪੂਰਨ ਵਾਧਾ ਕਰਦਾ ਹੈ। ਡਿਫੌਲਟ ਸੈਟਿੰਗਾਂ ਦੇ ਨਾਲ ਇੱਕ ਸ਼ੁਰੂਆਤੀ ਸੰਕਲਨ ਚਲਾਉਣ ਤੋਂ ਬਾਅਦ, ਤੁਸੀਂ ਦੁਬਾਰਾ ਕਰ ਸਕਦੇ ਹੋview ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਸ਼ੁਰੂਆਤੀ ਵਿਸ਼ਲੇਸ਼ਣ ਲਈ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਸਮਰਥਿਤ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ Intel FPGA-ਸਿਫ਼ਾਰਸ਼ੀ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੇ ਇੱਕ ਮਿਆਰੀ ਸੈੱਟ ਦੇ ਵਿਰੁੱਧ ਕਿਸੇ ਵੀ ਉਲੰਘਣਾ ਦੀ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ। ਤੁਸੀਂ ਕੰਪਾਈਲੇਸ਼ਨ ਫਲੋ ਮੋਡ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਚਲਾ ਸਕਦੇ ਹੋ, ਜਿਸ ਨਾਲ ਤੁਸੀਂ ਇਹ ਕਰ ਸਕਦੇ ਹੋ view ਸੰਕਲਨ ਲਈ ਸੰਬੰਧਿਤ ਉਲੰਘਣਾਵਾਂ stages ਤੁਸੀਂ ਦੌੜਦੇ ਹੋ। ਵਿਕਲਪਿਕ ਤੌਰ 'ਤੇ, ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਟਾਈਮਿੰਗ ਐਨਾਲਾਈਜ਼ਰ ਅਤੇ ਚਿੱਪ ਪਲਾਨਰ ਵਿੱਚ ਵਿਸ਼ਲੇਸ਼ਣ ਮੋਡ ਵਿੱਚ ਉਪਲਬਧ ਹੈ।

• ਸੰਕਲਨ ਪ੍ਰਵਾਹ ਮੋਡ-ਇੱਕ ਜਾਂ ਵੱਧ ਸਕਿੰਟਾਂ ਦੌਰਾਨ ਆਪਣੇ ਆਪ ਚੱਲਦਾ ਹੈtagਸੰਕਲਨ ਦੇ es. ਇਸ ਮੋਡ ਵਿੱਚ, ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਸੰਕਲਨ ਦੌਰਾਨ ਇਨ-ਫਲੋ (ਅਸਥਾਈ) ਡੇਟਾ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।
• ਵਿਸ਼ਲੇਸ਼ਣ ਮੋਡ- ਇੱਕ ਖਾਸ ਸੰਕਲਨ 'ਤੇ ਡਿਜ਼ਾਈਨ ਉਲੰਘਣਾਵਾਂ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰਨ ਲਈ ਟਾਈਮਿੰਗ ਐਨਾਲਾਈਜ਼ਰ ਅਤੇ ਚਿੱਪ ਪਲਾਨਰ ਤੋਂ ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਚਲਾਓ।tage, ਸੰਕਲਨ ਪ੍ਰਵਾਹ ਵਿੱਚ ਅੱਗੇ ਵਧਣ ਤੋਂ ਪਹਿਲਾਂ। ਵਿਸ਼ਲੇਸ਼ਣ ਮੋਡ ਵਿੱਚ, ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਸਥਿਰ ਸੰਕਲਨ ਸਨੈਪਸ਼ਾਟ ਡੇਟਾ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।

ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਹੇਠਾਂ ਦਿੱਤੇ ਗੰਭੀਰਤਾ ਪੱਧਰਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨਾਲ ਹਰੇਕ ਨਿਯਮ ਦੀ ਉਲੰਘਣਾ ਨੂੰ ਮਨੋਨੀਤ ਕਰਦਾ ਹੈ। ਤੁਸੀਂ ਇਹ ਨਿਰਧਾਰਿਤ ਕਰ ਸਕਦੇ ਹੋ ਕਿ ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਨੂੰ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕਿਹੜੇ ਨਿਯਮਾਂ ਦੀ ਜਾਂਚ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਅਤੇ ਗੰਭੀਰਤਾ ਦੇ ਪੱਧਰਾਂ ਨੂੰ ਅਨੁਕੂਲਿਤ ਕਰੋ, ਇਸ ਤਰ੍ਹਾਂ ਨਿਯਮ ਜਾਂਚਾਂ ਨੂੰ ਖਤਮ ਕਰੋ ਜੋ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਲਈ ਮਹੱਤਵਪੂਰਨ ਨਹੀਂ ਹਨ।

ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਨਿਯਮ ਗੰਭੀਰਤਾ ਪੱਧਰ

ਸ਼੍ਰੇਣੀਆਂ	ਵਰਣਨ	ਗੰਭੀਰਤਾ ਪੱਧਰ ਦਾ ਰੰਗ
ਨਾਜ਼ੁਕ	ਹੈਂਡ-ਆਫ ਲਈ ਪਤਾ ਮੁੱਦਾ।	ਲਾਲ
ਉੱਚ	ਸੰਭਾਵੀ ਤੌਰ 'ਤੇ ਕਾਰਜਸ਼ੀਲ ਅਸਫਲਤਾ ਦਾ ਕਾਰਨ ਬਣਦਾ ਹੈ। ਗੁੰਮ ਜਾਂ ਗਲਤ ਡਿਜ਼ਾਈਨ ਡੇਟਾ ਨੂੰ ਦਰਸਾ ਸਕਦਾ ਹੈ।	ਸੰਤਰਾ
ਦਰਮਿਆਨਾ	ਸੰਭਾਵੀ ਤੌਰ 'ਤੇ f ਲਈ ਨਤੀਜਿਆਂ ਦੀ ਗੁਣਵੱਤਾ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰਦਾ ਹੈMAX ਜਾਂ ਸਰੋਤ ਦੀ ਵਰਤੋਂ।	ਭੂਰਾ
ਘੱਟ	ਨਿਯਮ RTL ਕੋਡਿੰਗ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਲਈ ਸਭ ਤੋਂ ਵਧੀਆ ਅਭਿਆਸਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।	ਨੀਲਾ

ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਸੈੱਟਅੱਪ ਕੀਤਾ ਜਾ ਰਿਹਾ ਹੈ
ਤੁਸੀਂ ਆਪਣੀਆਂ ਵਿਅਕਤੀਗਤ ਡਿਜ਼ਾਈਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਰਿਪੋਰਟਿੰਗ ਲੋੜਾਂ ਲਈ ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਅਨੁਕੂਲਿਤ ਕਰ ਸਕਦੇ ਹੋ। ਅਸਾਈਨਮੈਂਟਸ ➤ ਸੈਟਿੰਗਾਂ ➤ ਡਿਜ਼ਾਇਨ ਅਸਿਸਟੈਂਟ ਨਿਯਮ ਸੈਟਿੰਗਾਂ 'ਤੇ ਕਲਿੱਕ ਕਰੋ ਤਾਂ ਜੋ ਵਿਕਲਪਾਂ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਜਾ ਸਕੇ ਕਿ ਕਿਹੜੇ ਨਿਯਮ ਅਤੇ ਮਾਪਦੰਡ ਵੱਖ-ਵੱਖ ਐੱਸ 'ਤੇ ਲਾਗੂ ਹੁੰਦੇ ਹਨ।tagਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਜਾਂਚ ਲਈ ਡਿਜ਼ਾਈਨ ਕੰਪਾਈਲੇਸ਼ਨ ਦੇ es.

ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਨਿਯਮ ਸੈਟਿੰਗਾਂ

ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਚੱਲ ਰਿਹਾ ਹੈ
ਸਮਰੱਥ ਹੋਣ 'ਤੇ, ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਕੰਪਾਈਲੇਸ਼ਨ ਦੌਰਾਨ ਆਪਣੇ ਆਪ ਚੱਲਦਾ ਹੈ ਅਤੇ ਕੰਪਾਈਲੇਸ਼ਨ ਰਿਪੋਰਟ ਵਿੱਚ ਸਮਰਥਿਤ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਉਲੰਘਣਾ ਦੀ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ। ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਤੁਸੀਂ ਸਿਰਫ਼ ਉਸ 'ਤੇ ਵਿਸ਼ਲੇਸ਼ਣ ਫੋਕਸ ਕਰਨ ਲਈ ਇੱਕ ਖਾਸ ਸੰਕਲਨ ਸਨੈਪਸ਼ਾਟ 'ਤੇ ਵਿਸ਼ਲੇਸ਼ਣ ਮੋਡ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਚਲਾ ਸਕਦੇ ਹੋ।tagਈ. ਸੰਕਲਨ ਦੇ ਦੌਰਾਨ ਸਵੈਚਲਿਤ ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਜਾਂਚ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ:

• ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਨਿਯਮ ਸੈਟਿੰਗਾਂ ਵਿੱਚ ਕੰਪਾਇਲੇਸ਼ਨ ਦੌਰਾਨ ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਐਗਜ਼ੀਕਿਊਸ਼ਨ ਨੂੰ ਚਾਲੂ ਕਰੋ। ਸਨੈਪਸ਼ਾਟ 'ਤੇ ਲਾਗੂ ਹੋਣ ਵਾਲੇ ਕਿਸੇ ਵੀ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੇ ਵਿਰੁੱਧ ਇੱਕ ਖਾਸ ਸਨੈਪਸ਼ਾਟ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਲਈ ਵਿਸ਼ਲੇਸ਼ਣ ਮੋਡ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਨੂੰ ਚਲਾਉਣ ਲਈ:
• ਟਾਈਮਿੰਗ ਐਨਾਲਾਈਜ਼ਰ ਜਾਂ ਚਿੱਪ ਪਲਾਨਰ ਟਾਸਕ ਪੈਨਲ ਵਿੱਚ ਰਿਪੋਰਟ ਡੀਆਰਸੀ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।

Viewਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਦੇ ਨਤੀਜਿਆਂ ਨੂੰ ing ਅਤੇ ਠੀਕ ਕਰਨਾ
ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ ਕਿ ਵੱਖ-ਵੱਖ ਐੱਸtagਸੰਕਲਨ ਰਿਪੋਰਟ ਦੇ es.

ਸੰਸਲੇਸ਼ਣ, ਯੋਜਨਾ, ਸਥਾਨ, ਅਤੇ ਰਿਪੋਰਟਾਂ ਨੂੰ ਅੰਤਿਮ ਰੂਪ ਦੇਣ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਸਹਾਇਕ ਨਤੀਜੇ

ਨੂੰ view ਹਰੇਕ ਨਿਯਮ ਲਈ ਨਤੀਜੇ, ਨਿਯਮ ਸੂਚੀ ਵਿੱਚ ਨਿਯਮ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਸੁਧਾਰ ਲਈ ਨਿਯਮ ਅਤੇ ਡਿਜ਼ਾਈਨ ਸਿਫ਼ਾਰਿਸ਼ਾਂ ਦਾ ਵੇਰਵਾ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ।

ਡਿਜ਼ਾਈਨ ਅਸਿਸਟੈਂਟ ਨਿਯਮ ਦੀ ਉਲੰਘਣਾ ਦੀ ਸਿਫ਼ਾਰਸ਼

ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਉਲੰਘਣਾ ਨੂੰ ਠੀਕ ਕਰਨ ਲਈ ਆਪਣੇ RTL ਨੂੰ ਸੋਧੋ।

ਤਰਕ ਦੇ ਪੱਧਰਾਂ ਨੂੰ ਘਟਾਓ

ਬਹੁਤ ਜ਼ਿਆਦਾ ਤਰਕ ਦੇ ਪੱਧਰ ਫਿਟਰ ਦੇ ਨਤੀਜਿਆਂ ਦੀ ਗੁਣਵੱਤਾ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰ ਸਕਦੇ ਹਨ ਕਿਉਂਕਿ ਡਿਜ਼ਾਈਨ ਨਾਜ਼ੁਕ ਮਾਰਗ ਫਿਟਰ ਪ੍ਰੋਸੈਸਿੰਗ ਆਰਡਰ ਅਤੇ ਮਿਆਦ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ। ਫਿਟਰ ਸਮੇਂ ਦੀ ਢਿੱਲ ਦੇ ਆਧਾਰ 'ਤੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਸਥਾਨ ਅਤੇ ਰੂਟ ਕਰਦਾ ਹੈ। ਫਿਟਰ ਪਹਿਲਾਂ ਘੱਟ ਤੋਂ ਘੱਟ ਢਿੱਲੇ ਨਾਲ ਲੰਬੇ ਰਸਤੇ ਰੱਖਦਾ ਹੈ। ਫਿਟਰ ਆਮ ਤੌਰ 'ਤੇ ਹੇਠਲੇ-ਤਰਕ ਪੱਧਰ ਦੇ ਮਾਰਗਾਂ ਨਾਲੋਂ ਉੱਚ ਤਰਕ-ਪੱਧਰ ਦੇ ਮਾਰਗਾਂ ਨੂੰ ਤਰਜੀਹ ਦਿੰਦਾ ਹੈ। ਆਮ ਤੌਰ 'ਤੇ, ਫਿਟਰ ਦੇ ਬਾਅਦ ਐੱਸtage ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ, ਬਾਕੀ ਬਚੇ ਨਾਜ਼ੁਕ ਮਾਰਗ ਉੱਚਤਮ ਤਰਕ ਪੱਧਰ ਦੇ ਮਾਰਗ ਨਹੀਂ ਹਨ। ਫਿਟਰ ਉੱਚ ਪੱਧਰੀ ਤਰਕ ਲਈ ਤਰਜੀਹੀ ਪਲੇਸਮੈਂਟ, ਰੂਟਿੰਗ ਅਤੇ ਰੀਟਾਈਮਿੰਗ ਦਿੰਦਾ ਹੈ। ਤਰਕ ਪੱਧਰ ਨੂੰ ਘਟਾਉਣਾ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਵਿੱਚ ਮਦਦ ਕਰਦਾ ਹੈ ਕਿ ਡਿਜ਼ਾਈਨ ਦੇ ਸਾਰੇ ਤੱਤ ਇੱਕੋ ਫਿਟਰ ਤਰਜੀਹ ਪ੍ਰਾਪਤ ਕਰਦੇ ਹਨ। ਰਿਪੋਰਟਾਂ ਚਲਾਓ ➤ ਕਸਟਮ ਰਿਪੋਰਟਾਂ ➤ ਮਾਰਗ ਵਿੱਚ ਤਰਕ ਦੇ ਪੱਧਰਾਂ ਨੂੰ ਦਰਸਾਉਂਦੀਆਂ ਰਿਪੋਰਟਾਂ ਤਿਆਰ ਕਰਨ ਲਈ ਟਾਈਮਿੰਗ ਐਨਾਲਾਈਜ਼ਰ ਵਿੱਚ ਰਿਪੋਰਟ ਟਾਈਮਿੰਗ। ਜੇਕਰ ਪਾਥ ਟਾਈਮਿੰਗ ਵਿੱਚ ਅਸਫਲ ਹੋ ਜਾਂਦਾ ਹੈ ਅਤੇ ਤਰਕ ਪੱਧਰਾਂ ਦੀ ਸੰਖਿਆ ਜ਼ਿਆਦਾ ਹੈ, ਤਾਂ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਡਿਜ਼ਾਈਨ ਦੇ ਉਸ ਹਿੱਸੇ ਵਿੱਚ ਪਾਈਪਲਾਈਨਿੰਗ ਜੋੜਨ 'ਤੇ ਵਿਚਾਰ ਕਰੋ।

ਪਾਥ ਰਿਪੋਰਟ ਵਿੱਚ ਤਰਕ ਦੀ ਡੂੰਘਾਈ

ਰਿਪੋਰਟਿੰਗ ਤਰਕ ਪੱਧਰ ਦੀ ਡੂੰਘਾਈ
ਕੰਪਾਈਲਰ ਦੀ ਯੋਜਨਾ ਤੋਂ ਬਾਅਦ ਐੱਸtage, ਤੁਸੀਂ ਟਾਈਮਿੰਗ ਐਨਾਲਾਈਜ਼ਰ Tcl ਕੰਸੋਲ ਵਿੱਚ report_logic_depth ਚਲਾ ਸਕਦੇ ਹੋ view ਇੱਕ ਕਲਾਕ ਡੋਮੇਨ ਵਿੱਚ ਤਰਕ ਪੱਧਰਾਂ ਦੀ ਸੰਖਿਆ। report_logic_depth ਨਾਜ਼ੁਕ ਮਾਰਗਾਂ ਵਿੱਚ ਤਰਕ ਦੀ ਡੂੰਘਾਈ ਦੀ ਵੰਡ ਦਿਖਾਉਂਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਤੁਸੀਂ ਉਹਨਾਂ ਖੇਤਰਾਂ ਦੀ ਪਛਾਣ ਕਰ ਸਕਦੇ ਹੋ ਜਿੱਥੇ ਤੁਸੀਂ ਆਪਣੇ RTL ਵਿੱਚ ਤਰਕ ਦੇ ਪੱਧਰਾਂ ਨੂੰ ਘਟਾ ਸਕਦੇ ਹੋ।

ਰਿਪੋਰਟ_ਤਰਕ_ਡੂੰਘਾਈ -ਪੈਨਲ_ਨਾਮ - [get_clocks ਤੋਂ ] \ -ਤੋਂ [ get_clocks ]

report_logic_depth ਆਉਟਪੁੱਟ

ਆਰਟੀਐਲ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਣ ਲਈ ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ, ਕੰਪਾਈਲਰ ਦੀ ਯੋਜਨਾ ਦੇ ਬਾਅਦ ਰਿਪੋਰਟ_ਲੌਜਿਕ_ਡੈਪਥ ਚਲਾਓ।tage, ਬਾਕੀ ਫਿਟਰ s ਨੂੰ ਚਲਾਉਣ ਤੋਂ ਪਹਿਲਾਂtages. ਨਹੀਂ ਤਾਂ, ਪੋਸਟ-ਫਿਟਰ ਰਿਪੋਰਟਾਂ ਵਿੱਚ ਭੌਤਿਕ ਅਨੁਕੂਲਨ (ਰਿਟਾਈਮਿੰਗ ਅਤੇ ਰੀਸਿੰਥੇਸਿਸ) ਦੇ ਨਤੀਜੇ ਵੀ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ।

ਗੁਆਂਢੀ ਮਾਰਗਾਂ ਦੀ ਰਿਪੋਰਟ ਕਰਨਾ
ਫਿਟਰ ਚਲਾਉਣ ਤੋਂ ਬਾਅਦ (ਫਾਈਨਲਾਈਜ਼) ਐੱਸtage, ਤੁਸੀਂ ਨਾਜ਼ੁਕ ਮਾਰਗ ਦੇ ਮੂਲ ਕਾਰਨ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਵਿੱਚ ਮਦਦ ਲਈ report_neighbor_paths ਚਲਾ ਸਕਦੇ ਹੋ (ਸਾਬਕਾ ਲਈample, ਉੱਚ ਤਰਕ ਪੱਧਰ, ਰੀਟਾਈਮਿੰਗ ਸੀਮਾ, ਉਪ-ਅਨੁਕੂਲ ਪਲੇਸਮੈਂਟ, I/O ਕਾਲਮ ਕ੍ਰਾਸਿੰਗ, ਹੋਲਡ-ਫਿਕਸ, ਜਾਂ ਹੋਰ): ਰਿਪੋਰਟ_ਨੇਬਰ_ਪਾਥ -to_clock -npaths -ਪੈਨਲ_ਨਾਮ

report_neighbor_paths ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਸਭ ਤੋਂ ਵੱਧ ਸਮਾਂ-ਨਾਜ਼ੁਕ ਮਾਰਗਾਂ ਦੀ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਸੰਬੰਧਿਤ ਢਿੱਲ, ਵਾਧੂ ਮਾਰਗ ਸੰਖੇਪ ਜਾਣਕਾਰੀ, ਅਤੇ ਪਾਥ ਬਾਉਂਡਿੰਗ ਬਾਕਸ ਸ਼ਾਮਲ ਹਨ।

ਰਿਪੋਰਟ_ਨੇਬਰ_ਪਾਥ ਆਉਟਪੁੱਟ

report_neighbor_paths ਹਰੇਕ ਨਾਜ਼ੁਕ ਮਾਰਗ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਮਾਰਗ ਤੋਂ ਬਾਅਦ ਸਭ ਤੋਂ ਵੱਧ ਸਮਾਂ-ਨਾਜ਼ੁਕ ਮਾਰਗ ਦਿਖਾਉਂਦਾ ਹੈ। ਪਾਥ ਦੀ ਰੀਟਾਈਮਿੰਗ ਜਾਂ ਤਰਕ ਸੰਤੁਲਨ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਨੂੰ ਸਰਲ ਬਣਾ ਸਕਦਾ ਹੈ ਜੇਕਰ ਪਾਥ 'ਤੇ ਨਕਾਰਾਤਮਕ ਢਿੱਲ ਹੈ, ਪਰ ਪਾਥ ਤੋਂ ਪਹਿਲਾਂ ਜਾਂ ਪਾਥ 'ਤੇ ਸਕਾਰਾਤਮਕ ਢਿੱਲ ਹੈ।

ਰੀਟਾਈਮਿੰਗ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ, ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਵਿਕਲਪ ਚਾਲੂ ਹਨ:

• ਰਜਿਸਟਰਾਂ ਲਈ — ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ➤ ਸੈਟਿੰਗਾਂ ➤ ਕੰਪਾਈਲਰ ਸੈਟਿੰਗਜ਼ ➤ ਰਜਿਸਟਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ➤ ਰਜਿਸਟਰ ਰੀਟਾਈਮਿੰਗ ਦੀ ਆਗਿਆ ਦਿਓ
• ਰੈਮ ਐਂਡਪੁਆਇੰਟਸ ਲਈ — ਅਸਾਈਨਮੈਂਟ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ➤ ਸੈਟਿੰਗਾਂ ➤ ਕੰਪਾਈਲਰ ਸੈਟਿੰਗਜ਼ ➤ ਫਿਟਰ ਸੈਟਿੰਗਜ਼ (ਐਡਵਾਂਸਡ) ➤ ਰੈਮ ਰੀਟਾਈਮਿੰਗ ਦੀ ਆਗਿਆ ਦਿਓ
• ਡੀਐਸਪੀ ਐਂਡਪੁਆਇੰਟਸ ਲਈ — ਅਸਾਈਨਮੈਂਟਸ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ➤ ਸੈਟਿੰਗਾਂ ➤ ਕੰਪਾਈਲਰ ਸੈਟਿੰਗਜ਼ ➤ ਫਿਟਰ ਸੈਟਿੰਗਾਂ (ਐਡਵਾਂਸਡ) ➤ ਡੀਐਸਪੀ ਰੀਟਾਈਮਿੰਗ ਦੀ ਆਗਿਆ ਦਿਓ

ਨੋਟ ਕਰੋ

ਜੇਕਰ ਹੋਰ ਤਰਕ ਸੰਤੁਲਨ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਤੁਹਾਨੂੰ ਤਰਕ ਨੂੰ ਨਾਜ਼ੁਕ ਮਾਰਗ ਤੋਂ ਪਹਿਲਾਂ ਜਾਂ ਬਾਅਦ ਦੇ ਮਾਰਗ 'ਤੇ ਜਾਣ ਲਈ ਆਪਣੇ RTL ਨੂੰ ਹੱਥੀਂ ਸੋਧਣਾ ਚਾਹੀਦਾ ਹੈ।
ਜੇਕਰ ਇੱਕ ਰਜਿਸਟਰ ਦਾ ਆਉਟਪੁੱਟ ਇਸਦੇ ਇਨਪੁਟ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਤਾਂ ਇੱਕ ਜਾਂ ਦੋਵੇਂ ਗੁਆਂਢੀ ਮਾਰਗ ਮੌਜੂਦਾ ਮਾਰਗ ਦੇ ਸਮਾਨ ਹੋ ਸਕਦੇ ਹਨ। ਸਭ ਤੋਂ ਭੈੜੀ ਢਿੱਲ ਨਾਲ ਗੁਆਂਢੀ ਮਾਰਗਾਂ ਦੀ ਤਲਾਸ਼ ਕਰਦੇ ਸਮੇਂ, ਸਾਰੀਆਂ ਓਪਰੇਟਿੰਗ ਹਾਲਤਾਂ ਨੂੰ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ, ਨਾ ਕਿ ਸਿਰਫ਼ ਮੁੱਖ ਮਾਰਗ ਦੀਆਂ ਆਪਰੇਟਿੰਗ ਹਾਲਤਾਂ।

ਤਕਨਾਲੋਜੀ ਦੇ ਨਕਸ਼ੇ ਵਿੱਚ ਤਰਕ ਦੇ ਪੱਧਰਾਂ ਦੀ ਕਲਪਨਾ ਕਰਨਾ Viewer
ਤਕਨਾਲੋਜੀ ਦਾ ਨਕਸ਼ਾ Viewer ਯੋਜਨਾਬੱਧ, ਟੈਕਨਾਲੋਜੀ-ਮੈਪਡ, ਡਿਜ਼ਾਈਨ ਨੈੱਟਲਿਸਟ ਦੀਆਂ ਪ੍ਰਤੀਨਿਧਤਾਵਾਂ ਵੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਅਤੇ ਇਹ ਦੇਖਣ ਵਿੱਚ ਤੁਹਾਡੀ ਮਦਦ ਕਰ ਸਕਦਾ ਹੈ ਕਿ ਡਿਜ਼ਾਇਨ ਦੇ ਕਿਹੜੇ ਖੇਤਰਾਂ ਨੂੰ ਤਰਕ ਪੱਧਰਾਂ ਦੀ ਗਿਣਤੀ ਘਟਾਉਣ ਨਾਲ ਲਾਭ ਹੋ ਸਕਦਾ ਹੈ। ਤੁਸੀਂ ਚਿੱਪ ਪਲਾਨਰ ਵਿੱਚ ਵਿਸਥਾਰ ਵਿੱਚ ਇੱਕ ਮਾਰਗ ਦੇ ਭੌਤਿਕ ਖਾਕੇ ਦੀ ਜਾਂਚ ਵੀ ਕਰ ਸਕਦੇ ਹੋ। ਇੱਕ ਵਿੱਚ ਇੱਕ ਟਾਈਮਿੰਗ ਮਾਰਗ ਦਾ ਪਤਾ ਲਗਾਉਣ ਲਈ viewers, ਟਾਈਮਿੰਗ ਰਿਪੋਰਟ ਵਿੱਚ ਇੱਕ ਮਾਰਗ ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ, ਪਾਥ ਲੱਭੋ, ਅਤੇ ਟੈਕਨਾਲੋਜੀ ਨਕਸ਼ੇ ਵਿੱਚ ਲੱਭੋ ਨੂੰ ਚੁਣੋ। Viewer.

ਹਾਈ ਫੈਨ-ਆਊਟ ਨੈੱਟ ਘਟਾਓ

ਉੱਚ ਪ੍ਰਸ਼ੰਸਕ-ਆਉਟ ਨੈੱਟ ਸਰੋਤਾਂ ਦੀ ਭੀੜ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੇ ਹਨ, ਜਿਸ ਨਾਲ ਸਮਾਂ ਬੰਦ ਹੋਣਾ ਗੁੰਝਲਦਾਰ ਹੋ ਸਕਦਾ ਹੈ। ਆਮ ਤੌਰ 'ਤੇ, ਕੰਪਾਈਲਰ ਆਟੋਮੈਟਿਕ ਹੀ ਘੜੀਆਂ ਨਾਲ ਸਬੰਧਤ ਉੱਚ ਫੈਨ-ਆਊਟ ਨੈੱਟ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਮਾਨਤਾ ਪ੍ਰਾਪਤ ਉੱਚ ਫੈਨ-ਆਉਟ ਨੈੱਟ ਨੂੰ ਗਲੋਬਲ ਕਲਾਕ ਨੈਟਵਰਕ ਲਈ ਉਤਸ਼ਾਹਿਤ ਕਰਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਪਲੇਸ ਅਤੇ ਰੂਟ ਦੇ ਦੌਰਾਨ ਇੱਕ ਉੱਚ ਅਨੁਕੂਲਤਾ ਯਤਨ ਕਰਦਾ ਹੈtages, ਜਿਸਦਾ ਨਤੀਜਾ ਲਾਭਦਾਇਕ ਰਜਿਸਟਰ ਡੁਪਲੀਕੇਸ਼ਨ ਹੁੰਦਾ ਹੈ। ਹੇਠਲੇ ਕੋਨੇ ਦੇ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ RTL ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਦਸਤੀ ਬਦਲਾਅ ਕਰਕੇ ਭੀੜ ਨੂੰ ਵੀ ਘਟਾ ਸਕਦੇ ਹੋ:

ਹਾਈ ਫੈਨ-ਆਊਟ ਨੈੱਟ ਕਾਰਨਰ ਕੇਸ

ਡਿਜ਼ਾਈਨ ਗੁਣ	ਮੈਨੁਅਲ RTL ਓਪਟੀਮਾਈਜੇਸ਼ਨ
ਉੱਚ ਪ੍ਰਸ਼ੰਸਕ-ਆਉਟ ਨੈੱਟ ਜੋ ਬਹੁਤ ਸਾਰੇ ਲੜੀਵਾਰਾਂ ਜਾਂ ਸਰੀਰਕ ਤੌਰ 'ਤੇ ਦੂਰ ਮੰਜ਼ਿਲਾਂ ਤੱਕ ਪਹੁੰਚਦੇ ਹਨ	ਇੱਕ ਪਾਈਪਲਾਈਨ ਵਿੱਚ ਆਖਰੀ ਰਜਿਸਟਰ 'ਤੇ ਡੁਪਲੀਕੇਟ_hierarchy_depth ਅਸਾਈਨਮੈਂਟ ਨੂੰ ਦਰਜਾਬੰਦੀ ਵਿੱਚ ਉੱਚ ਪ੍ਰਸ਼ੰਸਕ-ਆਉਟ ਨੈੱਟਵਰਕਾਂ ਨੂੰ ਹੱਥੀਂ ਡੁਪਲੀਕੇਟ ਕਰਨ ਲਈ ਨਿਰਧਾਰਤ ਕਰੋ। ਪਲੇਸਮੈਂਟ ਦੌਰਾਨ ਡੁਪਲੀਕੇਟ ਰਜਿਸਟਰਾਂ ਲਈ ਡੁਪਲੀਕੇਟ_ਰਜਿਸਟਰ ਅਸਾਈਨਮੈਂਟ ਨਿਸ਼ਚਿਤ ਕਰੋ।
ਸੰਯੁਕਤ ਤਰਕ ਤੋਂ DSP ਜਾਂ M20K ਮੈਮੋਰੀ ਬਲਾਕਾਂ ਲਈ ਨਿਯੰਤਰਣ ਸੰਕੇਤਾਂ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ	ਇੱਕ ਰਜਿਸਟਰ ਤੋਂ DSP ਜਾਂ M20K ਮੈਮੋਰੀ ਵਿੱਚ ਕੰਟਰੋਲ ਸਿਗਨਲ ਚਲਾਓ।

ਦਰਜਾਬੰਦੀ ਵਿੱਚ ਡੁਪਲੀਕੇਸ਼ਨ ਰਜਿਸਟਰ ਕਰੋ
ਤੁਸੀਂ ਰਜਿਸਟਰ ਡੁਪਲੀਕੇਸ਼ਨ ਅਤੇ ਫੈਨ-ਆਉਟਸ ਨੂੰ ਬਣਾਉਣ ਲਈ ਮਾਰਗਦਰਸ਼ਨ ਕਰਨ ਲਈ ਇੱਕ ਪਾਈਪਲਾਈਨ ਵਿੱਚ ਆਖਰੀ ਰਜਿਸਟਰ 'ਤੇ ਡੁਪਲੀਕੇਟ_hierarchy_depth ਅਸਾਈਨਮੈਂਟ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰ ਸਕਦੇ ਹੋ। ਹੇਠਾਂ ਦਿੱਤੇ ਅੰਕੜੇ ਨਿਮਨਲਿਖਤ ਡੁਪਲੀਕੇਟ_ਹਾਇਰਾਰਚੀ_ਡੈਪਥ ਅਸਾਈਨਮੈਂਟ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ:

set_instance_assignment -name duplicate_hierarchy_depth -to \

ਕਿੱਥੇ:

• register_name—ਇੱਕ ਚੇਨ ਵਿੱਚ ਆਖਰੀ ਰਜਿਸਟਰ ਜੋ ਕਿ ਕਈ ਲੜੀਵਾਰਾਂ ਨੂੰ ਪ੍ਰਸ਼ੰਸਕ ਕਰਦਾ ਹੈ।
• ਪੱਧਰ_ਨੰਬਰ—ਡੁਪਲੀਕੇਟ ਕਰਨ ਲਈ ਚੇਨ ਵਿੱਚ ਰਜਿਸਟਰਾਂ ਦੀ ਸੰਖਿਆ।

ਚਿੱਤਰ 9. ਰਜਿਸਟਰ ਡੁਪਲੀਕੇਸ਼ਨ ਤੋਂ ਪਹਿਲਾਂ
ਦਰਜੇਬੰਦੀ ਵਿੱਚ ਰਜਿਸਟਰ ਡੁਪਲੀਕੇਸ਼ਨ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ duplicate_hierarchy_depth ਅਸਾਈਨਮੈਂਟ ਸੈੱਟ ਕਰੋ, ਅਤੇ ਚੇਨ ਵਿੱਚ ਆਖਰੀ ਰਜਿਸਟਰ ਤੋਂ ਬਾਅਦ ਰਜਿਸਟਰਾਂ ਦਾ ਇੱਕ ਰੁੱਖ ਬਣਾਓ। ਤੁਸੀਂ ਨਿਮਨਲਿਖਤ ਸਾਬਕਾ ਵਿੱਚ M ਦੁਆਰਾ ਦਰਸਾਏ ਗਏ ਰਜਿਸਟਰ ਦਾ ਨਾਮ ਅਤੇ ਡੁਪਲੀਕੇਟ ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋample. ਲਾਲ ਤੀਰ ਡੁਪਲੀਕੇਟ ਰਜਿਸਟਰਾਂ ਦੇ ਸੰਭਾਵੀ ਟਿਕਾਣੇ ਦਿਖਾਉਂਦੇ ਹਨ।

• set_instance_assignment -ਨਾਮ DUPLICATE_HIERARCHY_DEPTH -ਨੂੰ regZ M

ਦਰਜ ਦੁਹਰਾਉ = 1
ਰਜਿਸਟਰ ਡੁਪਲੀਕੇਸ਼ਨ (M=1) ਦੇ ਨਿਮਨਲਿਖਤ ਸਿੰਗਲ ਪੱਧਰ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਨਾ ਇੱਕ ਰਜਿਸਟਰ (regZ) ਨੂੰ ਡਿਜ਼ਾਈਨ ਲੜੀ ਦੇ ਇੱਕ ਪੱਧਰ ਹੇਠਾਂ ਡੁਪਲੀਕੇਟ ਕਰਦਾ ਹੈ:

• set_instance_assignment -ਨਾਮ DUPLICATE_HIERARCHY_DEPTH -ਨੂੰ regZ 1

ਦਰਜ ਦੁਹਰਾਉ = 3
ਰਜਿਸਟਰ ਡੁਪਲੀਕੇਸ਼ਨ (M=3) ਦੇ ਤਿੰਨ ਪੱਧਰਾਂ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਨਾ ਤਿੰਨ ਰਜਿਸਟਰਾਂ (regZ, regY, regX) ਨੂੰ ਕ੍ਰਮਵਾਰ ਤਿੰਨ, ਦੋ, ਅਤੇ ਲੜੀ ਦੇ ਇੱਕ ਪੱਧਰ ਹੇਠਾਂ ਡੁਪਲੀਕੇਟ ਕਰਦਾ ਹੈ:

• set_instance_assignment -ਨਾਮ DUPLICATE_HIERARCHY_DEPTH -ਨੂੰ regZ 3

ਦਰਜਾਬੰਦੀ ਵਿੱਚ ਰਜਿਸਟਰਾਂ ਨੂੰ ਡੁਪਲੀਕੇਟ ਕਰਕੇ ਅਤੇ ਹੇਠਾਂ ਧੱਕਣ ਨਾਲ, ਡਿਜ਼ਾਈਨ ਸਾਰੀਆਂ ਮੰਜ਼ਿਲਾਂ ਲਈ ਇੱਕੋ ਜਿਹੇ ਚੱਕਰਾਂ ਨੂੰ ਬਰਕਰਾਰ ਰੱਖਦਾ ਹੈ, ਜਦੋਂ ਕਿ ਇਹਨਾਂ ਮਾਰਗਾਂ 'ਤੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਬਹੁਤ ਤੇਜ਼ ਕਰਦਾ ਹੈ।

ਪਲੇਸਮੈਂਟ ਦੌਰਾਨ ਡੁਪਲੀਕੇਸ਼ਨ ਰਜਿਸਟਰ ਕਰੋ
ਪੰਨਾ 12 'ਤੇ ਚਿੱਤਰ 11 ਚਿੱਪ ਦੇ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਫੈਲੇ ਹੋਏ ਖੇਤਰ ਲਈ ਉੱਚ ਪੱਖੇ ਦੇ ਨਾਲ ਇੱਕ ਰਜਿਸਟਰ ਦਿਖਾਉਂਦਾ ਹੈ। ਇਸ ਰਜਿਸਟਰ ਨੂੰ 50 ਵਾਰ ਡੁਪਲੀਕੇਟ ਕਰਕੇ, ਤੁਸੀਂ ਰਜਿਸਟਰ ਅਤੇ ਮੰਜ਼ਿਲਾਂ ਦੇ ਵਿਚਕਾਰ ਦੀ ਦੂਰੀ ਨੂੰ ਘਟਾ ਸਕਦੇ ਹੋ ਜੋ ਆਖਰਕਾਰ ਘੜੀ ਦੀ ਤੇਜ਼ ਕਾਰਗੁਜ਼ਾਰੀ ਦਾ ਨਤੀਜਾ ਹੁੰਦਾ ਹੈ। ਡੁਪਲੀਕੇਟ_ਰਜਿਸਟਰ ਨੂੰ ਸੌਂਪਣਾ ਕੰਪਾਈਲਰ ਨੂੰ ਫੈਨ-ਆਉਟਸ ਦੇ ਸਬਸੈੱਟ ਨੂੰ ਫੀਡ ਕਰਨ ਵਾਲੇ ਨਵੇਂ ਰਜਿਸਟਰਾਂ ਦੀ ਪਲੇਸਮੈਂਟ ਦੀ ਅਗਵਾਈ ਕਰਨ ਲਈ ਭੌਤਿਕ ਨੇੜਤਾ ਦਾ ਲਾਭ ਲੈਣ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ।

ਚਿੱਤਰ 12. ਪਲੇਸਮੈਂਟ ਦੌਰਾਨ ਡੁਪਲੀਕੇਸ਼ਨ ਰਜਿਸਟਰ ਕਰੋ

ਨੋਟ: ਇੱਕ ਸਿਗਨਲ ਨੂੰ ਚਿੱਪ ਵਿੱਚ ਪ੍ਰਸਾਰਿਤ ਕਰਨ ਲਈ, ਮਲਟੀਸ ਦੀ ਵਰਤੋਂ ਕਰੋtage ਪਾਈਪਲਾਈਨ. ਪਾਈਪਲਾਈਨ ਵਿੱਚ ਹਰੇਕ ਰਜਿਸਟਰ ਲਈ ਡੁਪਲੀਕੇਟ_ਰਜਿਸਟਰ ਅਸਾਈਨਮੈਂਟ ਲਾਗੂ ਕਰੋ। ਇਹ ਤਕਨੀਕ ਇੱਕ ਰੁੱਖ ਦਾ ਢਾਂਚਾ ਬਣਾਉਂਦੀ ਹੈ ਜੋ ਚਿਪ ਦੇ ਪਾਰ ਸਿਗਨਲ ਨੂੰ ਪ੍ਰਸਾਰਿਤ ਕਰਦੀ ਹੈ।

Viewਡੁਪਲੀਕੇਸ਼ਨ ਨਤੀਜੇ
ਡਿਜ਼ਾਇਨ ਸੰਸਲੇਸ਼ਣ ਦੇ ਬਾਅਦ, view ਕੰਪਾਈਲੇਸ਼ਨ ਰਿਪੋਰਟ ਦੇ ਸਿੰਥੇਸਿਸ ਫੋਲਡਰ ਵਿੱਚ ਦਰਜਾਬੰਦੀ ਟ੍ਰੀ ਡੁਪਲੀਕੇਸ਼ਨ ਸਮਰੀ ਰਿਪੋਰਟ ਵਿੱਚ ਡੁਪਲੀਕੇਸ਼ਨ ਨਤੀਜੇ। ਰਿਪੋਰਟ ਹੇਠ ਲਿਖੀਆਂ ਗੱਲਾਂ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ:

• ਉਹਨਾਂ ਰਜਿਸਟਰਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਜਿਸ ਵਿੱਚ ਡੁਪਲੀਕੇਟ_ਹਾਇਰਾਰਚੀ_ਡੈਪਥ ਅਸਾਈਨਮੈਂਟ ਹੈ।
• ਚੇਨ ਦੀ ਲੰਬਾਈ ਦਾ ਕਾਰਨ ਜੋ ਤੁਸੀਂ ਅਸਾਈਨਮੈਂਟ ਦੇ ਨਾਲ ਹੋਰ ਸੁਧਾਰਾਂ ਲਈ ਸ਼ੁਰੂਆਤੀ ਬਿੰਦੂ ਵਜੋਂ ਵਰਤ ਸਕਦੇ ਹੋ।
• ਲੜੀ ਵਿੱਚ ਵਿਅਕਤੀਗਤ ਰਜਿਸਟਰਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਜਿਸਦੀ ਵਰਤੋਂ ਤੁਸੀਂ ਲਾਗੂ ਕੀਤੇ ਡੁਪਲੀਕੇਟਾਂ ਦੀ ਬਣਤਰ ਨੂੰ ਬਿਹਤਰ ਤਰੀਕੇ ਨਾਲ ਸਮਝਣ ਲਈ ਕਰ ਸਕਦੇ ਹੋ।

ਫਿਟਰ ਰਿਪੋਰਟ ਵਿੱਚ ਰਜਿਸਟਰਾਂ ਦਾ ਇੱਕ ਭਾਗ ਵੀ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ ਜਿਸ ਵਿੱਚ ਡੁਪਲੀਕੇਟ_ਰਜਿਸਟਰ ਸੈਟਿੰਗ ਹੁੰਦੀ ਹੈ।

ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਤਕਨੀਕਾਂ ਨੂੰ ਲਾਗੂ ਕਰੋ

ਡਿਜ਼ਾਈਨ ਜੋ ਬਹੁਤ ਉੱਚ ਪ੍ਰਤੀਸ਼ਤ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨtagFPGA ਡਿਵਾਈਸ ਸਰੋਤਾਂ ਦਾ e ਸਰੋਤ ਭੀੜ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦਾ ਹੈ, ਨਤੀਜੇ ਵਜੋਂ ਘੱਟ fMAX ਅਤੇ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਸਮਾਂ ਬੰਦ ਹੋ ਸਕਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਦੀ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਸੈਟਿੰਗਾਂ ਤੁਹਾਨੂੰ ਸੰਸਲੇਸ਼ਣ ਦੌਰਾਨ ਕੰਪਾਈਲਰ ਯਤਨਾਂ ਦਾ ਫੋਕਸ ਨਿਰਧਾਰਤ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੀਆਂ ਹਨ। ਸਾਬਕਾ ਲਈampਲੇ, ਤੁਸੀਂ ਖੇਤਰ ਲਈ ਸੰਸਲੇਸ਼ਣ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਂਦੇ ਹੋ, ਜਾਂ ਸਰੋਤ ਭੀੜ ਨੂੰ ਸੰਬੋਧਿਤ ਕਰਦੇ ਸਮੇਂ ਰੂਟਬਿਲਟੀ. ਤੁਸੀਂ ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਡਿਜ਼ਾਈਨ ਸਪੇਸ ਐਕਸਪਲੋਰਰ II ਵਿੱਚ ਇਹਨਾਂ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਸੈਟਿੰਗਾਂ ਦੇ ਸੰਜੋਗਾਂ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰ ਸਕਦੇ ਹੋ। ਇਹ ਸੈਟਿੰਗਾਂ ਅਤੇ ਹੋਰ ਮੈਨੂਅਲ ਤਕਨੀਕਾਂ ਬਹੁਤ ਜ਼ਿਆਦਾ ਵਰਤੋਂ ਵਾਲੇ ਡਿਜ਼ਾਈਨਾਂ ਵਿੱਚ ਭੀੜ ਨੂੰ ਘਟਾਉਣ ਵਿੱਚ ਤੁਹਾਡੀ ਮਦਦ ਕਰ ਸਕਦੀਆਂ ਹਨ।

ਟਾਈਮਿੰਗ ਬੰਦ ਕਰਨ ਦੀ ਸਮੱਸਿਆ

• ਬਹੁਤ ਉੱਚ ਡਿਵਾਈਸ ਸਰੋਤ ਉਪਯੋਗਤਾ ਵਾਲੇ ਡਿਜ਼ਾਈਨ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਨੂੰ ਗੁੰਝਲਦਾਰ ਬਣਾਉਂਦੇ ਹਨ।

ਸਮਾਂ ਬੰਦ ਕਰਨ ਦੇ ਹੱਲ

• ਪੰਨਾ 13 'ਤੇ ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡਸ ਅਤੇ ਰਣਨੀਤੀਆਂ ਨੂੰ ਲਾਗੂ ਕਰੋ—ਡਿਜ਼ਾਇਨ ਸਿੰਥੇਸਿਸ ਲਈ ਪ੍ਰਾਇਮਰੀ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਟੀਚਾ ਨਿਰਧਾਰਤ ਕਰੋ।
• ਪੰਨਾ 16 'ਤੇ ਖੇਤਰ ਅਤੇ ਰੂਟੇਬਿਲਟੀ ਵਿਕਲਪਾਂ ਦੇ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰੋ—ਭੀੜ ਨੂੰ ਘਟਾਉਣ ਅਤੇ ਖੇਤਰ ਅਤੇ ਰੂਟੇਬਿਲਟੀ ਟੀਚਿਆਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਸੈਟਿੰਗਾਂ ਦੇ ਵਾਧੂ ਸੰਗ੍ਰਹਿ ਨੂੰ ਲਾਗੂ ਕਰੋ।
• ਪੰਨਾ 16 'ਤੇ ਅੰਕਗਣਿਤ-ਗੰਭੀਰ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ 'ਤੇ ਵਿਚਾਰ ਕਰੋ—ਉੱਚ-ਥਰੂਪੁਟ, ਅੰਕਗਣਿਤ-ਗੰਭੀਰ ਡਿਜ਼ਾਈਨਾਂ ਲਈ, ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਗੁਣਕ ਨਿਯਮਤਕਰਨ, ਰੀਟਾਈਮਿੰਗ, ਅਤੇ ਨਿਰੰਤਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ ਦੁਆਰਾ ਡਿਵਾਈਸ ਸਰੋਤ ਦੀ ਵਰਤੋਂ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• "ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ ਐਂਡ ਓਪਟੀਮਾਈਜੇਸ਼ਨ" ਚੈਪਟਰ, ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋ ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ
• ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋ ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਡਿਜ਼ਾਈਨ ਕੰਪਾਈਲੇਸ਼ਨ

ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਅਤੇ ਰਣਨੀਤੀਆਂ ਲਾਗੂ ਕਰੋ

ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਅਤੇ ਡਿਜ਼ਾਈਨ ਸਪੇਸ ਐਕਸਪਲੋਰਰ II (DSE II) ਸੰਕਲਨ ਰਣਨੀਤੀਆਂ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਹੇਠਾਂ ਦਿੱਤੀ ਜਾਣਕਾਰੀ ਦੀ ਵਰਤੋਂ ਕਰੋ।

ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਸੈਟਿੰਗਾਂ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰੋ
ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਸੈਟਿੰਗਾਂ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰਨ ਲਈ ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ:

1. ਇੱਕ Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ ਜਾਂ ਖੋਲ੍ਹੋ।
2. ਕੰਪਾਈਲਰ ਦੀ ਉੱਚ-ਪੱਧਰੀ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਰਣਨੀਤੀ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ, ਅਸਾਈਨਮੈਂਟ ➤ ਸੈਟਿੰਗਾਂ ➤ ਕੰਪਾਈਲਰ ਸੈਟਿੰਗਾਂ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਕਿਸੇ ਵੀ ਮੋਡ ਸੈਟਿੰਗਾਂ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਪੰਨਾ 4 'ਤੇ ਸਾਰਣੀ 14 ਦੱਸਦਾ ਹੈ।
3. ਇਹਨਾਂ ਸੈਟਿੰਗਾਂ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨ ਲਈ, ਕੰਪਾਈਲੇਸ਼ਨ ਡੈਸ਼ਬੋਰਡ 'ਤੇ ਕੰਪਾਇਲੇਸ਼ਨ ਸ਼ੁਰੂ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
4. View ਸੰਕਲਨ ਰਿਪੋਰਟ ਵਿੱਚ ਸੰਕਲਨ ਨਤੀਜੇ.
5. ਟੂਲਸ ➤ ਟਾਈਮਿੰਗ ਐਨਾਲਾਈਜ਼ਰ 'ਤੇ ਕਲਿੱਕ ਕਰੋ view ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਅਨੁਕੂਲਤਾ ਸੈਟਿੰਗਾਂ ਦੇ ਨਤੀਜੇ.

ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਸੈਟਿੰਗਾਂ

ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ (ਕੰਪਾਈਲਰ ਸੈਟਿੰਗ ਪੇਜ)

ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ	ਵਰਣਨ
ਸੰਤੁਲਿਤ (ਆਮ ਵਹਾਅ)	ਕੰਪਾਈਲਰ ਸੰਤੁਲਿਤ ਲਾਗੂ ਕਰਨ ਲਈ ਸੰਸਲੇਸ਼ਣ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਂਦਾ ਹੈ ਜੋ ਸਮੇਂ ਦੀਆਂ ਕਮੀਆਂ ਦਾ ਸਨਮਾਨ ਕਰਦਾ ਹੈ।
ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ ਦੀ ਕੋਸ਼ਿਸ਼	ਕੰਪਾਈਲਰ ਪਲੇਸਮੈਂਟ ਅਤੇ ਰੂਟਿੰਗ ਦੌਰਾਨ ਟਾਈਮਿੰਗ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਕੋਸ਼ਿਸ਼ਾਂ ਨੂੰ ਵਧਾਉਂਦਾ ਹੈ, ਅਤੇ ਟਾਈਮਿੰਗ-ਸਬੰਧਤ ਫਿਜ਼ੀਕਲ ਸਿੰਥੇਸਿਸ ਓਪਟੀਮਾਈਜੇਸ਼ਨ (ਪ੍ਰਤੀ ਰਜਿਸਟਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਸੈਟਿੰਗਾਂ) ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ। ਹਰੇਕ ਵਾਧੂ ਅਨੁਕੂਲਤਾ ਸੰਕਲਨ ਦੇ ਸਮੇਂ ਨੂੰ ਵਧਾ ਸਕਦੀ ਹੈ।
ਵੱਧ ਤੋਂ ਵੱਧ ਪਲੇਸਮੈਂਟ ਯਤਨ ਨਾਲ ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ	ਉਹੀ ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ ਜਿਵੇਂ ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ ਦੀ ਕੋਸ਼ਿਸ਼, ਵਾਧੂ ਪਲੇਸਮੈਂਟ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਯਤਨਾਂ ਦੇ ਨਾਲ।
ਉੱਤਮ ਪ੍ਰਦਰਸ਼ਨ	ਉਹੀ ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ ਜਿਵੇਂ ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ ਦੀ ਕੋਸ਼ਿਸ਼, ਅਤੇ ਤਰਕ ਖੇਤਰ ਵਿੱਚ ਸੰਭਾਵੀ ਵਾਧੇ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਵੱਧ ਤੋਂ ਵੱਧ ਕਰਨ ਲਈ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਸੰਸਲੇਸ਼ਣ ਦੇ ਦੌਰਾਨ ਹੋਰ ਅਨੁਕੂਲਤਾ ਜੋੜਦਾ ਹੈ। ਜੇਕਰ ਡਿਜ਼ਾਈਨ ਦੀ ਵਰਤੋਂ ਪਹਿਲਾਂ ਹੀ ਬਹੁਤ ਜ਼ਿਆਦਾ ਹੈ, ਤਾਂ ਇਹ ਵਿਕਲਪ ਫਿਟਿੰਗ ਵਿੱਚ ਮੁਸ਼ਕਲ ਪੈਦਾ ਕਰ ਸਕਦਾ ਹੈ, ਜੋ ਸਮੁੱਚੀ ਅਨੁਕੂਲਨ ਗੁਣਵੱਤਾ ਨੂੰ ਵੀ ਨਕਾਰਾਤਮਕ ਤੌਰ 'ਤੇ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦਾ ਹੈ।
ਵੱਧ ਤੋਂ ਵੱਧ ਪਲੇਸਮੈਂਟ ਯਤਨਾਂ ਨਾਲ ਉੱਤਮ ਪ੍ਰਦਰਸ਼ਨ	ਉਹੀ ਕੰਪਾਈਲਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ ਜਿਵੇਂ ਉੱਤਮ ਪ੍ਰਦਰਸ਼ਨ, ਵਾਧੂ ਪਲੇਸਮੈਂਟ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਯਤਨਾਂ ਦੇ ਨਾਲ।
ਹਮਲਾਵਰ ਖੇਤਰ	ਕੰਪਾਈਲਰ ਡਿਜ਼ਾਈਨ ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਸੰਭਾਵੀ ਖਰਚੇ 'ਤੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ ਡਿਵਾਈਸ ਖੇਤਰ ਨੂੰ ਘਟਾਉਣ ਲਈ ਹਮਲਾਵਰ ਕੋਸ਼ਿਸ਼ ਕਰਦਾ ਹੈ।
ਉੱਚ ਪਲੇਸਮੈਂਟ ਰੂਟੇਬਿਲਟੀ ਕੋਸ਼ਿਸ਼	ਕੰਪਾਈਲਰ ਡਿਜ਼ਾਈਨ ਖੇਤਰ, ਪ੍ਰਦਰਸ਼ਨ, ਅਤੇ ਸੰਕਲਨ ਸਮੇਂ ਦੇ ਸੰਭਾਵੀ ਖਰਚੇ 'ਤੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੂਟ ਕਰਨ ਲਈ ਉੱਚ ਕੋਸ਼ਿਸ਼ ਕਰਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਰੂਟਿੰਗ ਉਪਯੋਗਤਾ ਨੂੰ ਘਟਾਉਣ ਲਈ ਵਾਧੂ ਸਮਾਂ ਬਿਤਾਉਂਦਾ ਹੈ, ਜੋ ਰੂਟਿੰਗ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ ਗਤੀਸ਼ੀਲ ਸ਼ਕਤੀ ਨੂੰ ਵੀ ਬਚਾਉਂਦਾ ਹੈ।
ਉੱਚ ਪੈਕਿੰਗ ਰੂਟੇਬਿਲਟੀ ਕੋਸ਼ਿਸ਼	ਕੰਪਾਈਲਰ ਡਿਜ਼ਾਈਨ ਖੇਤਰ, ਪ੍ਰਦਰਸ਼ਨ, ਅਤੇ ਸੰਕਲਨ ਸਮੇਂ ਦੇ ਸੰਭਾਵੀ ਖਰਚੇ 'ਤੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੂਟ ਕਰਨ ਲਈ ਉੱਚ ਕੋਸ਼ਿਸ਼ ਕਰਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਪੈਕਿੰਗ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਵਾਧੂ ਸਮਾਂ ਬਿਤਾਉਂਦਾ ਹੈ, ਜੋ ਰੂਟੇਬਿਲਟੀ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ ਗਤੀਸ਼ੀਲ ਸ਼ਕਤੀ ਨੂੰ ਵੀ ਬਚਾਉਂਦਾ ਹੈ।
ਰੂਟੇਬਿਲਟੀ ਲਈ ਨੈੱਟਲਿਸਟ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਓ	ਕੰਪਾਈਲਰ ਕਾਰਗੁਜ਼ਾਰੀ ਦੇ ਸੰਭਾਵੀ ਖਰਚੇ 'ਤੇ ਰੂਟਬਿਲਟੀ ਵਧਾਉਣ ਲਈ ਨੈੱਟਲਿਸਟ ਸੋਧਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ।
ਜਾਰੀ…

ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ	ਵਰਣਨ
ਉੱਚ ਸ਼ਕਤੀ ਦੀ ਕੋਸ਼ਿਸ਼	ਕੰਪਾਈਲਰ ਘੱਟ ਪਾਵਰ ਲਈ ਸਿੰਥੇਸਿਸ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਣ ਲਈ ਉੱਚ ਕੋਸ਼ਿਸ਼ ਕਰਦਾ ਹੈ। ਉੱਚ ਸ਼ਕਤੀ ਦੀ ਕੋਸ਼ਿਸ਼ ਸਿੰਥੇਸਿਸ ਰਨ ਟਾਈਮ ਵਧਾਉਂਦਾ ਹੈ।
ਹਮਲਾਵਰ ਸ਼ਕਤੀ	ਘੱਟ ਸ਼ਕਤੀ ਲਈ ਸੰਸਲੇਸ਼ਣ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਣ ਲਈ ਹਮਲਾਵਰ ਯਤਨ ਕਰਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਸਭ ਤੋਂ ਵੱਧ ਨਿਰਧਾਰਤ ਜਾਂ ਅਨੁਮਾਨਿਤ ਟੌਗਲ ਦਰਾਂ ਦੇ ਨਾਲ ਸਿਗਨਲਾਂ ਦੀ ਰੂਟਿੰਗ ਵਰਤੋਂ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ, ਵਾਧੂ ਗਤੀਸ਼ੀਲ ਸ਼ਕਤੀ ਦੀ ਬਚਤ ਕਰਦਾ ਹੈ ਪਰ ਸੰਭਾਵੀ ਤੌਰ 'ਤੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ।
ਹਮਲਾਵਰ ਕੰਪਾਈਲ ਟਾਈਮ	ਘੱਟ ਮਿਹਨਤ ਅਤੇ ਘੱਟ ਪ੍ਰਦਰਸ਼ਨ ਅਨੁਕੂਲਤਾ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ ਕੰਪਾਈਲ ਸਮੇਂ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ। ਇਹ ਵਿਕਲਪ ਕੁਝ ਵਿਸਤ੍ਰਿਤ ਰਿਪੋਰਟਿੰਗ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਵੀ ਅਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ। ਨੋਟ: ਚਾਲੂ ਹੋ ਰਿਹਾ ਹੈ ਹਮਲਾਵਰ ਕੰਪਾਈਲ ਟਾਈਮ Intel Quartus Prime ਸੈਟਿੰਗਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ File (.qsf) ਸੈਟਿੰਗਾਂ ਜੋ ਹੋਰ .qsf ਸੈਟਿੰਗਾਂ ਦੁਆਰਾ ਓਵਰਰਾਈਡ ਨਹੀਂ ਕੀਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ।

ਡਿਜ਼ਾਈਨ ਸਪੇਸ ਐਕਸਪਲੋਰਰ II ਸੰਕਲਨ ਰਣਨੀਤੀਆਂ
DSE II ਤੁਹਾਨੂੰ ਸਰੋਤ, ਪ੍ਰਦਰਸ਼ਨ, ਜਾਂ ਪਾਵਰ ਅਨੁਕੂਲਤਾ ਟੀਚਿਆਂ ਲਈ ਅਨੁਕੂਲ ਪ੍ਰੋਜੈਕਟ ਸੈਟਿੰਗਾਂ ਲੱਭਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ। DSE II ਤੁਹਾਨੂੰ ਕਿਸੇ ਖਾਸ ਟੀਚੇ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਸੈਟਿੰਗਾਂ ਅਤੇ ਰੁਕਾਵਟਾਂ ਦੇ ਵੱਖ-ਵੱਖ ਪ੍ਰੀਸੈਟ ਸੰਜੋਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਹਰਾਉਣ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ। DSE II ਫਿਰ ਤੁਹਾਡੇ ਟੀਚਿਆਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਸਭ ਤੋਂ ਵਧੀਆ ਸੈਟਿੰਗਾਂ ਦੇ ਸੁਮੇਲ ਦੀ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ। DSE II ਵੀ ਅਡਵਾਂਸ ਲੈ ਸਕਦਾ ਹੈtagਕਈ ਕੰਪਿਊਟਰਾਂ 'ਤੇ ਬੀਜਾਂ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨ ਲਈ ਸਮਾਨਤਾ ਦੀਆਂ ਯੋਗਤਾਵਾਂ ਦਾ e। DSE II ਸੰਕਲਨ ਰਣਨੀਤੀ ਸੈਟਿੰਗਾਂ ਪੰਨਾ 4 'ਤੇ ਟੇਬਲ 14 ਵਿੱਚ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ ਸੈਟਿੰਗਾਂ ਨੂੰ ਗੂੰਜਦੀਆਂ ਹਨ

ਡਿਜ਼ਾਈਨ ਸਪੇਸ ਐਕਸਪਲੋਰਰ II

DSE II ਲਈ ਸੰਕਲਨ ਰਣਨੀਤੀ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ:

1. DSE II ਨੂੰ ਲਾਂਚ ਕਰਨ ਲਈ (ਅਤੇ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਨੂੰ ਬੰਦ ਕਰੋ), Tools ➤ Launch Design Space Explorer II 'ਤੇ ਕਲਿੱਕ ਕਰੋ। Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਬੰਦ ਹੋਣ ਤੋਂ ਬਾਅਦ DSE II ਖੁੱਲ੍ਹਦਾ ਹੈ।
2. DSE II ਟੂਲਬਾਰ 'ਤੇ, ਐਕਸਪਲੋਰੇਸ਼ਨ ਆਈਕਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
3. ਖੋਜ ਬਿੰਦੂਆਂ ਦਾ ਵਿਸਤਾਰ ਕਰੋ।
4. ਡਿਜ਼ਾਈਨ ਖੋਜ ਚੁਣੋ। ਉਹਨਾਂ ਰਣਨੀਤੀਆਂ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਂਦੇ ਹੋਏ ਡਿਜ਼ਾਈਨ ਖੋਜਾਂ ਨੂੰ ਚਲਾਉਣ ਲਈ ਕਿਸੇ ਵੀ ਸੰਕਲਨ ਰਣਨੀਤੀਆਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ।

ਉੱਚ ਉਪਯੋਗਤਾ ਲਈ ਭੀੜ ਨੂੰ ਘਟਾਓ

ਡਿਜ਼ਾਈਨ ਜੋ 80% ਤੋਂ ਵੱਧ ਡਿਵਾਈਸ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ ਆਮ ਤੌਰ 'ਤੇ ਸਮਾਂ ਬੰਦ ਕਰਨ ਵਿੱਚ ਸਭ ਤੋਂ ਵੱਧ ਮੁਸ਼ਕਲ ਪੇਸ਼ ਕਰਦੇ ਹਨ। ਤੁਸੀਂ ਭੀੜ-ਭੜੱਕੇ ਨੂੰ ਹੋਰ ਘਟਾਉਣ ਅਤੇ ਸਮਾਂ ਬੰਦ ਕਰਨ ਨੂੰ ਸਰਲ ਬਣਾਉਣ ਲਈ ਹੇਠ ਲਿਖੀਆਂ ਦਸਤੀ ਅਤੇ ਸਵੈਚਲਿਤ ਤਕਨੀਕਾਂ ਨੂੰ ਲਾਗੂ ਕਰ ਸਕਦੇ ਹੋ।

• ਪੰਨਾ 16 'ਤੇ ਖੇਤਰ ਅਤੇ ਰੂਟੇਬਿਲਟੀ ਵਿਕਲਪਾਂ ਦੇ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰੋ
• ਪੰਨਾ 16 'ਤੇ ਅੰਕਗਣਿਤ-ਸਹਿਤ ਡਿਜ਼ਾਈਨ ਲਈ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ 'ਤੇ ਵਿਚਾਰ ਕਰੋ

ਖੇਤਰ ਅਤੇ ਰੂਟੇਬਿਲਟੀ ਵਿਕਲਪਾਂ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰੋ

ਜਦੋਂ ਡਿਵਾਈਸ ਦੀ ਵਰਤੋਂ ਰੂਟਿੰਗ ਭੀੜ ਦਾ ਕਾਰਨ ਬਣਦੀ ਹੈ, ਤਾਂ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਲਈ ਸਰੋਤ ਦੀ ਵਰਤੋਂ ਅਤੇ ਭੀੜ ਨੂੰ ਘਟਾਉਣ ਲਈ ਖੇਤਰ ਅਤੇ ਰੂਟੇਬਿਲਟੀ ਅਨੁਕੂਲਤਾ ਸੈਟਿੰਗਾਂ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰ ਸਕਦੇ ਹੋ। ਇਹਨਾਂ ਸੈਟਿੰਗਾਂ ਨੂੰ ਐਕਸੈਸ ਕਰਨ ਲਈ ਅਸਾਈਨਮੈਂਟਸ ➤ ਸੈਟਿੰਗਾਂ ➤ ਕੰਪਾਈਲਰ ਸੈਟਿੰਗਜ਼ ➤ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਮੋਡ 'ਤੇ ਕਲਿੱਕ ਕਰੋ:

ਖੇਤਰ ਅਤੇ ਰੂਟੇਬਿਲਟੀ ਵਿਕਲਪ

ਅੰਕਗਣਿਤ-ਗੰਭੀਰ ਡਿਜ਼ਾਈਨ ਲਈ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ 'ਤੇ ਵਿਚਾਰ ਕਰੋ

ਉੱਚ-ਥਰੂਪੁੱਟ, ਅੰਕਗਣਿਤ-ਤੀਬਰ ਡਿਜ਼ਾਈਨਾਂ ਲਈ, ਤੁਸੀਂ ਡਿਵਾਈਸ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਆਟੋਮੈਟਿਕ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਅਨੁਕੂਲਨ ਨੂੰ ਸਮਰੱਥ ਕਰ ਸਕਦੇ ਹੋ। ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਵਿੱਚ ਗੁਣਕ ਨਿਯਮਤਕਰਨ ਅਤੇ ਰੀਟਾਈਮਿੰਗ ਦੇ ਨਾਲ-ਨਾਲ ਨਿਰੰਤਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ ਸ਼ਾਮਲ ਹਨ। ਓਪਟੀਮਾਈਜ਼ੇਸ਼ਨ ਘੱਟ-ਸ਼ੁੱਧਤਾ ਵਾਲੇ ਅੰਕਗਣਿਤ ਕਾਰਜਾਂ (ਜਿਵੇਂ ਕਿ ਜੋੜ ਅਤੇ ਗੁਣਾ) ਦੀ ਵੱਡੀ ਸੰਖਿਆ ਵਾਲੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਂਦੇ ਹਨ। ਤੁਸੀਂ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਨੂੰ ਵਿਸ਼ਵ ਪੱਧਰ 'ਤੇ ਜਾਂ ਸਿਰਫ਼ ਖਾਸ ਗੁਣਕ ਲਈ ਯੋਗ ਕਰ ਸਕਦੇ ਹੋ। ਆਦਰਸ਼ ਸਥਿਤੀਆਂ ਦੇ ਤਹਿਤ, ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਓਪਟੀਮਾਈਜੇਸ਼ਨ 20-45% ਖੇਤਰ ਦੀ ਕਮੀ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੀ ਹੈ।

ਗੁਣਕ ਰੈਗੂਲਰਾਈਜ਼ੇਸ਼ਨ ਅਤੇ ਰੀਟਾਈਮਿੰਗ
ਗੁਣਕ ਰੈਗੂਲਰਾਈਜ਼ੇਸ਼ਨ ਅਤੇ ਰੀਟਾਈਮਿੰਗ ਬਹੁਤ ਹੀ ਅਨੁਕੂਲਿਤ ਨਰਮ ਗੁਣਕ ਲਾਗੂਕਰਨ ਦਾ ਅਨੁਮਾਨ ਲਗਾਉਂਦੀ ਹੈ। ਕੰਪਾਈਲਰ ਦੋ ਜਾਂ ਦੋ ਤੋਂ ਵੱਧ ਪਾਈਪਲਾਈਨਾਂ 'ਤੇ ਬੈਕਵਰਡ ਰੀਟਾਈਮਿੰਗ ਲਾਗੂ ਕਰ ਸਕਦਾ ਹੈtagਜੇਕਰ ਲੋੜ ਹੋਵੇ। ਜਦੋਂ ਤੁਸੀਂ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦੇ ਹੋ, ਤਾਂ ਕੰਪਾਈਲਰ ਮਲਟੀਪਲੇਅਰ ਰੈਗੂਲਰਾਈਜ਼ੇਸ਼ਨ ਅਤੇ ਹਸਤਾਖਰਿਤ ਅਤੇ ਹਸਤਾਖਰਿਤ ਮਲਟੀਪਲਾਇਰਾਂ ਲਈ ਰੀਟਾਈਮਿੰਗ ਲਾਗੂ ਕਰਦਾ ਹੈ।

ਚਿੱਤਰ 16. ਗੁਣਕ ਰੀਟਾਈਮਿੰਗ

ਨੋਟ ਕਰੋ

• ਗੁਣਕ ਨਿਯਮਤਕਰਨ ਸਿਰਫ ਤਰਕ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਅਤੇ ਡੀਐਸਪੀ ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਦਾ ਹੈ।
• ਗੁਣਕ ਨਿਯਮਤੀਕਰਨ ਅਤੇ ਰੀਟਾਈਮਿੰਗ ਨੂੰ ਉਹਨਾਂ ਮੈਡਿਊਲਾਂ ਵਿੱਚ ਦਸਤਖਤ ਕੀਤੇ ਅਤੇ ਹਸਤਾਖਰਿਤ ਮਲਟੀਪਲਾਇਰਾਂ ਲਈ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜਿੱਥੇ FRACTAL_SYNTHESIS QSF ਅਸਾਈਨਮੈਂਟ ਸੈੱਟ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।

ਲਗਾਤਾਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ
ਲਗਾਤਾਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ ਗਣਿਤ ਦੇ ਗੇਟਾਂ ਨੂੰ ਤਰਕ ਬਲਾਕਾਂ ਵਿੱਚ ਮੁੜ-ਸਿੰਥੇਸਾਈਜ਼ ਕਰਦੀ ਹੈ ਜੋ ਇੰਟੇਲ FPGA LABs ਵਿੱਚ ਫਿੱਟ ਹੋਣ ਲਈ ਅਨੁਕੂਲ ਆਕਾਰ ਦੇ ਹੁੰਦੇ ਹਨ। ਇਹ ਅਨੁਕੂਲਤਾ ਅੰਕਗਣਿਤ ਬਲਾਕਾਂ ਲਈ LAB ਸਰੋਤਾਂ ਦੀ 100% ਵਰਤੋਂ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦੇ ਹੋ, ਤਾਂ ਕੰਪਾਈਲਰ ਇਸ ਅਨੁਕੂਲਤਾ ਨੂੰ ਸਾਰੀਆਂ ਕੈਰੀ ਚੇਨਾਂ ਅਤੇ ਦੋ-ਇਨਪੁਟ ਤਰਕ ਗੇਟਾਂ 'ਤੇ ਲਾਗੂ ਕਰਦਾ ਹੈ। ਇਹ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਐਡਰ ਟ੍ਰੀ, ਗੁਣਕ, ਅਤੇ ਕੋਈ ਹੋਰ ਗਣਿਤ-ਸਬੰਧਤ ਤਰਕ ਨੂੰ ਪੈਕ ਕਰ ਸਕਦਾ ਹੈ।

ਲਗਾਤਾਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ

ਨੋਟ ਕਰੋ

ਨੋਟ ਕਰੋ ਕਿ ਨਿਰੰਤਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ ਗੁਣਕ ਨਿਯਮਤਕਰਨ ਤੋਂ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਕੰਮ ਕਰਦੀ ਹੈ। ਇਸ ਲਈ, ਜੇਕਰ ਤੁਸੀਂ ਇੱਕ ਗੁਣਕ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ ਜੋ ਨਿਯਮਤ ਨਹੀਂ ਹੈ (ਜਿਵੇਂ ਕਿ ਤੁਹਾਡਾ ਆਪਣਾ ਗੁਣਕ ਲਿਖਣਾ) ਤਾਂ ਲਗਾਤਾਰ ਅੰਕਗਣਿਤ ਪੈਕਿੰਗ ਅਜੇ ਵੀ ਕੰਮ ਕਰ ਸਕਦੀ ਹੈ। ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਡੀਪ-ਲਰਨਿੰਗ ਐਕਸੀਲੇਟਰਾਂ ਜਾਂ ਹੋਰ ਉੱਚ-ਥਰੂਪੁੱਟ, ਅੰਕਗਣਿਤ-ਗੰਭੀਰ ਫੰਕਸ਼ਨਾਂ ਵਾਲੇ ਡਿਜ਼ਾਈਨ ਲਈ ਸਭ ਤੋਂ ਢੁਕਵਾਂ ਹੈ ਜੋ ਸਾਰੇ DSP ਸਰੋਤਾਂ ਤੋਂ ਵੱਧ ਹਨ। ਫ੍ਰੈਕਟਲ ਸੰਸਲੇਸ਼ਣ ਪ੍ਰੋਜੈਕਟ-ਵਿਆਪਕ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਨਾਲ ਮੈਡਿਊਲਾਂ 'ਤੇ ਬੇਲੋੜੀ ਬਲੋਟ ਹੋ ਸਕਦੀ ਹੈ ਜੋ ਫ੍ਰੈਕਟਲ ਅਨੁਕੂਲਨ ਲਈ ਢੁਕਵੇਂ ਨਹੀਂ ਹਨ।

ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਨੂੰ ਸਮਰੱਥ ਜਾਂ ਅਯੋਗ ਕਰਨਾ

Intel Stratix® 10 ਅਤੇ Intel Agilex™ ਡਿਵਾਈਸਾਂ ਲਈ, ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਛੋਟੇ ਗੁਣਕ (Verilog HDL ਜਾਂ VHDL ਵਿੱਚ ਕੋਈ ਵੀ A*B ਸਟੇਟਮੈਂਟ ਜਿੱਥੇ ਓਪਰੇਡਾਂ ਦੀ ਬਿੱਟ-ਚੌੜਾਈ 7 ਜਾਂ ਘੱਟ ਹੈ) ਲਈ ਆਪਣੇ ਆਪ ਚੱਲਦੀ ਹੈ। ਤੁਸੀਂ ਇਹਨਾਂ ਯੰਤਰਾਂ ਲਈ ਛੋਟੇ ਗੁਣਕ ਲਈ ਆਟੋਮੈਟਿਕ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਨੂੰ ਹੇਠਾਂ ਦਿੱਤੇ ਕਿਸੇ ਵੀ ਢੰਗ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਅਯੋਗ ਵੀ ਕਰ ਸਕਦੇ ਹੋ:

• RTL ਵਿੱਚ, DSP ਮਲਟੀਸਟਾਈਲ ਸੈਟ ਕਰੋ, ਜਿਵੇਂ ਕਿ “ਮਲਟੀਸਟਾਈਲ ਵੇਰੀਲੌਗ ਐਚਡੀਐਲ ਸਿੰਥੇਸਿਸ ਐਟਰੀਬਿਊਟ” ਵਰਣਨ ਕਰਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample: (* multstyle = “dsp”*) ਮੋਡੀਊਲ foo(…); ਮੋਡੀਊਲ foo(..) /* synthesis multstyle = “dsp” */;
• .qsf ਵਿੱਚ file, ਇੱਕ ਅਸਾਈਨਮੈਂਟ ਦੇ ਤੌਰ ਤੇ ਇਸ ਤਰ੍ਹਾਂ ਜੋੜੋ: set_instance_assignment -name DSP_BLOCK_BALANCING_IMPLEMENTATION \DSP_BLOCKS -to r

ਇਸ ਤੋਂ ਇਲਾਵਾ, Intel Stratix 10, Intel Agilex, Intel Arria® 10, ਅਤੇ Intel Cyclone® 10 GX ਡਿਵਾਈਸਾਂ ਲਈ, ਤੁਸੀਂ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ GUI ਵਿਕਲਪ ਜਾਂ ਸੰਬੰਧਿਤ FRACTAL_SYNTHESIS .qsfassignment ਨਾਲ ਗਲੋਬਲ ਤੌਰ 'ਤੇ ਜਾਂ ਖਾਸ ਗੁਣਕ ਲਈ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਨੂੰ ਸਮਰੱਥ ਕਰ ਸਕਦੇ ਹੋ।

• RTL ਵਿੱਚ, altera_attribute ਨੂੰ ਇਸ ਤਰ੍ਹਾਂ ਵਰਤੋ: (* altera_attribute = “-name FRACTAL_SYNTHESIS ON” *)
• .qsf ਵਿੱਚ file, ਇੱਕ ਅਸਾਈਨਮੈਂਟ ਦੇ ਤੌਰ 'ਤੇ ਇਸ ਤਰ੍ਹਾਂ ਸ਼ਾਮਲ ਕਰੋ: ਸੈੱਟ_ਗਲੋਬਲ_ਅਸਾਈਨਮੈਂਟ -ਨਾਮ FRACTAL_SYNTHESIS ON -entity

ਉਪਭੋਗਤਾ ਇੰਟਰਫੇਸ ਵਿੱਚ, ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ:

1. ਅਸਾਈਨਮੈਂਟਸ ➤ ਅਸਾਈਨਮੈਂਟ ਐਡੀਟਰ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
2. ਅਸਾਈਨਮੈਂਟ ਨਾਮ ਲਈ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਦੀ ਚੋਣ ਕਰੋ, ਮੁੱਲ ਲਈ ਚਾਲੂ ਕਰੋ, ਇਕਾਈ ਲਈ ਅੰਕਗਣਿਤ-ਇੰਟੈਂਸਿਵ ਇਕਾਈ ਦਾ ਨਾਮ, ਅਤੇ ਟੂ ਕਾਲਮ ਵਿੱਚ ਇੱਕ ਉਦਾਹਰਣ ਦਾ ਨਾਮ ਚੁਣੋ। ਤੁਸੀਂ ਇਕਾਈ ਦੀਆਂ ਸਾਰੀਆਂ ਉਦਾਹਰਨਾਂ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਵਾਈਲਡਕਾਰਡ (*) ਦਾਖਲ ਕਰ ਸਕਦੇ ਹੋ।

ਚਿੱਤਰ 18. ਅਸਾਈਨਮੈਂਟ ਐਡੀਟਰ ਵਿੱਚ ਫ੍ਰੈਕਟਲ ਸਿੰਥੇਸਿਸ ਅਸਾਈਨਮੈਂਟ

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• ਮਲਟੀਸਟਾਇਲ ਵੇਰੀਲੌਗ ਐਚਡੀਐਲ ਸਿੰਥੇਸਿਸ ਗੁਣ
  • Intel Quartus Prime Help ਵਿੱਚ।

ਸੰਤੁਸ਼ਟੀਜਨਕ ਨਤੀਜੇ ਸੁਰੱਖਿਅਤ ਰੱਖੋ

ਤੁਸੀਂ ਘੜੀਆਂ, RAM, ਅਤੇ DSPs ਨਾਲ ਸਬੰਧਤ ਵੱਡੇ ਬਲਾਕਾਂ ਦੀ ਪਲੇਸਮੈਂਟ ਨੂੰ ਲਾਕ ਕਰਨ ਲਈ ਸੰਤੋਸ਼ਜਨਕ ਸੰਕਲਨ ਨਤੀਜਿਆਂ ਨੂੰ ਬੈਕ-ਐਨੋਟੇਟਿੰਗ ਕਰਕੇ ਸਮਾਂ ਬੰਦ ਕਰਨ ਨੂੰ ਸਰਲ ਬਣਾ ਸਕਦੇ ਹੋ। ਇਸੇ ਤਰ੍ਹਾਂ, ਡਿਜ਼ਾਇਨ ਬਲਾਕ ਰੀਯੂਜ਼ ਤਕਨੀਕ ਤੁਹਾਨੂੰ ਖਾਸ FPGA ਪੈਰੀਫੇਰੀ ਜਾਂ ਕੋਰ ਲੌਜਿਕ ਡਿਜ਼ਾਈਨ ਬਲਾਕਾਂ (ਤਰਕ ਜਿਸ ਵਿੱਚ ਲੜੀਵਾਰ ਡਿਜ਼ਾਈਨ ਉਦਾਹਰਨ ਸ਼ਾਮਲ ਹੁੰਦੀ ਹੈ) ਲਈ ਤਸੱਲੀਬਖਸ਼ ਸੰਕਲਨ ਨਤੀਜਿਆਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਣ ਦੇ ਯੋਗ ਬਣਾਉਂਦੀ ਹੈ, ਅਤੇ ਫਿਰ ਉਹਨਾਂ ਬਲਾਕਾਂ ਨੂੰ ਬਾਅਦ ਦੇ ਸੰਕਲਨ ਵਿੱਚ ਮੁੜ ਵਰਤੋਂ। ਡਿਜ਼ਾਇਨ ਬਲਾਕ ਦੀ ਮੁੜ ਵਰਤੋਂ ਵਿੱਚ, ਤੁਸੀਂ ਇੱਕ ਡਿਜ਼ਾਇਨ ਭਾਗ ਦੇ ਤੌਰ ਤੇ ਲੜੀਬੱਧ ਉਦਾਹਰਨ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋ, ਅਤੇ ਫਿਰ ਸਫਲ ਸੰਕਲਨ ਤੋਂ ਬਾਅਦ ਭਾਗ ਨੂੰ ਸੁਰੱਖਿਅਤ ਅਤੇ ਨਿਰਯਾਤ ਕਰਦੇ ਹੋ। ਤਸੱਲੀਬਖਸ਼ ਨਤੀਜਿਆਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਣਾ ਅਤੇ ਦੁਬਾਰਾ ਵਰਤਣਾ ਤੁਹਾਨੂੰ ਕੰਪਾਈਲਰ ਦੇ ਯਤਨਾਂ ਅਤੇ ਸਮੇਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਦੇ ਸਿਰਫ਼ ਉਹਨਾਂ ਹਿੱਸਿਆਂ 'ਤੇ ਫੋਕਸ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ ਜਿਨ੍ਹਾਂ ਦਾ ਸਮਾਂ ਬੰਦ ਨਹੀਂ ਹੋਇਆ ਹੈ।

ਟਾਈਮਿੰਗ ਬੰਦ ਕਰਨ ਦੀ ਸਮੱਸਿਆ

• ਜਦੋਂ ਤੱਕ ਲਾਕਡਾਊਨ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ, ਕੰਪਾਈਲਰ ਵੱਖ-ਵੱਖ ਕਾਰਕਾਂ ਦੇ ਆਧਾਰ 'ਤੇ ਕੰਪਾਈਲੇਸ਼ਨ ਤੋਂ ਲੈ ਕੇ ਕੰਪਾਈਲੇਸ਼ਨ ਤੱਕ ਡਿਜ਼ਾਈਨ ਬਲਾਕਾਂ, ਘੜੀਆਂ, RAMs, ਅਤੇ DSPs ਨੂੰ ਵੱਖਰੇ ਢੰਗ ਨਾਲ ਲਾਗੂ ਕਰ ਸਕਦਾ ਹੈ।

ਸਮਾਂ ਬੰਦ ਕਰਨ ਦੇ ਹੱਲ

• ਪੰਨਾ 20 'ਤੇ ਘੜੀਆਂ, RAMs, ਅਤੇ DSPs ਨੂੰ ਲਾਕ ਡਾਉਨ ਕਰੋ — ਘੜੀਆਂ, RAM, ਅਤੇ DSPs ਨਾਲ ਸਬੰਧਤ ਵੱਡੇ ਬਲਾਕਾਂ ਦੀ ਪਲੇਸਮੈਂਟ ਨੂੰ ਲਾਕ ਕਰਨ ਲਈ ਤਸੱਲੀਬਖਸ਼ ਸੰਕਲਨ ਨਤੀਜਿਆਂ ਨੂੰ ਬੈਕ-ਐਨੋਟੇਟ ਕਰੋ।
• ਸਫ਼ਾ 21 'ਤੇ ਡਿਜ਼ਾਇਨ ਭਾਗ ਦੇ ਨਤੀਜੇ ਸੁਰੱਖਿਅਤ ਰੱਖੋ — ਉਹਨਾਂ ਬਲਾਕਾਂ ਲਈ ਭਾਗਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖੋ ਜੋ ਸਮੇਂ ਨੂੰ ਪੂਰਾ ਕਰਦੇ ਹਨ, ਅਤੇ ਦੂਜੇ ਡਿਜ਼ਾਈਨ ਬਲਾਕਾਂ 'ਤੇ ਅਨੁਕੂਲਤਾ ਨੂੰ ਫੋਕਸ ਕਰਦੇ ਹਨ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• ਬੈਕ-ਐਨੋਟੇਟ ਅਸਾਈਨਮੈਂਟ ਡਾਇਲਾਗ ਬਾਕਸ ਮਦਦ
• AN-899: ਤੇਜ਼ ਸੰਭਾਲ ਨਾਲ ਕੰਪਾਈਲ ਟਾਈਮ ਨੂੰ ਘਟਾਉਣਾ
• Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ: ਬਲਾਕ-ਅਧਾਰਿਤ ਡਿਜ਼ਾਈਨ

ਲਾਕ ਡਾਊਨ ਘੜੀਆਂ, ਰੈਮ ਅਤੇ ਡੀ.ਐਸ.ਪੀ

ਤੁਸੀਂ ਘੜੀਆਂ, ਰੈਮ, ਅਤੇ ਡੀਐਸਪੀਜ਼ ਨਾਲ ਸਬੰਧਤ ਵੱਡੇ ਬਲਾਕਾਂ ਦੀ ਪਲੇਸਮੈਂਟ ਨੂੰ ਲਾਕ ਕਰਨ ਲਈ ਸੰਤੋਸ਼ਜਨਕ ਸੰਕਲਨ ਨਤੀਜਿਆਂ ਨੂੰ ਬੈਕ-ਐਨੋਟੇਟਿੰਗ ਕਰਕੇ ਸਮਾਂ ਬੰਦ ਕਰਨ ਨੂੰ ਸਰਲ ਬਣਾ ਸਕਦੇ ਹੋ। ਵੱਡੇ ਬਲਾਕ ਪਲੇਸਮੈਂਟ ਨੂੰ ਬੰਦ ਕਰਨ ਨਾਲ ਘੱਟ ਰੌਲੇ ਨਾਲ ਉੱਚ fMAX ਪੈਦਾ ਹੋ ਸਕਦਾ ਹੈ। RAM ਅਤੇ DSPs ਵਰਗੇ ਵੱਡੇ ਬਲਾਕਾਂ ਨੂੰ ਤਾਲਾਬੰਦ ਕਰਨਾ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਹੋ ਸਕਦਾ ਹੈ ਕਿਉਂਕਿ ਇਹਨਾਂ ਬਲਾਕਾਂ ਵਿੱਚ ਨਿਯਮਤ LABs ਨਾਲੋਂ ਜ਼ਿਆਦਾ ਕਨੈਕਟੀਵਿਟੀ ਹੁੰਦੀ ਹੈ, ਪਲੇਸਮੈਂਟ ਦੌਰਾਨ ਅੰਦੋਲਨ ਨੂੰ ਗੁੰਝਲਦਾਰ ਬਣਾਉਂਦਾ ਹੈ। ਜਦੋਂ ਇੱਕ ਬੀਜ ਢੁਕਵੀਂ RAM ਅਤੇ DSP ਪਲੇਸਮੈਂਟ ਤੋਂ ਚੰਗੇ ਨਤੀਜੇ ਪੈਦਾ ਕਰਦਾ ਹੈ, ਤਾਂ ਤੁਸੀਂ ਉਸ ਪਲੇਸਮੈਂਟ ਨੂੰ ਬੈਕ-ਐਨੋਟੇਸ਼ਨ ਨਾਲ ਹਾਸਲ ਕਰ ਸਕਦੇ ਹੋ। ਬਾਅਦ ਦੇ ਕੰਪਾਈਲ ਚੰਗੇ ਬੀਜ ਤੋਂ ਉੱਚ ਗੁਣਵੱਤਾ ਵਾਲੀ RAM ਅਤੇ DSP ਪਲੇਸਮੈਂਟ ਤੋਂ ਲਾਭ ਉਠਾ ਸਕਦੇ ਹਨ। ਇਹ ਤਕਨੀਕ ਬਹੁਤ ਘੱਟ RAMs ਜਾਂ DSPs ਵਾਲੇ ਡਿਜ਼ਾਈਨਾਂ ਨੂੰ ਮਹੱਤਵਪੂਰਨ ਤੌਰ 'ਤੇ ਲਾਭ ਨਹੀਂ ਪਹੁੰਚਾਉਂਦੀ। ਅਗਲੇ ਸੰਕਲਨ ਵਿੱਚ ਵਰਤਣ ਲਈ ਆਖਰੀ ਸੰਕਲਨ ਤੋਂ .qsf ਵਿੱਚ ਡਿਵਾਈਸ ਸਰੋਤ ਅਸਾਈਨਮੈਂਟਾਂ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਅਸਾਈਨਮੈਂਟਸ ➤ ਬੈਕ-ਐਨੋਟੇਟ ਅਸਾਈਨਮੈਂਟਾਂ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਬੈਕ-ਐਨੋਟੇਸ਼ਨ ਕਿਸਮ ਸੂਚੀ ਵਿੱਚ ਬੈਕ-ਐਨੋਟੇਸ਼ਨ ਕਿਸਮ ਦੀ ਚੋਣ ਕਰੋ।

ਬੈਕ-ਐਨੋਟੇਟ ਅਸਾਈਨਮੈਂਟ ਡਾਇਲਾਗ ਬਾਕਸ

ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਤੁਸੀਂ ਹੇਠਾਂ ਦਿੱਤੇ quartus_cdb ਚੱਲਣਯੋਗ ਨਾਲ ਬੈਕ-ਐਨੋਟੇਸ਼ਨ ਚਲਾ ਸਕਦੇ ਹੋ। quartus_cdb -ਬੈਕ_ਐਨੋਟੇਟ [-ਡੀਐਸਪੀ] [-ਰਾਮ] [-ਘੜੀ]

ਨੋਟ ਕਰੋ

• ਐਗਜ਼ੀਕਿਊਟੇਬਲ ਵਾਧੂ [–dsp], [–ram], ਅਤੇ [–clock] ਵੇਰੀਏਬਲਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ ਜਿਨ੍ਹਾਂ ਨੂੰ ਬੈਕ-ਐਨੋਟੇਟ ਅਸਾਈਨਮੈਂਟ ਡਾਇਲਾਗ ਬਾਕਸ ਅਜੇ ਤੱਕ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦਾ ਹੈ।

ਡਿਜ਼ਾਇਨ ਭਾਗ ਦੇ ਨਤੀਜੇ ਸੁਰੱਖਿਅਤ ਰੱਖੋ

ਨੋਟ ਕਰੋ

• ਡਿਜ਼ਾਇਨ ਨੂੰ ਵੰਡਣ ਤੋਂ ਬਾਅਦ, ਤੁਸੀਂ ਉਹਨਾਂ ਬਲਾਕਾਂ ਲਈ ਭਾਗਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖ ਸਕਦੇ ਹੋ ਜੋ ਸਮੇਂ ਨੂੰ ਪੂਰਾ ਕਰਦੇ ਹਨ, ਅਤੇ ਦੂਜੇ ਡਿਜ਼ਾਈਨ ਬਲਾਕਾਂ 'ਤੇ ਅਨੁਕੂਲਤਾ ਫੋਕਸ ਕਰ ਸਕਦੇ ਹੋ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਫਾਸਟ ਪ੍ਰੀਜ਼ਰਵ ਵਿਕਲਪ ਇੱਕ ਸੁਰੱਖਿਅਤ ਭਾਗ ਦੇ ਤਰਕ ਨੂੰ ਸੰਕਲਨ ਦੌਰਾਨ ਸਿਰਫ਼ ਇੰਟਰਫੇਸ ਤਰਕ ਲਈ ਸਰਲ ਬਣਾਉਂਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਭਾਗ ਲਈ ਸੰਕਲਨ ਸਮਾਂ ਘਟਦਾ ਹੈ। ਫਾਸਟ ਪ੍ਰੀਜ਼ਰਵ ਸਿਰਫ ਰੂਟ ਭਾਗ ਦੀ ਮੁੜ ਵਰਤੋਂ ਅਤੇ ਅੰਸ਼ਕ ਪੁਨਰ-ਸੰਰਚਨਾ ਡਿਜ਼ਾਈਨ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਸਬ-ਮੌਡਿਊਲਾਂ ਵਾਲੇ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਜੋ ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ ਲਈ ਚੁਣੌਤੀਪੂਰਨ ਹਨ, ਤੁਸੀਂ ਮੋਡੀਊਲ ਦੇ ਭਾਗ ਦਾ ਸਟੈਂਡ-ਅਲੋਨ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਅਤੇ ਕੰਪਾਈਲੇਸ਼ਨ ਕਰ ਸਕਦੇ ਹੋ, ਅਤੇ ਫਿਰ ਬਾਅਦ ਦੇ ਸੰਕਲਨ ਵਿੱਚ ਲਾਗੂ ਕਰਨ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਣ ਲਈ ਟਾਈਮਿੰਗ-ਬੰਦ ਮੋਡੀਊਲ ਨੂੰ ਨਿਰਯਾਤ ਕਰ ਸਕਦੇ ਹੋ।

ਡਿਜ਼ਾਇਨ ਭਾਗ ਦੇ ਨਤੀਜਿਆਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰਨਾ

ਬਲਾਕ-ਅਧਾਰਿਤ ਡਿਜ਼ਾਈਨ ਲਈ ਡਿਜ਼ਾਈਨ ਵਿਭਾਗੀਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਡਿਜ਼ਾਇਨ ਵਿਭਾਗੀਕਰਨ ਤੁਹਾਨੂੰ ਤੁਹਾਡੇ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਵਿਅਕਤੀਗਤ ਤਰਕ ਬਲਾਕਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਣ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ, ਪਰ ਪਾਰਟੀਸ਼ਨ ਕਰਾਸਿੰਗ ਅਤੇ ਫਲੋਰਪਲਾਨ ਪ੍ਰਭਾਵਾਂ ਦੇ ਕਾਰਨ ਸੰਭਾਵੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਵੀ ਪੇਸ਼ ਕਰ ਸਕਦਾ ਹੈ। ਬਲਾਕ-ਅਧਾਰਿਤ ਡਿਜ਼ਾਈਨ ਤਕਨੀਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਤੁਹਾਨੂੰ ਇਹਨਾਂ ਕਾਰਕਾਂ ਨੂੰ ਸੰਤੁਲਿਤ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੇ ਉੱਚ ਪੱਧਰੀ ਪੜਾਅ ਰੂਟ ਭਾਗ ਦੀ ਮੁੜ ਵਰਤੋਂ ਡਿਜ਼ਾਈਨ ਲਈ ਭਾਗ ਸੰਭਾਲ ਪ੍ਰਵਾਹ ਦਾ ਵਰਣਨ ਕਰਦੇ ਹਨ:

1. ਪ੍ਰੋਸੈਸਿੰਗ ➤ ਸਟਾਰਟ ➤ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਵਿਸਥਾਰ ਸ਼ੁਰੂ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
2. ਪ੍ਰੋਜੈਕਟ ਨੈਵੀਗੇਟਰ ਵਿੱਚ, ਟਾਈਮਿੰਗ ਬੰਦ ਡਿਜ਼ਾਇਨ ਉਦਾਹਰਨ ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ, ਡਿਜ਼ਾਈਨ ਭਾਗ ਵੱਲ ਇਸ਼ਾਰਾ ਕਰੋ, ਅਤੇ ਇੱਕ ਭਾਗ ਦੀ ਕਿਸਮ ਚੁਣੋ, ਜਿਵੇਂ ਕਿ ਸਫ਼ਾ 23 ਉੱਤੇ ਡਿਜ਼ਾਈਨ ਭਾਗ ਸੈਟਿੰਗਾਂ ਦੱਸੀਆਂ ਗਈਆਂ ਹਨ।

ਡਿਜ਼ਾਈਨ ਭਾਗ ਬਣਾਓ

1. ਭਾਗ ਲਈ ਤਰਕ ਲੌਕ ਫਲੋਰ ਪਲੈਨਿੰਗ ਰੁਕਾਵਟਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰੋ। ਡਿਜ਼ਾਇਨ ਭਾਗ ਵਿੰਡੋ ਵਿੱਚ, ਭਾਗ ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ ਅਤੇ ਫਿਰ Logic Lock Region ➤ ਨਵਾਂ Logic Lock Region ਬਣਾਓ। ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਖੇਤਰ ਇੰਨਾ ਵੱਡਾ ਹੈ ਕਿ ਭਾਗ ਵਿੱਚ ਸਾਰੇ ਤਰਕ ਸ਼ਾਮਲ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ।
2. ਕੰਪਾਈਲੇਸ਼ਨ ਤੋਂ ਬਾਅਦ ਭਾਗ ਦੇ ਨਤੀਜੇ ਨਿਰਯਾਤ ਕਰਨ ਲਈ, ਡਿਜ਼ਾਈਨ ਭਾਗ ਵਿੰਡੋ ਵਿੱਚ, ਭਾਗ .qdb ਨੂੰ ਪੋਸਟ ਫਾਈਨਲ ਐਕਸਪੋਰਟ ਦੇ ਤੌਰ ਤੇ ਦਿਓ। File.

ਪੋਸਟ ਫਾਈਨਲ ਨਿਰਯਾਤ File

1. ਡਿਜ਼ਾਇਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨ ਅਤੇ ਭਾਗ ਨੂੰ ਨਿਰਯਾਤ ਕਰਨ ਲਈ, ਕੰਪਾਇਲੇਸ਼ਨ ਡੈਸ਼ਬੋਰਡ 'ਤੇ ਕੰਪਾਇਲ ਡਿਜ਼ਾਈਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
2. ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਉੱਚ ਪੱਧਰੀ ਪ੍ਰੋਜੈਕਟ ਖੋਲ੍ਹੋ।
3. ਅਸਾਈਨਮੈਂਟਸ ➤ ਸੈਟਿੰਗਾਂ ➤ ਕੰਪਾਈਲਰ ਸੈਟਿੰਗਜ਼ ➤ ਇਨਕਰੀਮੈਂਟਲ ਕੰਪਾਈਲ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਫਾਸਟ ਪ੍ਰੀਜ਼ਰਵ ਵਿਕਲਪ ਨੂੰ ਚਾਲੂ ਕਰੋ।

ਤੇਜ਼ ਸੰਭਾਲ ਵਿਕਲਪ

1. ਕਲਿਕ ਕਰੋ ਠੀਕ ਹੈ.
2. ਡਿਜ਼ਾਇਨ ਭਾਗ ਵਿੰਡੋ ਵਿੱਚ, ਨਿਰਯਾਤ ਕੀਤੇ .qdb ਨੂੰ ਭਾਗ ਡੇਟਾਬੇਸ ਦੇ ਤੌਰ ਤੇ ਦਿਓ File ਸਵਾਲ ਵਿੱਚ ਵੰਡ ਲਈ. ਇਹ .qdb ਹੁਣ ਪ੍ਰੋਜੈਕਟ ਵਿੱਚ ਇਸ ਭਾਗ ਲਈ ਸਰੋਤ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਫਾਸਟ ਪ੍ਰੀਜ਼ਰਵ ਵਿਕਲਪ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦੇ ਹੋ, ਤਾਂ ਕੰਪਾਈਲਰ ਆਯਾਤ ਕੀਤੇ ਭਾਗ ਦੇ ਤਰਕ ਨੂੰ ਸਿਰਫ ਇੰਟਰਫੇਸ ਤਰਕ ਤੱਕ ਘਟਾਉਂਦਾ ਹੈ, ਇਸ ਤਰ੍ਹਾਂ ਭਾਗ ਲਈ ਲੋੜੀਂਦੇ ਸੰਕਲਨ ਸਮੇਂ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।

ਡਿਜ਼ਾਇਨ ਭਾਗ ਸੈਟਿੰਗ

ਡਿਜ਼ਾਇਨ ਭਾਗ ਸੈਟਿੰਗ

ਵਿਕਲਪ	ਵਰਣਨ
ਭਾਗ ਦਾ ਨਾਮ	ਭਾਗ ਦਾ ਨਾਂ ਦੱਸਦਾ ਹੈ। ਹਰੇਕ ਭਾਗ ਦਾ ਨਾਂ ਵਿਲੱਖਣ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਸਿਰਫ਼ ਅੱਖਰਾਂ ਦਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਇੰਟੈਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਸੌਫਟਵੇਅਰ ਹਰੇਕ ਪ੍ਰੋਜੈਕਟ ਦੇ ਸੰਸ਼ੋਧਨ ਲਈ ਆਪਣੇ ਆਪ ਇੱਕ ਉੱਚ-ਪੱਧਰ (|) “ਰੂਟ_ਪਾਰਟੀਸ਼ਨ” ਬਣਾਉਂਦਾ ਹੈ।
ਦਰਜਾਬੰਦੀ ਮਾਰਗ	ਇਕਾਈ ਦੀ ਸਥਿਤੀ ਦਾ ਦਰਜਾਬੰਦੀ ਮਾਰਗ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਤੁਸੀਂ ਭਾਗ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋ। ਤੁਸੀਂ ਇਸ ਮੁੱਲ ਨੂੰ ਵਿੱਚ ਨਿਸ਼ਚਿਤ ਕਰਦੇ ਹੋ ਨਵਾਂ ਭਾਗ ਬਣਾਓ ਡਾਇਲਾਗ ਬਾਕਸ. ਰੂਟ ਭਾਗ ਲੜੀਵਾਰ ਮਾਰਗ ਹੈ |।
ਟਾਈਪ ਕਰੋ	ਹੇਠਾਂ ਦਿੱਤੇ ਭਾਗ ਕਿਸਮਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਨ ਲਈ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ ਜੋ ਕੰਪਾਈਲਰ ਭਾਗ ਦੀ ਪ੍ਰਕਿਰਿਆ ਅਤੇ ਲਾਗੂ ਕਰਨ ਦੇ ਤਰੀਕੇ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦਾ ਹੈ:
ਜਾਰੀ…

ਵਿਕਲਪ	ਵਰਣਨ
	•    ਡਿਫਾਲਟ— ਇੱਕ ਮਿਆਰੀ ਭਾਗ ਦੀ ਪਛਾਣ ਕਰਦਾ ਹੈ। ਕੰਪਾਈਲਰ ਸਬੰਧਿਤ ਡਿਜ਼ਾਈਨ ਸਰੋਤ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਭਾਗ ਦੀ ਪ੍ਰਕਿਰਿਆ ਕਰਦਾ ਹੈ files. •    ਮੁੜ-ਸੰਰਚਨਾਯੋਗ—ਅੰਸ਼ਕ ਪੁਨਰ-ਸੰਰਚਨਾ ਪ੍ਰਵਾਹ ਵਿੱਚ ਇੱਕ ਮੁੜ-ਸੰਰਚਨਾਯੋਗ ਭਾਗ ਦੀ ਪਛਾਣ ਕਰਦਾ ਹੈ। ਨਿਰਧਾਰਤ ਕਰੋ ਮੁੜ-ਸੰਰਚਨਾਯੋਗ ਸੰਸਲੇਸ਼ਣ ਦੇ ਨਤੀਜਿਆਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਣ ਲਈ ਟਾਈਪ ਕਰੋ, ਜਦੋਂ ਕਿ PR ਵਹਾਅ ਵਿੱਚ ਭਾਗ ਨੂੰ ਮੁੜ ਫਿੱਟ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। •    ਰਿਜ਼ਰਵਡ ਕੋਰ-ਬਲਾਕ-ਅਧਾਰਿਤ ਡਿਜ਼ਾਇਨ ਪ੍ਰਵਾਹ ਵਿੱਚ ਇੱਕ ਭਾਗ ਦੀ ਪਛਾਣ ਕਰਦਾ ਹੈ ਜੋ ਇੱਕ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਡਿਵਾਈਸ ਦੇ ਪੈਰੀਫੇਰੀ ਦੀ ਮੁੜ ਵਰਤੋਂ ਕਰਕੇ ਮੁੱਖ ਵਿਕਾਸ ਲਈ ਰਾਖਵਾਂ ਹੈ।
ਸੰਭਾਲ ਦਾ ਪੱਧਰ	ਭਾਗ ਲਈ ਹੇਠ ਦਿੱਤੇ ਸੁਰੱਖਿਆ ਪੱਧਰਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ: •    ਸੈੱਟ ਨਹੀਂ-ਕੋਈ ਸੁਰੱਖਿਆ ਪੱਧਰ ਨਿਰਧਾਰਤ ਨਹੀਂ ਕਰਦਾ। ਭਾਗ ਸਰੋਤ ਤੋਂ ਕੰਪਾਇਲ ਕਰਦਾ ਹੈ files. •    ਸੰਸ਼ਲੇਸ਼ਣ— ਭਾਗ ਸਿੰਥੇਸਾਈਜ਼ਡ ਸਨੈਪਸ਼ਾਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੰਪਾਇਲ ਕਰਦਾ ਹੈ। •    ਫਾਈਨਲ— ਭਾਗ ਅੰਤਿਮ ਸਨੈਪਸ਼ਾਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੰਪਾਇਲ ਕਰਦਾ ਹੈ। ਨਾਲ ਸੰਭਾਲ ਦਾ ਪੱਧਰ of ਸੰਸ਼ਲੇਸ਼ਣ or ਫਾਈਨਲ, ਸਰੋਤ ਕੋਡ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਸੰਸਲੇਸ਼ਣ ਵਿੱਚ ਦਿਖਾਈ ਨਹੀਂ ਦਿੰਦੀਆਂ।
ਖਾਲੀ	ਇੱਕ ਖਾਲੀ ਭਾਗ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ ਜਿਸਨੂੰ ਕੰਪਾਈਲਰ ਛੱਡਦਾ ਹੈ। ਇਹ ਸੈਟਿੰਗ ਦੇ ਨਾਲ ਅਸੰਗਤ ਹੈ ਰਿਜ਼ਰਵਡ ਕੋਰ ਅਤੇ ਭਾਗ ਡਾਟਾਬੇਸ File ਉਸੇ ਭਾਗ ਲਈ ਸੈਟਿੰਗ. ਦ ਸੰਭਾਲ ਦਾ ਪੱਧਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਸੈੱਟ ਨਹੀਂ. ਇੱਕ ਖਾਲੀ ਭਾਗ ਵਿੱਚ ਕੋਈ ਚਾਈਲਡ ਭਾਗ ਨਹੀਂ ਹੋ ਸਕਦਾ ਹੈ।
ਭਾਗ ਡਾਟਾਬੇਸ File	ਇੱਕ ਭਾਗ ਡਾਟਾਬੇਸ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ File (.qdb) ਜੋ ਕੰਪਾਈਲਰ ਭਾਗ ਦੇ ਸੰਕਲਨ ਦੌਰਾਨ ਵਰਤਦਾ ਹੈ। ਤੁਸੀਂ s ਲਈ .qdb ਨਿਰਯਾਤ ਕਰਦੇ ਹੋtagਸੰਕਲਨ ਦਾ e ਜਿਸਨੂੰ ਤੁਸੀਂ ਦੁਬਾਰਾ ਵਰਤਣਾ ਚਾਹੁੰਦੇ ਹੋ (ਸਿੰਥੇਸਾਈਜ਼ਡ ਜਾਂ ਫਾਈਨਲ)। ਉਹਨਾਂ ਨਤੀਜਿਆਂ ਨੂੰ ਕਿਸੇ ਹੋਰ ਸੰਦਰਭ ਵਿੱਚ ਮੁੜ ਵਰਤਣ ਲਈ .qdb ਨੂੰ ਭਾਗ ਦਿਓ।
ਇਕਾਈ ਰੀ-ਬਾਈਡਿੰਗ	• PR ਫਲੋ—ਉਸ ਇਕਾਈ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ ਜੋ ਹਰੇਕ ਲਾਗੂਕਰਨ ਸੰਸ਼ੋਧਨ ਵਿੱਚ ਡਿਫੌਲਟ ਵਿਅਕਤੀ ਨੂੰ ਬਦਲਦਾ ਹੈ। • ਰੂਟ ਪਾਰਟੀਸ਼ਨ ਰੀਯੂਜ਼ ਫਲੋ—ਉਸ ਇਕਾਈ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ ਜੋ ਉਪਭੋਗਤਾ ਪ੍ਰੋਜੈਕਟ ਵਿੱਚ ਰਿਜ਼ਰਵਡ ਕੋਰ ਤਰਕ ਨੂੰ ਬਦਲਦਾ ਹੈ।
ਰੰਗ	ਚਿੱਪ ਪਲੈਨਰ ​​ਅਤੇ ਡਿਜ਼ਾਇਨ ਪਾਰਟੀਸ਼ਨ ਪਲੈਨਰ ​​ਡਿਸਪਲੇਅ ਵਿੱਚ ਭਾਗ ਦੀ ਰੰਗ-ਕੋਡਿੰਗ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
ਪੋਸਟ ਸਿੰਥੇਸਿਸ ਐਕਸਪੋਰਟ File	ਭਾਗ ਲਈ ਸੰਸਲੇਸ਼ਣ ਤੋਂ ਬਾਅਦ ਦੇ ਸੰਕਲਨ ਨਤੀਜਿਆਂ ਨੂੰ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਨਿਰਯਾਤ ਕਰਦਾ ਹੈ .qdb ਨੂੰ ਜੋ ਤੁਸੀਂ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋ, ਹਰ ਵਾਰ ਜਦੋਂ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਸੰਸਲੇਸ਼ਣ ਚੱਲਦਾ ਹੈ। ਤੁਸੀਂ ਆਟੋਮੈਟਿਕ ਹੀ ਕਿਸੇ ਵੀ ਡਿਜ਼ਾਇਨ ਭਾਗ ਨੂੰ ਨਿਰਯਾਤ ਕਰ ਸਕਦੇ ਹੋ ਜਿਸ ਵਿੱਚ ਰੂਟ_ਪਾਰਟੀਸ਼ਨ ਸਮੇਤ, ਇੱਕ ਸੁਰੱਖਿਅਤ ਮੂਲ ਭਾਗ ਨਹੀਂ ਹੈ।
ਪੋਸਟ ਫਾਈਨਲ ਨਿਰਯਾਤ File	ਭਾਗ ਲਈ ਅੰਤਮ ਸੰਕਲਨ ਤੋਂ ਬਾਅਦ ਦੇ ਨਤੀਜਿਆਂ ਨੂੰ ਆਟੋਮੈਟਿਕਲੀ .qdb ਵਿੱਚ ਨਿਰਯਾਤ ਕਰਦਾ ਹੈ ਜੋ ਤੁਸੀਂ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋ, ਹਰ ਵਾਰ ਅੰਤਿਮ ਐੱਸ.tagਫਿਟਰ ਦਾ e. ਤੁਸੀਂ ਆਟੋਮੈਟਿਕ ਹੀ ਕਿਸੇ ਵੀ ਡਿਜ਼ਾਇਨ ਭਾਗ ਨੂੰ ਨਿਰਯਾਤ ਕਰ ਸਕਦੇ ਹੋ ਜਿਸ ਵਿੱਚ ਰੂਟ_ਪਾਰਟੀਸ਼ਨ ਸਮੇਤ, ਇੱਕ ਸੁਰੱਖਿਅਤ ਮੂਲ ਭਾਗ ਨਹੀਂ ਹੈ।

AN 903 ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਨਿਮਨਲਿਖਤ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ ਹੈ:

ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ	Intel Quartus Prime ਸੰਸਕਰਣ	ਤਬਦੀਲੀਆਂ
2021.02.25	19.3	"ਖਿੱਚੋ" ਨੂੰ "ਤਣਾਅ" ਨਾਲ ਬਦਲਿਆ ਗਿਆ ਡਿਜ਼ਾਈਨ ਆਰਟੀਐਲ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਅਨੁਕੂਲਿਤ ਕਰੋ ਵਿਸ਼ਾ
2020.03.23	19.3	ਕੋਡ s ਵਿੱਚ ਸੰਟੈਕਸ ਗਲਤੀ ਨੂੰ ਠੀਕ ਕੀਤਾ ਗਿਆamp"ਲਾਕ ਡਾਊਨ ਘੜੀਆਂ, RAMs, ਅਤੇ DSPs" ਵਿਸ਼ੇ ਵਿੱਚ।
2019.12.03	19.3	• ਪਹਿਲੀ ਜਨਤਕ ਰਿਲੀਜ਼।

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel AN 903 ਐਕਸਲੇਰੇਟਿੰਗ ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ AN 903 ਐਕਸਲੇਰੇਟਿੰਗ ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ, AN 903, ਐਕਸਲੇਰੇਟਿੰਗ ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ, ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ