intel AN 903 యాక్సిలరేటింగ్ టైమింగ్ క్లోజర్

AN 903: Intel® Quartus® Prime Pro ఎడిషన్‌లో వేగవంతమైన సమయ మూసివేత

ఆధునిక FPGA డిజైన్‌ల సాంద్రత మరియు సంక్లిష్టత, ఎంబెడెడ్ సిస్టమ్‌లు, IP మరియు హై-స్పీడ్ ఇంటర్‌ఫేస్‌లను మిళితం చేస్తుంది, ఇది టైమింగ్ క్లోజర్‌కు పెరుగుతున్న సవాళ్లను అందిస్తుంది. ఆలస్యమైన నిర్మాణ మార్పులు మరియు ధృవీకరణ సవాళ్లు ఎక్కువ సమయం తీసుకునే డిజైన్ పునరావృతాలకు దారి తీయవచ్చు. Intel® Quartus® Prime Pro ఎడిషన్ సాఫ్ట్‌వేర్‌లో ధృవీకరించబడిన మరియు పునరావృతమయ్యే పద్దతిని ఉపయోగించి టైమింగ్ మూసివేతను వేగవంతం చేయడానికి ఈ పత్రం మూడు దశలను సంగ్రహిస్తుంది. ఈ పద్దతిలో ప్రారంభ RTL విశ్లేషణ మరియు ఆప్టిమైజేషన్, అలాగే సంకలన సమయాన్ని తగ్గించడానికి మరియు డిజైన్ సంక్లిష్టత మరియు టైమింగ్ మూసివేతకు అవసరమైన పునరావృతాలను తగ్గించడానికి స్వయంచాలక సాంకేతికతలు ఉన్నాయి.

సమయ మూసివేత త్వరణం దశలు

సమయ మూసివేత త్వరణం దశలు

సమయ మూసివేత దశ	టైమింగ్ క్లోజర్ యాక్టివిటీ	వివరణాత్మక సమాచారం
దశ 1: RTLని విశ్లేషించండి మరియు ఆప్టిమైజ్ చేయండి	•    డిజైన్ అసిస్టెంట్ ఉల్లంఘనలను సరిచేయండి 4వ పేజీలో •    లాజిక్ స్థాయిలను తగ్గించండి 7వ పేజీలో •    అధిక ఫ్యాన్-అవుట్ నెట్‌లను తగ్గించండి 9వ పేజీలో	•    ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ ఆప్టిమైజేషన్ •    ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ సిఫార్సులు
దశ 2: కంపైలర్ ఆప్టిమైజేషన్‌ని వర్తింపజేయండి	•    కంపైలర్ ఆప్టిమైజేషన్ మోడ్‌లను వర్తింపజేయండి మరియు వ్యూహాలు 13వ పేజీలో •    అధిక వినియోగం కోసం రద్దీని తగ్గించండి 16వ పేజీలో	•    ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ సంకలనం •    ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ ఆప్టిమైజేషన్
దశ 3: సంతృప్తికరమైన ఫలితాలను సంరక్షించండి	•    గడియారాలు, RAMలు మరియు DSPలను లాక్ డౌన్ చేయండి 20వ పేజీలో •    డిజైన్ విభజన ఫలితాలను సంరక్షించండి 21వ పేజీలో	•    ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: బ్లాక్- ఆధారిత డిజైన్ •    AN-899: కంపైల్‌ను తగ్గించడం వేగవంతమైన సంరక్షణతో సమయం

దశ 1: డిజైన్ RTLని విశ్లేషించండి మరియు ఆప్టిమైజ్ చేయండి

మీ డిజైన్ యొక్క సోర్స్ కోడ్‌ని ఆప్టిమైజ్ చేయడం సాధారణంగా మీ ఫలితాల నాణ్యతను మెరుగుపరచడానికి మొదటి మరియు అత్యంత ప్రభావవంతమైన సాంకేతికత. ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ అసిస్టెంట్ ప్రాథమిక డిజైన్ నియమ ఉల్లంఘనలను త్వరగా సరిచేయడానికి మీకు సహాయం చేస్తుంది మరియు డిజైన్ ఆప్టిమైజేషన్ మరియు టైమింగ్ క్లోజర్‌ను సులభతరం చేసే RTL మార్పులను సిఫార్సు చేస్తుంది.

సమయ మూసివేత సమస్యలు

• అధిక లాజిక్ స్థాయిలు ఫిట్టర్ ప్రాసెసింగ్ క్రమం, వ్యవధి మరియు ఫలితాల నాణ్యతను ప్రభావితం చేస్తాయి.
• అధిక ఫ్యాన్-అవుట్ నెట్‌లు వనరుల రద్దీని కలిగిస్తాయి మరియు డేటా పాత్‌లపై అదనపు టెన్షన్‌ను జోడిస్తాయి, అనవసరంగా పాత్ క్రిటికల్‌ని పెంచుతాయి మరియు టైమింగ్ క్లోజర్‌ను క్లిష్టతరం చేస్తాయి. ఈ ఉద్రిక్తత అనేది అధిక ఫ్యాన్-అవుట్ సోర్స్ వైపు మార్గాన్ని (మరియు ఆ అధిక ఫ్యాన్-అవుట్ సిగ్నల్‌ను పంచుకునే అన్ని మార్గాలు) లాగడం ఆకర్షణ శక్తి.

టైమింగ్ క్లోజర్ సొల్యూషన్స్

• పేజీ 4లోని డిజైన్ అసిస్టెంట్ ఉల్లంఘనలను సరిచేయండి—మీ డిజైన్‌కు సంబంధించిన ప్రాథమిక డిజైన్ నియమ ఉల్లంఘనలను త్వరగా గుర్తించి సరిచేయడానికి.
• 7వ పేజీలో లాజిక్ స్థాయిలను తగ్గించండి—డిజైన్‌లోని అన్ని అంశాలు ఒకే విధమైన ఫిట్టర్ ఆప్టిమైజేషన్‌లను పొందగలవని నిర్ధారించడానికి మరియు కంపైల్ సమయాలను తగ్గించడానికి.
• 9వ పేజీలో అధిక ఫ్యాన్-అవుట్ నెట్‌లను తగ్గించండి-వనరుల రద్దీని తగ్గించడానికి మరియు టైమింగ్ మూసివేతను సులభతరం చేయడానికి.

సంబంధిత సమాచారం

• “డిజైన్ అసిస్టెంట్‌తో డిజైన్ రూల్ చెకింగ్,” ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ సిఫార్సులు
• “ఆప్టిమైజ్ సోర్స్ కోడ్,” ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ ఆప్టిమైజేషన్
• “ఫ్యాన్-అవుట్ కంట్రోల్ కోసం డూప్లికేట్ రిజిస్టర్లు,” ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ ఆప్టిమైజేషన్

డిజైన్ అసిస్టెంట్ ఉల్లంఘనలను సరిచేయండి

తెలిసిన టైమింగ్ మూసివేత సమస్యలను తొలగించడానికి ప్రారంభ రూపకల్పన విశ్లేషణ చేయడం ఉత్పాదకతను గణనీయంగా పెంచుతుంది. డిఫాల్ట్ సెట్టింగ్‌లతో ప్రారంభ సంకలనాన్ని అమలు చేసిన తర్వాత, మీరు మళ్లీ చేయవచ్చుview డిజైన్ అసిస్టెంట్ ప్రాథమిక విశ్లేషణ కోసం నివేదిస్తుంది. ప్రారంభించబడినప్పుడు, డిజైన్ అసిస్టెంట్ Intel FPGA-సిఫార్సు చేయబడిన డిజైన్ మార్గదర్శకాల యొక్క ప్రామాణిక సెట్‌కు వ్యతిరేకంగా ఏవైనా ఉల్లంఘనలను స్వయంచాలకంగా నివేదిస్తుంది. మీరు డిజైన్ అసిస్టెంట్‌ని కంపైలేషన్ ఫ్లో మోడ్‌లో అమలు చేయవచ్చు, ఇది మిమ్మల్ని అనుమతిస్తుంది view సంకలనానికి సంబంధించిన ఉల్లంఘనలు stagమీరు పరిగెత్తుతున్నారు. ప్రత్యామ్నాయంగా, డిజైన్ అసిస్టెంట్ టైమింగ్ ఎనలైజర్ మరియు చిప్ ప్లానర్‌లో విశ్లేషణ మోడ్‌లో అందుబాటులో ఉంది.

• కంపైలేషన్ ఫ్లో మోడ్ఒకటి లేదా అంతకంటే ఎక్కువ సెకన్లలో స్వయంచాలకంగా నడుస్తుందిtagసంకలనం యొక్క es. ఈ మోడ్‌లో, డిజైన్ అసిస్టెంట్ కంపైలేషన్ సమయంలో ఇన్-ఫ్లో (తాత్కాలిక) డేటాను ఉపయోగిస్తుంది.
• విశ్లేషణ మోడ్- నిర్దిష్ట సంకలనంలో డిజైన్ ఉల్లంఘనలను విశ్లేషించడానికి టైమింగ్ ఎనలైజర్ మరియు చిప్ ప్లానర్ నుండి డిజైన్ అసిస్టెంట్‌ని అమలు చేయండిtagఇ, సంకలన ప్రవాహంలో ముందుకు వెళ్లడానికి ముందు. విశ్లేషణ మోడ్‌లో, డిజైన్ అసిస్టెంట్ స్టాటిక్ కంపైలేషన్ స్నాప్‌షాట్ డేటాను ఉపయోగిస్తుంది.

డిజైన్ అసిస్టెంట్ ప్రతి నియమ ఉల్లంఘనను క్రింది తీవ్రత స్థాయిలలో ఒకదానితో నిర్దేశిస్తుంది. డిజైన్ అసిస్టెంట్ మీ డిజైన్‌లో ఏయే నియమాలను తనిఖీ చేయాలనుకుంటున్నారో మీరు పేర్కొనవచ్చు మరియు తీవ్రత స్థాయిలను అనుకూలీకరించవచ్చు, తద్వారా మీ డిజైన్‌కు ముఖ్యమైనది కాని నియమ తనిఖీలను తొలగిస్తుంది.

డిజైన్ అసిస్టెంట్ రూల్ తీవ్రత స్థాయిలు

వర్గాలు	వివరణ	తీవ్రత స్థాయి రంగు
క్లిష్టమైన	హ్యాండ్-ఆఫ్ కోసం చిరునామా సమస్య.	ఎరుపు
అధిక	క్రియాత్మక వైఫల్యానికి కారణమవుతుంది. తప్పిపోయిన లేదా తప్పు డిజైన్ డేటాను సూచించవచ్చు.	నారింజ రంగు
మధ్యస్థం	f కోసం ఫలితాల నాణ్యతను సంభావ్యంగా ప్రభావితం చేస్తుందిగరిష్టంగా లేదా వనరుల వినియోగం.	గోధుమ రంగు
తక్కువ	RTL కోడింగ్ మార్గదర్శకాల కోసం నియమం ఉత్తమ అభ్యాసాలను ప్రతిబింబిస్తుంది.	నీలం

డిజైన్ అసిస్టెంట్‌ని సెటప్ చేస్తోంది
మీరు మీ వ్యక్తిగత డిజైన్ లక్షణాలు మరియు రిపోర్టింగ్ అవసరాల కోసం డిజైన్ అసిస్టెంట్‌ని పూర్తిగా అనుకూలీకరించవచ్చు. అసైన్‌మెంట్‌లు ➤ సెట్టింగ్‌లు ➤ డిజైన్ అసిస్టెంట్ రూల్ సెట్టింగ్‌లు క్లిక్ చేసి వివిధ నిబంధనలకు ఏ నియమాలు మరియు పారామీటర్‌లు వర్తిస్తాయో నియంత్రించే ఎంపికలను పేర్కొనండిtagడిజైన్ రూల్ చెకింగ్ కోసం డిజైన్ కంపైలేషన్ యొక్క es.

అసిస్టెంట్ రూల్ సెట్టింగ్‌లను డిజైన్ చేయండి

రన్నింగ్ డిజైన్ అసిస్టెంట్
ఎనేబుల్ చేసినప్పుడు, డిజైన్ అసిస్టెంట్ కంపైలేషన్ సమయంలో ఆటోమేటిక్‌గా రన్ అవుతుంది మరియు కంపైలేషన్ రిపోర్ట్‌లో ఎనేబుల్ చేయబడిన డిజైన్ రూల్ ఉల్లంఘనలను నివేదిస్తుంది. ప్రత్యామ్నాయంగా, మీరు నిర్దిష్ట సంకలన స్నాప్‌షాట్‌పై విశ్లేషణ మోడ్‌లో డిజైన్ అసిస్టెంట్‌ని అమలు చేయవచ్చు, వాటిపై మాత్రమే విశ్లేషణను కేంద్రీకరించవచ్చు.tagఇ. కంపైలేషన్ సమయంలో ఆటోమేటెడ్ డిజైన్ అసిస్టెంట్ తనిఖీని ప్రారంభించడానికి:

• డిజైన్ అసిస్టెంట్ రూల్ సెట్టింగ్‌లలో కంపైలేషన్ సమయంలో డిజైన్ అసిస్టెంట్ ఎగ్జిక్యూషన్‌ని ప్రారంభించు ఆన్ చేయండి. స్నాప్‌షాట్‌కు వర్తించే ఏదైనా డిజైన్ నియమాలకు వ్యతిరేకంగా నిర్దిష్ట స్నాప్‌షాట్‌ను ధృవీకరించడానికి విశ్లేషణ మోడ్‌లో డిజైన్ అసిస్టెంట్‌ని అమలు చేయడానికి:
• టైమింగ్ ఎనలైజర్ లేదా చిప్ ప్లానర్ టాస్క్‌ల ప్యానెల్‌లో DRCని నివేదించు క్లిక్ చేయండి.

Viewing మరియు డిజైన్ అసిస్టెంట్ ఫలితాలను సరిదిద్దడం
డిజైన్ అసిస్టెంట్ నివేదికలు వివిధ s లో డిజైన్ నియమ ఉల్లంఘనలను ప్రారంభించాయిtagసంకలన నివేదిక యొక్క es.

సింథసిస్, ప్లాన్, ప్లేస్ మరియు ఫైనలైజ్ రిపోర్ట్‌లలో అసిస్టెంట్ ఫలితాలను డిజైన్ చేయండి

కు view ప్రతి నియమానికి సంబంధించిన ఫలితాలు, నియమాల జాబితాలోని నియమాన్ని క్లిక్ చేయండి. దిద్దుబాటు కోసం నియమం మరియు డిజైన్ సిఫార్సుల వివరణ కనిపిస్తుంది.

డిజైన్ అసిస్టెంట్ రూల్ ఉల్లంఘన సిఫార్సు

డిజైన్ నియమ ఉల్లంఘనలను సరిచేయడానికి మీ RTLని సవరించండి.

లాజిక్ స్థాయిలను తగ్గించండి

అధిక లాజిక్ స్థాయిలు ఫిట్టర్ యొక్క ఫలితాల నాణ్యతను ప్రభావితం చేస్తాయి ఎందుకంటే డిజైన్ క్లిష్టమైన మార్గం ఫిట్టర్ ప్రాసెసింగ్ క్రమం మరియు వ్యవధిని ప్రభావితం చేస్తుంది. ఫిట్టర్ టైమింగ్ స్లాక్ ఆధారంగా డిజైన్‌ను ఉంచుతుంది మరియు రూట్ చేస్తుంది. ఫిట్టర్ ముందుగా తక్కువ స్లాక్‌తో పొడవైన మార్గాలను ఉంచుతుంది. ఫిట్టర్ సాధారణంగా తక్కువ-లాజిక్ స్థాయి పాత్‌ల కంటే ఎక్కువ లాజిక్-లెవల్ పాత్‌లకు ప్రాధాన్యతనిస్తుంది. సాధారణంగా, ఫిట్టర్ s తర్వాతtagఇ పూర్తయింది, మిగిలి ఉన్న క్లిష్టమైన మార్గాలు అత్యధిక లాజిక్ స్థాయి పాత్‌లు కావు. ఫిట్టర్ ఉన్నత స్థాయి లాజిక్‌కు ప్రాధాన్యతనిచ్చే ప్లేస్‌మెంట్, రూటింగ్ మరియు రీటైమింగ్‌ను అందిస్తుంది. లాజిక్ స్థాయిని తగ్గించడం అనేది డిజైన్‌లోని అన్ని అంశాలు ఒకే ఫిట్టర్ ప్రాధాన్యతను పొందేలా చేయడంలో సహాయపడుతుంది. రన్ రిపోర్ట్స్ ➤ కస్టమ్ రిపోర్ట్స్ ➤ టైమింగ్ ఎనలైజర్‌లో టైమింగ్ రిపోర్ట్ చేసి పాత్‌లోని లాజిక్ స్థాయిలను చూపించే రిపోర్ట్‌లను రూపొందించండి. పాత్ టైమింగ్ విఫలమైతే మరియు లాజిక్ స్థాయిల సంఖ్య ఎక్కువగా ఉంటే, పనితీరును మెరుగుపరచడానికి డిజైన్‌లోని ఆ భాగంలో పైప్‌లైనింగ్‌ను జోడించడాన్ని పరిగణించండి.

పాత్ రిపోర్ట్‌లో లాజిక్ డెప్త్

లాజిక్ స్థాయి లోతును నివేదించడం
కంపైలర్స్ ప్లాన్ తర్వాత ఎస్tagఇ, మీరు టైమింగ్ ఎనలైజర్ Tcl కన్సోల్‌లో report_logic_depthని అమలు చేయవచ్చు view క్లాక్ డొమైన్‌లోని లాజిక్ స్థాయిల సంఖ్య. report_logic_depth అనేది క్రిటికల్ పాత్‌ల మధ్య లాజిక్ డెప్త్ పంపిణీని చూపుతుంది, మీరు మీ RTLలో లాజిక్ స్థాయిలను తగ్గించగల ప్రాంతాలను గుర్తించడానికి మిమ్మల్ని అనుమతిస్తుంది.

నివేదిక_లాజిక్_డెప్త్ -ప్యానెల్_పేరు -నుండి [get_clocks ] \ -to [get_clocks ]

నివేదిక_లాజిక్_డెప్త్ అవుట్‌పుట్

RTLని ఆప్టిమైజ్ చేయడం కోసం డేటాను పొందేందుకు, కంపైలర్ ప్లాన్ s తర్వాత report_logic_depthని అమలు చేయండిtagఇ, మిగిలిన ఫిట్టర్ లను అమలు చేయడానికి ముందుtages. లేకపోతే, ఫిట్టర్ అనంతర నివేదికలు ఫిజికల్ ఆప్టిమైజేషన్ (రీటైమింగ్ మరియు రీసింథసిస్) నుండి ఫలితాలను కూడా కలిగి ఉంటాయి.

పొరుగు మార్గాలను నివేదించడం
ఫిట్టర్‌ను అమలు చేసిన తర్వాత (ఫైనలైజ్) రుtagఇ, క్లిష్టమైన మార్గం యొక్క మూల కారణాన్ని గుర్తించడంలో సహాయపడటానికి మీరు report_neighbor_pathsని అమలు చేయవచ్చు (ఉదా.ample, అధిక లాజిక్ స్థాయి, రీటైమింగ్ పరిమితి, సబ్-ఆప్టిమల్ ప్లేస్‌మెంట్, I/O కాలమ్ క్రాసింగ్, హోల్డ్-ఫిక్స్ లేదా ఇతరాలు): report_neighbor_paths -to_clock -ఎన్‌పాత్‌లు -ప్యానెల్_పేరు

రిపోర్ట్_neighbor_paths అనుబంధిత స్లాక్, అదనపు పాత్ సారాంశం సమాచారం మరియు పాత్ బౌండింగ్ బాక్స్‌లతో సహా డిజైన్‌లో అత్యంత టైమింగ్-క్రిటికల్ పాత్‌లను నివేదిస్తుంది.

రిపోర్ట్_నైబర్_పాత్స్ అవుట్‌పుట్

report_neighbour_paths ప్రతి క్లిష్టమైన మార్గానికి ముందు మరియు తర్వాత మార్గాన్ని అత్యంత సమయ-క్లిష్టమైన మార్గాన్ని చూపుతుంది. మార్గం యొక్క రీటైమింగ్ లేదా లాజిక్ బ్యాలెన్సింగ్ పాత్‌లో ప్రతికూల స్లాక్ అయితే టైమింగ్ క్లోజర్‌ను సులభతరం చేస్తుంది, అయితే పాత్ బిఫోర్ లేదా పాత్ ఆఫ్టర్‌లో పాజిటివ్ స్లాక్ ఉంటుంది.

రీటైమింగ్‌ని ప్రారంభించడానికి, కింది ఎంపికలు ఆన్‌లో ఉన్నాయని నిర్ధారించుకోండి:

• రిజిస్టర్‌ల కోసం-అసైన్‌మెంట్‌లను ప్రారంభించండి ➤ సెట్టింగ్‌లు ➤ కంపైలర్ సెట్టింగ్‌లు ➤ రిజిస్టర్ ఆప్టిమైజేషన్ ➤ రిజిస్టర్ రీటైమింగ్‌ను అనుమతించండి
• RAM ముగింపు పాయింట్‌ల కోసం-అసైన్‌మెంట్‌లను ప్రారంభించండి ➤ సెట్టింగ్‌లు ➤ కంపైలర్ సెట్టింగ్‌లు ➤ ఫిట్టర్ సెట్టింగ్‌లు (అధునాతన) ➤ RAM రీటైమింగ్‌ను అనుమతించండి
• DSP ముగింపు పాయింట్‌ల కోసం-అసైన్‌మెంట్‌లను ప్రారంభించండి ➤ సెట్టింగ్‌లు ➤ కంపైలర్ సెట్టింగ్‌లు ➤ ఫిట్టర్ సెట్టింగ్‌లు (అధునాతన) ➤ DSP రీటైమింగ్‌ను అనుమతించండి

గమనిక

మరింత లాజిక్ బ్యాలెన్సింగ్ అవసరమైతే, మీరు తప్పనిసరిగా మీ RTLని మాన్యువల్‌గా సవరించాలి, లాజిక్‌ను క్లిష్టమైన మార్గం నుండి ముందు లేదా తర్వాత మార్గంకి తరలించండి.
రిజిస్టర్ యొక్క అవుట్‌పుట్ దాని ఇన్‌పుట్‌కి కనెక్ట్ చేయబడితే, ఒకటి లేదా రెండు పొరుగు మార్గాలు ప్రస్తుత పాత్‌కు సమానంగా ఉండవచ్చు. చెత్త స్లాక్‌తో పొరుగు మార్గాల కోసం వెతుకుతున్నప్పుడు, ప్రధాన మార్గం యొక్క ఆపరేటింగ్ పరిస్థితులు మాత్రమే కాకుండా అన్ని ఆపరేటింగ్ పరిస్థితులు పరిగణించబడతాయి.

సాంకేతిక మ్యాప్‌లో లాజిక్ స్థాయిలను దృశ్యమానం చేయడం Viewer
సాంకేతిక పటం Viewer స్కీమాటిక్, టెక్నాలజీ-మ్యాప్డ్, డిజైన్ నెట్‌లిస్ట్ యొక్క ప్రాతినిధ్యాలను కూడా అందిస్తుంది మరియు లాజిక్ స్థాయిల సంఖ్యను తగ్గించడం ద్వారా డిజైన్‌లోని ఏ ప్రాంతాలు ప్రయోజనం పొందవచ్చో చూడడంలో మీకు సహాయపడుతుంది. మీరు చిప్ ప్లానర్‌లో మార్గం యొక్క భౌతిక లేఅవుట్‌ను కూడా వివరంగా పరిశోధించవచ్చు. వాటిలో ఒకదానిలో సమయ మార్గాన్ని గుర్తించడం viewers, టైమింగ్ రిపోర్ట్‌లోని పాత్‌పై కుడి-క్లిక్ చేసి, మార్గాన్ని గుర్తించండి మరియు టెక్నాలజీ మ్యాప్‌లో గుర్తించండి ఎంచుకోండి Viewer.

అధిక ఫ్యాన్-అవుట్ నెట్‌లను తగ్గించండి

అధిక ఫ్యాన్-అవుట్ నెట్‌లు వనరుల రద్దీని కలిగిస్తాయి, తద్వారా సమయ మూసివేతను క్లిష్టతరం చేస్తుంది. సాధారణంగా, కంపైలర్ గడియారాలకు సంబంధించిన అధిక ఫ్యాన్-అవుట్ నెట్‌లను స్వయంచాలకంగా నిర్వహిస్తుంది. కంపైలర్ గ్లోబల్ క్లాక్ నెట్‌వర్క్‌కు గుర్తింపు పొందిన అధిక ఫ్యాన్-అవుట్ నెట్‌లను స్వయంచాలకంగా ప్రమోట్ చేస్తుంది. ప్లేస్ మరియు రూట్ సమయంలో కంపైలర్ అధిక ఆప్టిమైజేషన్ ప్రయత్నం చేస్తుందిtages, ఇది ప్రయోజనకరమైన రిజిస్టర్ డూప్లికేషన్‌కు దారితీస్తుంది. కింది మూలల్లో, మీరు మీ డిజైన్ RTLకి క్రింది మాన్యువల్ మార్పులు చేయడం ద్వారా రద్దీని తగ్గించవచ్చు:

అధిక ఫ్యాన్-అవుట్ నెట్ కార్నర్ కేసులు

డిజైన్ లక్షణం	మాన్యువల్ RTL ఆప్టిమైజేషన్
అధిక ఫ్యాన్-అవుట్ నెట్‌లు అనేక సోపానక్రమాలను లేదా భౌతికంగా దూర గమ్యస్థానాలకు చేరుకుంటాయి	హైరార్కీల అంతటా అధిక ఫ్యాన్ అవుట్ నెట్‌వర్క్‌లను మాన్యువల్‌గా డూప్లికేట్ చేయడానికి పైప్‌లైన్‌లోని చివరి రిజిస్టర్‌లో డూప్లికేట్_హైరార్కీ_డెప్త్ అసైన్‌మెంట్‌ను పేర్కొనండి. ప్లేస్‌మెంట్ సమయంలో నకిలీ రిజిస్టర్‌లకు డూప్లికేట్_రిజిస్టర్ అసైన్‌మెంట్‌ను పేర్కొనండి.
కాంబినేషన్ లాజిక్ నుండి DSP లేదా M20K మెమరీ బ్లాక్‌లకు నియంత్రణ సంకేతాలతో డిజైన్‌లు	రిజిస్టర్ నుండి DSP లేదా M20K మెమరీకి కంట్రోల్ సిగ్నల్‌ను డ్రైవ్ చేయండి.

సోపానక్రమం అంతటా నకిలీని నమోదు చేయండి
రిజిస్టర్ డూప్లికేషన్ మరియు ఫ్యాన్-అవుట్‌ల సృష్టికి మార్గనిర్దేశం చేసేందుకు పైప్‌లైన్‌లోని చివరి రిజిస్టర్‌లో మీరు duplicate_hierarchy_depth అసైన్‌మెంట్‌ను పేర్కొనవచ్చు. కింది బొమ్మలు క్రింది నకిలీ_హైరార్కీ_డెప్త్ అసైన్‌మెంట్ యొక్క ప్రభావాన్ని వివరిస్తాయి:

set_instance_assignment -name duplicate_hierarchy_depth -to \

ఎక్కడ:

• register_name—ఒక గొలుసులోని చివరి రిజిస్టర్ బహుళ సోపానక్రమాలకు అభిమానులను కలిగి ఉంటుంది.
• level_number—చైన్‌లో నకిలీ చేయడానికి రిజిస్టర్‌ల సంఖ్య.

మూర్తి 9. రిజిస్టర్ డూప్లికేషన్ ముందు
సోపానక్రమం అంతటా రిజిస్టర్ డూప్లికేషన్‌ను అమలు చేయడానికి duplicate_hierarchy_depth అసైన్‌మెంట్‌ని సెట్ చేయండి మరియు గొలుసులోని చివరి రిజిస్టర్‌ను అనుసరించి రిజిస్టర్‌ల ట్రీని సృష్టించండి. మీరు రిజిస్టర్ పేరు మరియు M ద్వారా ప్రాతినిధ్యం వహించే నకిలీల సంఖ్యను క్రింది ex లో పేర్కొనండిample. ఎరుపు బాణాలు నకిలీ రిజిస్టర్‌ల సంభావ్య స్థానాలను చూపుతాయి.

• set_instance_assignment –పేరు DUPLICATE_HIERARCHY_DEPTH – to regZ M

రిజిస్టర్ డూప్లికేషన్ = 1
కింది సింగిల్ లెవల్ రిజిస్టర్ డూప్లికేషన్‌ను పేర్కొనడం (M=1) డిజైన్ సోపానక్రమంలోని ఒక స్థాయి దిగువన ఒక రిజిస్టర్ (regZ)ని నకిలీ చేస్తుంది:

• set_instance_assignment –పేరు DUPLICATE_HIERARCHY_DEPTH – to regZ 1

రిజిస్టర్ డూప్లికేషన్ = 3
రిజిస్టర్ డూప్లికేషన్ యొక్క మూడు స్థాయిలను పేర్కొనడం (M=3) మూడు రిజిస్టర్‌లను (regZ, regY, regX) డూప్లికేట్ చేస్తుంది, వరుసగా మూడు, రెండు మరియు ఒక స్థాయి సోపానక్రమం:

• set_instance_assignment –పేరు DUPLICATE_HIERARCHY_DEPTH – to regZ 3

డూప్లికేట్ చేయడం మరియు రిజిస్టర్‌లను క్రమానుగతంగా క్రిందికి నెట్టడం ద్వారా, డిజైన్ అన్ని గమ్యస్థానాలకు ఒకే సంఖ్యలో చక్రాలను కలిగి ఉంటుంది, అయితే ఈ మార్గాల్లో పనితీరును బాగా వేగవంతం చేస్తుంది.

ప్లేస్‌మెంట్ సమయంలో నకిలీని నమోదు చేయండి
12వ పేజీలోని మూర్తి 11 చిప్ యొక్క విస్తృతంగా విస్తరించిన ప్రాంతానికి అధిక ఫ్యాన్-అవుట్‌తో రిజిస్టర్‌ను చూపుతుంది. ఈ రిజిస్టర్‌ని 50 సార్లు డూప్లికేట్ చేయడం ద్వారా, మీరు రిజిస్టర్ మరియు గమ్యస్థానాల మధ్య దూరాన్ని తగ్గించవచ్చు, ఇది చివరికి వేగవంతమైన గడియార పనితీరుకు దారి తీస్తుంది. నకిలీ_రిజిస్టర్‌ని కేటాయించడం వల్ల ఫ్యాన్-అవుట్‌ల ఉపసమితిని అందించే కొత్త రిజిస్టర్‌ల ప్లేస్‌మెంట్‌కు మార్గనిర్దేశం చేయడానికి భౌతిక సామీప్యాన్ని ప్రభావితం చేయడానికి కంపైలర్‌ని అనుమతిస్తుంది.

మూర్తి 12. ప్లేస్‌మెంట్ సమయంలో నకిలీని నమోదు చేయండి

గమనిక: చిప్‌లో సిగ్నల్‌ను ప్రసారం చేయడానికి, మల్టీలను ఉపయోగించండిtagఇ పైప్లైన్. పైప్‌లైన్‌లోని ప్రతి రిజిస్టర్‌లకు డూప్లికేట్_రిజిస్టర్ అసైన్‌మెంట్‌ను వర్తింపజేయండి. ఈ సాంకేతికత చిప్ అంతటా సిగ్నల్‌ను ప్రసారం చేసే చెట్టు నిర్మాణాన్ని సృష్టిస్తుంది.

Viewing డూప్లికేషన్ ఫలితాలు
డిజైన్ సంశ్లేషణ తరువాత, view సంకలన నివేదిక యొక్క సంశ్లేషణ ఫోల్డర్‌లో క్రమానుగత ట్రీ డూప్లికేషన్ సారాంశ నివేదికలో నకిలీ ఫలితాలు. నివేదిక కింది వాటిని అందిస్తుంది:

• డూప్లికేట్_హైరార్కీ_డెప్త్ అసైన్‌మెంట్ ఉన్న రిజిస్టర్‌లపై సమాచారం.
• అసైన్‌మెంట్‌తో మరిన్ని మెరుగుదలల కోసం మీరు ప్రారంభ బిందువుగా ఉపయోగించగల గొలుసు పొడవుకు కారణం.
• అమలు చేయబడిన నకిలీల నిర్మాణాన్ని బాగా అర్థం చేసుకోవడానికి మీరు ఉపయోగించగల గొలుసులోని వ్యక్తిగత రిజిస్టర్‌ల గురించిన సమాచారం.

ఫిట్టర్ నివేదికలో డూప్లికేట్_రిజిస్టర్ సెట్టింగ్ ఉన్న రిజిస్టర్‌ల విభాగం కూడా ఉంటుంది.

కంపైలర్ ఆప్టిమైజేషన్ టెక్నిక్‌లను వర్తింపజేయండి

చాలా ఎక్కువ శాతం ఉపయోగించుకునే డిజైన్‌లుtagFPGA పరికర వనరుల యొక్క e వనరుల రద్దీని కలిగిస్తుంది, దీని ఫలితంగా తక్కువ fMAX మరియు మరింత క్లిష్టమైన సమయ మూసివేత ఏర్పడుతుంది. కంపైలర్ యొక్క ఆప్టిమైజేషన్ మోడ్ సెట్టింగ్‌లు సంశ్లేషణ సమయంలో కంపైలర్ ప్రయత్నాల దృష్టిని పేర్కొనడానికి మిమ్మల్ని అనుమతిస్తాయి. ఉదాహరణకుampఅలాగే, మీరు ఏరియా కోసం సంశ్లేషణను ఆప్టిమైజ్ చేస్తారు, లేదా వనరుల రద్దీని పరిష్కరించేటప్పుడు రూటబిలిటీ. మీరు ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ స్పేస్ ఎక్స్‌ప్లోరర్ IIలో ఇదే ఆప్టిమైజేషన్ మోడ్ సెట్టింగ్‌ల కలయికలతో ప్రయోగాలు చేయవచ్చు. ఈ సెట్టింగ్‌లు మరియు ఇతర మాన్యువల్ టెక్నిక్‌లు ఎక్కువగా ఉపయోగించబడిన డిజైన్‌లలో రద్దీని తగ్గించడంలో మీకు సహాయపడతాయి.

సమయ మూసివేత సమస్య

• చాలా ఎక్కువ పరికర వనరుల వినియోగంతో డిజైన్‌లు సమయ మూసివేతను క్లిష్టతరం చేస్తాయి.

టైమింగ్ క్లోజర్ సొల్యూషన్స్

• పేజీ 13లో కంపైలర్ ఆప్టిమైజేషన్ మోడ్‌లు మరియు వ్యూహాలను వర్తింపజేయండి-డిజైన్ సింథసిస్ కోసం ప్రాథమిక ఆప్టిమైజేషన్ మోడ్ లక్ష్యాన్ని పేర్కొనండి.
• 16వ పేజీలోని ప్రాంతం మరియు రూటబిలిటీ ఎంపికలతో ప్రయోగం — రద్దీని తగ్గించడానికి మరియు ప్రాంతం మరియు రూటబిలిటీ లక్ష్యాలను చేరుకోవడానికి సెట్టింగ్‌ల అదనపు సేకరణలను వర్తింపజేయండి.
• పేజీ 16లోని అంకగణిత-ఇంటెన్సివ్ డిజైన్‌ల కోసం ఫ్రాక్టల్ సింథసిస్‌ను పరిగణించండి-అధిక-నిర్గమాంశ, అంకగణిత-ఇంటెన్సివ్ డిజైన్‌ల కోసం, ఫ్రాక్టల్ సింథసిస్ గుణకం క్రమబద్ధీకరణ, రీటైమింగ్ మరియు నిరంతర అంకగణిత ప్యాకింగ్ ద్వారా పరికర వనరుల వినియోగాన్ని తగ్గిస్తుంది.

సంబంధిత సమాచారం

• “టైమింగ్ క్లోజర్ అండ్ ఆప్టిమైజేషన్” చాప్టర్, ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ ఆప్టిమైజేషన్
• ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: డిజైన్ కంపైలేషన్

కంపైలర్ ఆప్టిమైజేషన్ మోడ్‌లు మరియు వ్యూహాలను వర్తింపజేయండి

కంపైలర్ ఆప్టిమైజేషన్ మోడ్‌లు మరియు డిజైన్ స్పేస్ ఎక్స్‌ప్లోరర్ II (DSE II) కంపైలేషన్ వ్యూహాలను వర్తింపజేయడానికి క్రింది సమాచారాన్ని ఉపయోగించండి.

కంపైలర్ ఆప్టిమైజేషన్ మోడ్ సెట్టింగ్‌లతో ప్రయోగం
కంపైలర్ ఆప్టిమైజేషన్ మోడ్ సెట్టింగ్‌లతో ప్రయోగాలు చేయడానికి ఈ దశలను అనుసరించండి:

1. ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ను సృష్టించండి లేదా తెరవండి.
2. కంపైలర్ యొక్క ఉన్నత-స్థాయి ఆప్టిమైజేషన్ వ్యూహాన్ని పేర్కొనడానికి, అసైన్‌మెంట్‌లు ➤ సెట్టింగ్‌లు ➤ కంపైలర్ సెట్టింగ్‌లు క్లిక్ చేయండి. 4వ పేజీలోని టేబుల్ 14 వివరించినట్లుగా, కింది మోడ్ సెట్టింగ్‌లలో దేనితోనైనా ప్రయోగం చేయండి.
3. ఈ సెట్టింగ్‌లతో డిజైన్‌ను కంపైల్ చేయడానికి, కంపైలేషన్ డాష్‌బోర్డ్‌లో కంపైలేషన్‌ను ప్రారంభించు క్లిక్ చేయండి.
4. View సంకలన నివేదికలో సంకలనం ఫలితాలు.
5. టూల్స్ ➤ టైమింగ్ ఎనలైజర్‌ని క్లిక్ చేయండి view పనితీరుపై ఆప్టిమైజేషన్ సెట్టింగ్‌ల ఫలితాలు.

కంపైలర్ ఆప్టిమైజేషన్ మోడ్ సెట్టింగ్‌లు

ఆప్టిమైజేషన్ మోడ్‌లు (కంపైలర్ సెట్టింగ్‌ల పేజీ)

ఆప్టిమైజేషన్ మోడ్	వివరణ
సమతుల్య (సాధారణ ప్రవాహం)	కంపైలర్ సమయ పరిమితులను గౌరవించే సమతుల్య అమలు కోసం సంశ్లేషణను ఆప్టిమైజ్ చేస్తుంది.
హై పెర్ఫార్మెన్స్ ఎఫర్ట్	కంపైలర్ ప్లేస్‌మెంట్ మరియు రూటింగ్ సమయంలో టైమింగ్ ఆప్టిమైజేషన్ ప్రయత్నాన్ని పెంచుతుంది మరియు టైమింగ్-సంబంధిత ఫిజికల్ సింథసిస్ ఆప్టిమైజేషన్‌లను (రిజిస్టర్ ఆప్టిమైజేషన్ సెట్టింగ్‌లకు) ఎనేబుల్ చేస్తుంది. ప్రతి అదనపు ఆప్టిమైజేషన్ సంకలన సమయాన్ని పెంచుతుంది.
గరిష్ట ప్లేస్‌మెంట్ ప్రయత్నంతో అధిక పనితీరు	అదే కంపైలర్ ఆప్టిమైజేషన్‌లను ప్రారంభిస్తుంది హై పెర్ఫార్మెన్స్ ఎఫర్ట్, అదనపు ప్లేస్‌మెంట్ ఆప్టిమైజేషన్ ప్రయత్నంతో.
ఉన్నతమైన పనితీరు	అదే కంపైలర్ ఆప్టిమైజేషన్‌లను ప్రారంభిస్తుంది హై పెర్ఫార్మెన్స్ ఎఫర్ట్, మరియు లాజిక్ ఏరియాకు సంభావ్య పెరుగుదలతో డిజైన్ పనితీరును గరిష్టీకరించడానికి విశ్లేషణ & సంశ్లేషణ సమయంలో మరిన్ని ఆప్టిమైజేషన్‌లను జోడిస్తుంది. డిజైన్ వినియోగం ఇప్పటికే చాలా ఎక్కువగా ఉంటే, ఈ ఐచ్ఛికం అమర్చడంలో ఇబ్బందికి దారితీయవచ్చు, ఇది మొత్తం ఆప్టిమైజేషన్ నాణ్యతను కూడా ప్రతికూలంగా ప్రభావితం చేస్తుంది.
గరిష్ట ప్లేస్‌మెంట్ ప్రయత్నంతో అత్యుత్తమ పనితీరు	అదే కంపైలర్ ఆప్టిమైజేషన్‌లను ప్రారంభిస్తుంది ఉన్నతమైన పనితీరు, అదనపు ప్లేస్‌మెంట్ ఆప్టిమైజేషన్ ప్రయత్నంతో.
దూకుడు ప్రాంతం	డిజైన్ పనితీరు యొక్క సంభావ్య వ్యయంతో డిజైన్‌ను అమలు చేయడానికి అవసరమైన పరికర ప్రాంతాన్ని తగ్గించడానికి కంపైలర్ దూకుడు ప్రయత్నం చేస్తుంది.
హై ప్లేస్‌మెంట్ రూటబిలిటీ ఎఫర్ట్	కంపైలర్ డిజైన్ ప్రాంతం, పనితీరు మరియు సంకలన సమయం యొక్క సంభావ్య వ్యయంతో డిజైన్‌ను రూట్ చేయడానికి అధిక ప్రయత్నం చేస్తుంది. కంపైలర్ రూటింగ్ వినియోగాన్ని తగ్గించడానికి అదనపు సమయాన్ని వెచ్చిస్తుంది, ఇది రూటబిలిటీని మెరుగుపరుస్తుంది మరియు డైనమిక్ శక్తిని కూడా ఆదా చేస్తుంది.
అధిక ప్యాకింగ్ రూటబిలిటీ ప్రయత్నం	కంపైలర్ డిజైన్ ప్రాంతం, పనితీరు మరియు సంకలన సమయం యొక్క సంభావ్య వ్యయంతో డిజైన్‌ను రూట్ చేయడానికి అధిక ప్రయత్నం చేస్తుంది. కంపైలర్ రిజిస్టర్లను ప్యాకింగ్ చేయడానికి అదనపు సమయాన్ని వెచ్చిస్తుంది, ఇది రూటబిలిటీని మెరుగుపరుస్తుంది మరియు డైనమిక్ శక్తిని కూడా ఆదా చేస్తుంది.
రూటబిలిటీ కోసం నెట్‌లిస్ట్‌ని ఆప్టిమైజ్ చేయండి	కంపైలర్ పనితీరు యొక్క సాధ్యమైన వ్యయంతో రూటబిలిటీని పెంచడానికి నెట్‌లిస్ట్ మార్పులను అమలు చేస్తుంది.
కొనసాగింది…

ఆప్టిమైజేషన్ మోడ్	వివరణ
అధిక శక్తి ప్రయత్నం	కంపైలర్ తక్కువ శక్తి కోసం సంశ్లేషణను ఆప్టిమైజ్ చేయడానికి అధిక ప్రయత్నం చేస్తుంది. అధిక శక్తి ప్రయత్నం సంశ్లేషణ రన్ సమయాన్ని పెంచుతుంది.
దూకుడు శక్తి	తక్కువ శక్తి కోసం సంశ్లేషణను ఆప్టిమైజ్ చేయడానికి దూకుడు ప్రయత్నం చేస్తుంది. కంపైలర్ అత్యధికంగా పేర్కొన్న లేదా అంచనా వేసిన టోగుల్ రేట్లతో సిగ్నల్స్ యొక్క రూటింగ్ వినియోగాన్ని మరింత తగ్గిస్తుంది, అదనపు డైనమిక్ శక్తిని ఆదా చేస్తుంది కానీ పనితీరును ప్రభావితం చేస్తుంది.
దూకుడు కంపైల్ సమయం	తగ్గిన ప్రయత్నం మరియు తక్కువ పనితీరు ఆప్టిమైజేషన్‌లతో డిజైన్‌ను అమలు చేయడానికి అవసరమైన కంపైల్ సమయాన్ని తగ్గిస్తుంది. ఈ ఎంపిక కొన్ని వివరణాత్మక రిపోర్టింగ్ ఫంక్షన్‌లను కూడా నిలిపివేస్తుంది. గమనిక: ఆన్ చేస్తోంది దూకుడు కంపైల్ సమయం ఇంటెల్ క్వార్టస్ ప్రైమ్ సెట్టింగ్‌లను ప్రారంభిస్తుంది File (.qsf) సెట్టింగ్‌లు ఇతర .qsf సెట్టింగ్‌ల ద్వారా భర్తీ చేయబడవు.

డిజైన్ స్పేస్ ఎక్స్‌ప్లోరర్ II కంపైలేషన్ స్ట్రాటజీస్
వనరు, పనితీరు లేదా పవర్ ఆప్టిమైజేషన్ లక్ష్యాల కోసం సరైన ప్రాజెక్ట్ సెట్టింగ్‌లను కనుగొనడానికి DSE II మిమ్మల్ని అనుమతిస్తుంది. DSE II ఒక నిర్దిష్ట లక్ష్యాన్ని సాధించడానికి సెట్టింగులు మరియు పరిమితుల యొక్క విభిన్న ప్రీసెట్ కలయికలను ఉపయోగించి డిజైన్‌ను పునరుక్తిగా కంపైల్ చేయడానికి మిమ్మల్ని అనుమతిస్తుంది. DSE II మీ లక్ష్యాలను చేరుకోవడానికి ఉత్తమ సెట్టింగ్‌ల కలయికను నివేదిస్తుంది. DSE II అడ్వాన్ కూడా తీసుకోవచ్చుtagబహుళ కంప్యూటర్లలో విత్తనాలను కంపైల్ చేయడానికి సమాంతరీకరణ సామర్ధ్యాల ఇ. DSE II కంపైలేషన్ స్ట్రాటజీ సెట్టింగ్‌లు 4వ పేజీలోని టేబుల్ 14లోని ఆప్టిమైజేషన్ మోడ్ సెట్టింగ్‌లను ప్రతిధ్వనిస్తాయి

డిజైన్ స్పేస్ ఎక్స్‌ప్లోరర్ II

DSE II కోసం కంపైలేషన్ స్ట్రాటజీని పేర్కొనడానికి ఈ దశలను అనుసరించండి:

1. DSE IIని ప్రారంభించడానికి (మరియు ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌ను మూసివేయండి), టూల్స్ ➤ లాంచ్ డిజైన్ స్పేస్ ఎక్స్‌ప్లోరర్ II క్లిక్ చేయండి. ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ మూసివేయబడిన తర్వాత DSE II తెరవబడుతుంది.
2. DSE II టూల్‌బార్‌లో, అన్వేషణ చిహ్నాన్ని క్లిక్ చేయండి.
3. అన్వేషణ పాయింట్లను విస్తరించండి.
4. డిజైన్ అన్వేషణను ఎంచుకోండి. ఆ వ్యూహాలను లక్ష్యంగా చేసుకుని డిజైన్ అన్వేషణలను అమలు చేయడానికి సంకలన వ్యూహాలలో దేనినైనా ప్రారంభించండి.

అధిక వినియోగం కోసం రద్దీని తగ్గించండి

80% కంటే ఎక్కువ పరికర వనరులను ఉపయోగించుకునే డిజైన్‌లు సాధారణంగా టైమింగ్ క్లోజర్‌లో చాలా ఇబ్బందిని కలిగిస్తాయి. రద్దీని మరింత తగ్గించడానికి మరియు టైమింగ్ మూసివేతను సులభతరం చేయడానికి మీరు క్రింది మాన్యువల్ మరియు ఆటోమేటెడ్ టెక్నిక్‌లను వర్తింపజేయవచ్చు.

• పేజీ 16లో ప్రాంతం మరియు రూటబిలిటీ ఎంపికలతో ప్రయోగం
• 16వ పేజీలోని అంకగణిత-ఇంటెన్సివ్ డిజైన్‌ల కోసం ఫ్రాక్టల్ సింథసిస్‌ను పరిగణించండి

ప్రాంతం మరియు రూటబిలిటీ ఎంపికలతో ప్రయోగం

పరికర వినియోగం రూటింగ్ రద్దీని కలిగించినప్పుడు, మీరు మీ డిజైన్ కోసం వనరుల వినియోగం మరియు రద్దీని తగ్గించడానికి ప్రాంతం మరియు రూటబిలిటీ ఆప్టిమైజేషన్ సెట్టింగ్‌లతో ప్రయోగాలు చేయవచ్చు. ఈ సెట్టింగ్‌లను యాక్సెస్ చేయడానికి అసైన్‌మెంట్‌లు ➤ సెట్టింగ్‌లు ➤ కంపైలర్ సెట్టింగ్‌లు ➤ ఆప్టిమైజేషన్ మోడ్‌ను క్లిక్ చేయండి:

ప్రాంతం మరియు రూటబిలిటీ ఎంపికలు

అంకగణిత-ఇంటెన్సివ్ డిజైన్‌ల కోసం ఫ్రాక్టల్ సింథసిస్‌ను పరిగణించండి

అధిక-నిర్గమాంశ, అంకగణిత-ఇంటెన్సివ్ డిజైన్‌ల కోసం, మీరు పరికర వనరుల వినియోగాన్ని మెరుగుపరచడానికి ఆటోమేటిక్ ఫ్రాక్టల్ సింథసిస్ ఆప్టిమైజేషన్‌లను ప్రారంభించవచ్చు. ఫ్రాక్టల్ సింథసిస్ ఆప్టిమైజేషన్‌లలో మల్టిప్లైయర్ రెగ్యులరైజేషన్ మరియు రీటైమింగ్, అలాగే నిరంతర అంకగణిత ప్యాకింగ్ ఉన్నాయి. ఆప్టిమైజేషన్‌లు పెద్ద సంఖ్యలో తక్కువ-ఖచ్చితమైన అంకగణిత కార్యకలాపాలతో డిజైన్‌లను లక్ష్యంగా చేసుకుంటాయి (చేర్పులు మరియు గుణకారాలు వంటివి). మీరు ప్రపంచవ్యాప్తంగా లేదా నిర్దిష్ట మల్టిప్లైయర్‌ల కోసం మాత్రమే ఫ్రాక్టల్ సంశ్లేషణను ప్రారంభించవచ్చు. ఆదర్శ పరిస్థితులలో, ఫ్రాక్టల్ సింథసిస్ ఆప్టిమైజేషన్ 20-45% ప్రాంతం తగ్గింపును సాధించగలదు.

గుణకం రెగ్యులరైజేషన్ మరియు రీటైమింగ్
మల్టిప్లైయర్ రెగ్యులరైజేషన్ మరియు రీటైమింగ్ అత్యంత ఆప్టిమైజ్ చేయబడిన సాఫ్ట్ మల్టిప్లైయర్ ఇంప్లిమెంటేషన్‌ల యొక్క అనుమితిని నిర్వహిస్తుంది. కంపైలర్ రెండు లేదా అంతకంటే ఎక్కువ పైప్‌లైన్‌లకు బ్యాక్‌వర్డ్ రీటైమింగ్‌ని వర్తింపజేయవచ్చుtagఅవసరమైతే es. మీరు ఫ్రాక్టల్ సంశ్లేషణను ప్రారంభించినప్పుడు, కంపైలర్ సంతకం చేసిన మరియు సంతకం చేయని మల్టిప్లైయర్‌లకు గుణకం క్రమబద్ధీకరణ మరియు రీటైమింగ్‌ని వర్తింపజేస్తుంది.

మూర్తి 16. గుణకం రీటైమింగ్

గమనిక

• గుణకం క్రమబద్ధీకరణ లాజిక్ వనరులను మాత్రమే ఉపయోగిస్తుంది మరియు DSP బ్లాక్‌లను ఉపయోగించదు.
• FRACTAL_SYNTHESIS QSF అసైన్‌మెంట్ సెట్ చేయబడిన మాడ్యూల్‌లలో సంతకం చేసిన మరియు సంతకం చేయని మల్టిప్లైయర్‌లకు గుణకం రెగ్యులరైజేషన్ మరియు రీటైమింగ్ వర్తించబడుతుంది.

నిరంతర అంకగణిత ప్యాకింగ్
నిరంతర అంకగణిత ప్యాకింగ్ Intel FPGA LAB లకు సరిపోయేలా సరైన పరిమాణంలో లాజిక్ బ్లాక్‌లుగా అంకగణిత గేట్‌లను తిరిగి సంశ్లేషణ చేస్తుంది. ఈ ఆప్టిమైజేషన్ అంకగణిత బ్లాక్‌ల కోసం 100% వరకు LAB వనరుల వినియోగాన్ని అనుమతిస్తుంది. మీరు ఫ్రాక్టల్ సింథసిస్‌ని ఎనేబుల్ చేసినప్పుడు, కంపైలర్ ఈ ఆప్టిమైజేషన్‌ని అన్ని క్యారీ చైన్‌లు మరియు టూ-ఇన్‌పుట్ లాజిక్ గేట్‌లకు వర్తింపజేస్తుంది. ఈ ఆప్టిమైజేషన్ యాడర్ ట్రీలు, మల్టిప్లైయర్‌లు మరియు ఏదైనా ఇతర అంకగణిత-సంబంధిత లాజిక్‌లను ప్యాక్ చేయగలదు.

నిరంతర అంకగణిత ప్యాకింగ్

గమనిక

నిరంతర అంకగణిత ప్యాకింగ్ గుణకం క్రమబద్ధీకరణ నుండి స్వతంత్రంగా పనిచేస్తుందని గమనించండి. కాబట్టి, మీరు క్రమబద్ధీకరించబడని గుణకాన్ని ఉపయోగిస్తుంటే (మీ స్వంత గుణకం రాయడం వంటివి) అప్పుడు నిరంతర అంకగణిత ప్యాకింగ్ ఇప్పటికీ పనిచేయగలదు. డీప్-లెర్నింగ్ యాక్సిలరేటర్‌లు లేదా అన్ని DSP వనరులను మించే ఇతర అధిక-నిర్గమాంశ, అంకగణిత-ఇంటెన్సివ్ ఫంక్షన్‌లతో కూడిన డిజైన్‌లకు ఫ్రాక్టల్ సింథసిస్ ఆప్టిమైజేషన్ చాలా అనుకూలంగా ఉంటుంది. ప్రాజెక్ట్-వైడ్ ఫ్రాక్టల్ సింథసిస్‌ను ప్రారంభించడం వలన ఫ్రాక్టల్ ఆప్టిమైజేషన్‌లకు సరిపడని మాడ్యూల్స్‌పై అనవసరమైన ఉబ్బరం ఏర్పడుతుంది.

ఫ్రాక్టల్ సింథసిస్‌ని ప్రారంభించడం లేదా నిలిపివేయడం

Intel Stratix® 10 మరియు Intel Agilex™ పరికరాల కోసం, చిన్న మల్టిప్లైయర్‌ల కోసం ఫ్రాక్టల్ సింథసిస్ ఆప్టిమైజేషన్ ఆటోమేటిక్‌గా అమలవుతుంది (వెరిలాగ్ HDL లేదా VHDLలో ఏదైనా A*B స్టేట్‌మెంట్, ఇక్కడ ఆపరాండ్‌ల బిట్-వెడల్పు 7 లేదా అంతకంటే తక్కువ). మీరు క్రింది పద్ధతుల్లో దేనినైనా ఉపయోగించి ఈ పరికరాల కోసం చిన్న మల్టిప్లైయర్‌ల కోసం ఆటోమేటిక్ ఫ్రాక్టల్ సంశ్లేషణను కూడా నిలిపివేయవచ్చు:

• RTLలో, "Multstyle Verilog HDL సింథసిస్ అట్రిబ్యూట్" వివరించినట్లుగా, DSP మల్టీస్టైల్‌ను సెట్ చేయండి. ఉదాహరణకుample: (* multstyle = "dsp" *) మాడ్యూల్ foo(...); మాడ్యూల్ foo(..) /* సింథసిస్ multstyle = “dsp” */;
• .qsf లో file, కింది విధంగా అసైన్‌మెంట్‌గా జోడించండి: set_instance_assignment -name DSP_BLOCK_BALANCING_IMPLEMENTATION \DSP_BLOCKS -కి r

అదనంగా, Intel Stratix 10, Intel Agilex, Intel Arria® 10, మరియు Intel Cyclone® 10 GX పరికరాల కోసం, మీరు ఫ్రాక్టల్ సింథసిస్ GUI ఎంపిక లేదా సంబంధిత FRACTAL_SYNTHESIS అసైన్‌మెంట్‌తో ప్రపంచవ్యాప్తంగా లేదా నిర్దిష్ట మల్టిప్లైయర్‌ల కోసం ఫ్రాక్టల్ సంశ్లేషణను ప్రారంభించవచ్చు:

• RTLలో, altera_attributeని ఈ క్రింది విధంగా ఉపయోగించండి: (* altera_attribute = “-name FRACTAL_SYNTHESIS ON” *)
• .qsf లో file, కింది విధంగా అసైన్‌మెంట్‌గా జోడించండి: set_global_assignment -name FRACTAL_SYNTHESIS ON -entity

వినియోగదారు ఇంటర్‌ఫేస్‌లో, ఈ దశలను అనుసరించండి:

1. అసైన్‌మెంట్‌లు ➤ అసైన్‌మెంట్ ఎడిటర్‌ని క్లిక్ చేయండి.
2. అసైన్‌మెంట్ పేరు కోసం ఫ్రాక్టల్ సింథసిస్, ఆన్ ఫర్ ది వాల్యూ, ఎంటిటీ కోసం అంకగణిత-ఇంటెన్సివ్ ఎంటిటీ పేరు మరియు టు కాలమ్‌లో ఒక ఉదాహరణ పేరును ఎంచుకోండి. ఎంటిటీకి సంబంధించిన అన్ని సందర్భాలను కేటాయించడానికి To కోసం మీరు వైల్డ్‌కార్డ్ (*)ని నమోదు చేయవచ్చు.

మూర్తి 18. అసైన్‌మెంట్ ఎడిటర్‌లో ఫ్రాక్టల్ సింథసిస్ అసైన్‌మెంట్

సంబంధిత సమాచారం

• మల్టీస్టైల్ వెరిలాగ్ HDL సింథసిస్ లక్షణం
  • Intel Quartus Prime సహాయం.

సంతృప్తికరమైన ఫలితాలను సంరక్షించండి

మీరు గడియారాలు, RAMలు మరియు DSPలకు సంబంధించిన పెద్ద బ్లాక్‌ల ప్లేస్‌మెంట్‌ను లాక్ చేయడానికి సంతృప్తికరమైన సంకలన ఫలితాలను తిరిగి ఉల్లేఖించడం ద్వారా టైమింగ్ క్లోజర్‌ను సులభతరం చేయవచ్చు. అదేవిధంగా, డిజైన్ బ్లాక్ రీయూజ్ టెక్నిక్ నిర్దిష్ట FPGA పెరిఫెరీ లేదా కోర్ లాజిక్ డిజైన్ బ్లాక్‌ల కోసం సంతృప్తికరమైన సంకలన ఫలితాలను భద్రపరచడానికి మిమ్మల్ని అనుమతిస్తుంది (క్రమానుగత డిజైన్ ఉదాహరణను కలిగి ఉన్న లాజిక్), ఆపై ఆ బ్లాక్‌లను తదుపరి సంకలనాల్లో మళ్లీ ఉపయోగిస్తుంది. డిజైన్ బ్లాక్ పునర్వినియోగంలో, మీరు క్రమానుగత ఉదాహరణను డిజైన్ విభజనగా కేటాయించి, ఆపై విజయవంతమైన సంకలనం తర్వాత విభజనను సంరక్షించి, ఎగుమతి చేయండి. సంతృప్తికరమైన ఫలితాలను సంరక్షించడం మరియు తిరిగి ఉపయోగించడం వలన కంపైలర్ యొక్క ప్రయత్నం మరియు సమయాన్ని మూసివేయని డిజైన్‌లోని భాగాలపై మాత్రమే దృష్టి పెట్టడానికి మిమ్మల్ని అనుమతిస్తుంది.

సమయ మూసివేత సమస్య

• లాక్ డౌన్ చేయకపోతే, కంపైలర్ డిజైన్ బ్లాక్‌లు, గడియారాలు, RAMలు మరియు DSPలను వివిధ కారకాలపై ఆధారపడి కంపైలేషన్ నుండి కంపైలేషన్ వరకు భిన్నంగా అమలు చేయవచ్చు.

టైమింగ్ క్లోజర్ సొల్యూషన్స్

• 20వ పేజీలో లాక్ డౌన్ క్లాక్‌లు, ర్యామ్‌లు మరియు DSPలు-గడియారాలు, RAMలు మరియు DSPలకు సంబంధించిన పెద్ద బ్లాక్‌ల ప్లేస్‌మెంట్‌ను లాక్ డౌన్ చేయడానికి సంతృప్తికరమైన సంకలన ఫలితాలను తిరిగి ఉల్లేఖించండి.
• పేజీ 21లో డిజైన్ విభజన ఫలితాలను సంరక్షించండి-సమయానికి అనుగుణంగా ఉండే బ్లాక్‌ల కోసం విభజనలను సంరక్షించండి మరియు ఇతర డిజైన్ బ్లాక్‌లపై ఆప్టిమైజేషన్‌ను ఫోకస్ చేయండి.

సంబంధిత సమాచారం

• వెనుక-ఉల్లేఖన అసైన్‌మెంట్ డైలాగ్ బాక్స్ సహాయం
• AN-899: ఫాస్ట్ ప్రిజర్వేషన్‌తో కంపైల్ సమయాన్ని తగ్గించడం
• ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ యూజర్ గైడ్: బ్లాక్-బేస్డ్ డిజైన్

గడియారాలు, RAMలు మరియు DSPలను లాక్ డౌన్ చేయండి

మీరు క్లాక్‌లు, ర్యామ్‌లు మరియు DSPలకు సంబంధించిన పెద్ద బ్లాక్‌ల ప్లేస్‌మెంట్‌ను లాక్ డౌన్ చేయడానికి సంతృప్తికరమైన సంకలన ఫలితాలను తిరిగి ఉల్లేఖించడం ద్వారా టైమింగ్ క్లోజర్‌ను సులభతరం చేయవచ్చు. పెద్ద బ్లాక్ ప్లేస్‌మెంట్‌ను లాక్ చేయడం వలన తక్కువ శబ్దంతో అధిక fMAX ఉత్పత్తి అవుతుంది. RAMలు మరియు DSPల వంటి పెద్ద బ్లాక్‌లను లాక్ చేయడం ప్రభావవంతంగా ఉంటుంది, ఎందుకంటే ఈ బ్లాక్‌లు సాధారణ LABల కంటే భారీ కనెక్టివిటీని కలిగి ఉంటాయి, ప్లేస్‌మెంట్ సమయంలో కదలికను క్లిష్టతరం చేస్తాయి. తగిన RAM మరియు DSP ప్లేస్‌మెంట్ నుండి విత్తనం మంచి ఫలితాలను అందించినప్పుడు, మీరు ఆ ప్లేస్‌మెంట్‌ను బ్యాక్-ఉల్లేఖనతో క్యాప్చర్ చేయవచ్చు. తదుపరి కంపైల్‌లు మంచి విత్తనం నుండి అధిక నాణ్యత గల RAM మరియు DSP ప్లేస్‌మెంట్ నుండి ప్రయోజనం పొందవచ్చు. ఈ సాంకేతికత చాలా తక్కువ RAMలు లేదా DSPలతో డిజైన్‌లకు గణనీయంగా ప్రయోజనం కలిగించదు. తదుపరి సంకలనంలో ఉపయోగించడానికి చివరి సంకలనం నుండి .qsfకి పరికర వనరుల అసైన్‌మెంట్‌లను కాపీ చేయడానికి అసైన్‌మెంట్‌లు ➤ బ్యాక్-అన్నోటేట్ అసైన్‌మెంట్‌లను క్లిక్ చేయండి. వెనుక ఉల్లేఖన రకం జాబితాలో వెనుక ఉల్లేఖన రకాన్ని ఎంచుకోండి.

వెనుక-ఉల్లేఖన అసైన్‌మెంట్ డైలాగ్ బాక్స్

ప్రత్యామ్నాయంగా, మీరు క్రింది quartus_cdb ఎక్జిక్యూటబుల్‌తో బ్యాక్-ఉల్లేఖనాన్ని అమలు చేయవచ్చు. క్వార్టస్_సిడిబి –back_annotate [–dsp] [–ram] [–clock]

గమనిక

• ఎక్జిక్యూటబుల్ అదనపు [–dsp], [–ram], మరియు [–clock] వేరియబుల్స్‌కు మద్దతు ఇస్తుంది, ఇది బ్యాక్-అనోటేట్ అసైన్‌మెంట్ డైలాగ్ బాక్స్ ఇంకా సపోర్ట్ చేయదు.

డిజైన్ విభజన ఫలితాలను సంరక్షించండి

గమనిక

• డిజైన్‌ను విభజించిన తర్వాత, మీరు సమయానికి అనుగుణంగా ఉండే బ్లాక్‌ల కోసం విభజనలను భద్రపరచవచ్చు మరియు ఇతర డిజైన్ బ్లాక్‌లపై ఆప్టిమైజేషన్‌ను ఫోకస్ చేయవచ్చు. అదనంగా, ఫాస్ట్ ప్రిజర్వ్ ఎంపిక సంరక్షించబడిన విభజన యొక్క లాజిక్‌ను సంకలనం సమయంలో ఇంటర్‌ఫేస్ లాజిక్‌కు మాత్రమే సులభతరం చేస్తుంది, తద్వారా విభజన కోసం సంకలన సమయాన్ని తగ్గిస్తుంది. ఫాస్ట్ ప్రిజర్వ్ రూట్ విభజన పునర్వినియోగం మరియు పాక్షిక రీకాన్ఫిగరేషన్ డిజైన్‌లకు మాత్రమే మద్దతు ఇస్తుంది. టైమింగ్ క్లోజర్ కోసం సవాలుగా ఉన్న ఉప-మాడ్యూల్‌లతో డిజైన్‌ల కోసం, మీరు మాడ్యూల్ విభజన యొక్క స్టాండ్-ఒంటరిగా ఆప్టిమైజేషన్ మరియు కంపైలేషన్ చేయవచ్చు, ఆపై తదుపరి సంకలనాల్లో అమలును కాపాడేందుకు టైమింగ్-క్లోజ్డ్ మాడ్యూల్‌ను ఎగుమతి చేయవచ్చు.

డిజైన్ విభజన ఫలితాలను సంరక్షించడం

బ్లాక్-ఆధారిత డిజైన్‌కు డిజైన్ విభజన అవసరం. డిజైన్ విభజన మీ డిజైన్‌లో వ్యక్తిగత లాజిక్ బ్లాక్‌లను భద్రపరచడానికి మిమ్మల్ని అనుమతిస్తుంది, అయితే విభజన క్రాసింగ్ మరియు ఫ్లోర్‌ప్లాన్ ప్రభావాల కారణంగా సంభావ్య పనితీరు నష్టాన్ని కూడా పరిచయం చేయవచ్చు. బ్లాక్-ఆధారిత డిజైన్ పద్ధతులను ఉపయోగిస్తున్నప్పుడు మీరు ఈ కారకాలను సమతుల్యం చేయాలి. కింది ఉన్నత స్థాయి దశలు రూట్ విభజన పునర్వినియోగ డిజైన్ల కోసం విభజన సంరక్షణ ప్రవాహాన్ని వివరిస్తాయి:

1. ప్రాసెసింగ్ ➤ ప్రారంభం ➤ స్టార్ట్ ఎనాలిసిస్ & ఎలబరేషన్ క్లిక్ చేయండి.
2. ప్రాజెక్ట్ నావిగేటర్‌లో, టైమింగ్ క్లోజ్డ్ డిజైన్ ఇన్‌స్టాన్స్‌పై కుడి-క్లిక్ చేసి, డిజైన్ పార్టిషన్‌కి పాయింట్ చేసి, 23వ పేజీలోని డిజైన్ విభజన సెట్టింగ్‌లు వివరించినట్లుగా, విభజన రకాన్ని ఎంచుకోండి.

డిజైన్ విభజనలను సృష్టించండి

1. విభజన కోసం లాజిక్ లాక్ ఫ్లోర్‌ప్లానింగ్ పరిమితులను నిర్వచించండి. డిజైన్ విభజనల విండోలో, విభజనపై కుడి-క్లిక్ చేసి, ఆపై లాజిక్ లాక్ రీజియన్‌ని క్లిక్ చేయండి ➤ కొత్త లాజిక్ లాక్ రీజియన్‌ని సృష్టించండి. విభజనలో అన్ని లాజిక్‌లను చేర్చడానికి ప్రాంతం తగినంత పెద్దదని నిర్ధారించుకోండి.
2. కంపైలేషన్ తరువాత విభజన ఫలితాలను ఎగుమతి చేయడానికి, డిజైన్ విభజనల విండోలో, విభజన .qdbని పోస్ట్ ఫైనల్ ఎగుమతిగా పేర్కొనండి File.

పోస్ట్ ఫైనల్ ఎగుమతి File

1. డిజైన్‌ను కంపైల్ చేయడానికి మరియు విభజనను ఎగుమతి చేయడానికి, కంపైలేషన్ డాష్‌బోర్డ్‌లో కంపైల్ డిజైన్‌ని క్లిక్ చేయండి.
2. ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌లో అగ్ర-స్థాయి ప్రాజెక్ట్‌ను తెరవండి.
3. అసైన్‌మెంట్‌లు ➤ సెట్టింగ్‌లు ➤ కంపైలర్ సెట్టింగ్‌లు ➤ ఇంక్రిమెంటల్ కంపైల్ క్లిక్ చేయండి. ఫాస్ట్ ప్రిజర్వ్ ఎంపికను ఆన్ చేయండి.

ఫాస్ట్ ప్రిజర్వ్ ఎంపిక

1. సరే క్లిక్ చేయండి.
2. డిజైన్ విభజనల విండోలో, ఎగుమతి చేసిన .qdbని విభజన డేటాబేస్‌గా పేర్కొనండి File ప్రశ్నలోని విభజన కోసం. ఈ .qdb ఇప్పుడు ప్రాజెక్ట్‌లో ఈ విభజనకు మూలం. మీరు ఫాస్ట్ ప్రిజర్వ్ ఎంపికను ప్రారంభించినప్పుడు, కంపైలర్ దిగుమతి చేసుకున్న విభజన యొక్క లాజిక్‌ను ఇంటర్‌ఫేస్ లాజిక్‌కు మాత్రమే తగ్గిస్తుంది, తద్వారా విభజనకు అవసరమైన కంపైలేషన్ సమయాన్ని తగ్గిస్తుంది.

విభజన సెట్టింగులను డిజైన్ చేయండి

విభజన సెట్టింగులను డిజైన్ చేయండి

ఎంపిక	వివరణ
విభజన పేరు	విభజన పేరును నిర్దేశిస్తుంది. ప్రతి విభజన పేరు తప్పనిసరిగా ప్రత్యేకంగా ఉండాలి మరియు ఆల్ఫాన్యూమరిక్ అక్షరాలను మాత్రమే కలిగి ఉండాలి. ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ ప్రతి ప్రాజెక్ట్ పునర్విమర్శ కోసం స్వయంచాలకంగా ఉన్నత-స్థాయి (|) “రూట్_పార్టీషన్”ని సృష్టిస్తుంది.
సోపానక్రమం మార్గం	మీరు విభజనకు కేటాయించిన ఎంటిటీ ఉదాహరణ యొక్క క్రమానుగత మార్గాన్ని నిర్దేశిస్తుంది. మీరు ఈ విలువను లో పేర్కొనండి కొత్త విభజనను సృష్టించండి డైలాగ్ బాక్స్. మూల విభజన సోపానక్రమం మార్గం |.
టైప్ చేయండి	కంపైలర్ విభజనను ఎలా ప్రాసెస్ చేస్తుంది మరియు అమలు చేస్తుందో నియంత్రించే క్రింది విభజన రకాల్లో ఒకదానిని పేర్కొనడానికి రెండుసార్లు క్లిక్ చేయండి:
కొనసాగింది…

ఎంపిక	వివరణ
	•    డిఫాల్ట్- ప్రామాణిక విభజనను గుర్తిస్తుంది. కంపైలర్ అనుబంధిత డిజైన్ మూలాన్ని ఉపయోగించి విభజనను ప్రాసెస్ చేస్తుంది files. •    పునర్నిర్మించదగినది- పాక్షిక రీకాన్ఫిగరేషన్ ఫ్లోలో పునర్నిర్మించదగిన విభజనను గుర్తిస్తుంది. పేర్కొనండి పునర్నిర్మించదగినది PR ప్రవాహంలో విభజనను రీఫిట్ చేయడానికి అనుమతించేటప్పుడు, సంశ్లేషణ ఫలితాలను సంరక్షించడానికి టైప్ చేయండి. •    రిజర్వ్డ్ కోర్పరికర పరిధులను తిరిగి ఉపయోగిస్తున్న వినియోగదారు ద్వారా కోర్ డెవలప్‌మెంట్ కోసం రిజర్వు చేయబడిన బ్లాక్-ఆధారిత డిజైన్ ఫ్లోలో విభజనను గుర్తిస్తుంది.
సంరక్షణ స్థాయి	విభజన కోసం కింది సంరక్షణ స్థాయిలలో ఒకదాన్ని పేర్కొంటుంది: •    సెట్ చేయలేదు- సంరక్షణ స్థాయిని పేర్కొనలేదు. విభజన మూలం నుండి కంపైల్ చేస్తుంది files. •    సంశ్లేషణ చేయబడింది- విభజన సంశ్లేషణ చేయబడిన స్నాప్‌షాట్‌ను ఉపయోగించి కంపైల్ చేస్తుంది. •    ఫైనల్విభజన తుది స్నాప్‌షాట్‌ను ఉపయోగించి కంపైల్ చేస్తుంది. తో సంరక్షణ స్థాయి of సంశ్లేషణ చేయబడింది or ఫైనల్, సోర్స్ కోడ్‌లో మార్పులు సంశ్లేషణలో కనిపించవు.
ఖాళీ	కంపైలర్ దాటవేసే ఖాళీ విభజనను పేర్కొంటుంది. ఈ సెట్టింగ్ దీనికి అనుకూలంగా లేదు రిజర్వ్డ్ కోర్ మరియు విభజన డేటాబేస్ File అదే విభజన కోసం సెట్టింగులు. ది సంరక్షణ స్థాయి ఉండాలి సెట్ చేయలేదు. ఖాళీ విభజన ఏ చైల్డ్ విభజనలను కలిగి ఉండదు.
విభజన డేటాబేస్ File	విభజన డేటాబేస్ను నిర్దేశిస్తుంది File (.qdb) విభజన సంకలనం సమయంలో కంపైలర్ ఉపయోగిస్తుంది. మీరు s కోసం .qdbని ఎగుమతి చేస్తారుtagమీరు తిరిగి ఉపయోగించాలనుకుంటున్న సంకలనం యొక్క ఇ (సంశ్లేషణ లేదా చివరిది). ఆ ఫలితాలను మరొక సందర్భంలో తిరిగి ఉపయోగించడానికి విభజనకు .qdbని కేటాయించండి.
ఎంటిటీ రీ-బైండింగ్	• PR ఫ్లో—ప్రతి అమలు పునర్విమర్శలో డిఫాల్ట్ వ్యక్తిత్వాన్ని భర్తీ చేసే ఎంటిటీని పేర్కొంటుంది. • రూట్ విభజన పునర్వినియోగ ప్రవాహం —వినియోగదారు ప్రాజెక్ట్‌లో రిజర్వు చేయబడిన కోర్ లాజిక్‌ను భర్తీ చేసే ఎంటిటీని పేర్కొంటుంది.
రంగు	చిప్ ప్లానర్ మరియు డిజైన్ పార్టిషన్ ప్లానర్ డిస్‌ప్లేలలో విభజన యొక్క రంగు-కోడింగ్‌ను నిర్దేశిస్తుంది.
పోస్ట్ సింథసిస్ ఎగుమతి File	మీరు పేర్కొన్న .qdbకి విభజన కోసం పోస్ట్-సింథసిస్ కంపైలేషన్ ఫలితాలను స్వయంచాలకంగా ఎగుమతి చేస్తుంది, ప్రతిసారీ విశ్లేషణ & సంశ్లేషణ అమలు అవుతుంది. మీరు root_partitionతో సహా సంరక్షించబడిన పేరెంట్ విభజన లేని ఏదైనా డిజైన్ విభజనను స్వయంచాలకంగా ఎగుమతి చేయవచ్చు.
పోస్ట్ ఫైనల్ ఎగుమతి File	విభజన కోసం పోస్ట్-ఫైనల్ కంపైలేషన్ ఫలితాలను మీరు పేర్కొన్న .qdbకి స్వయంచాలకంగా ఎగుమతి చేస్తుంది, ప్రతిసారీ చివరి stage ఆఫ్ ది ఫిట్టర్ పరుగులు. మీరు root_partitionతో సహా సంరక్షించబడిన పేరెంట్ విభజన లేని ఏదైనా డిజైన్ విభజనను స్వయంచాలకంగా ఎగుమతి చేయవచ్చు.

AN 903 డాక్యుమెంట్ రివిజన్ హిస్టరీ

ఈ పత్రం క్రింది పునర్విమర్శ చరిత్రను కలిగి ఉంది:

డాక్యుమెంట్ వెర్షన్	ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్	మార్పులు
2021.02.25	19.3	"పుల్" స్థానంలో "టెన్షన్" ఇన్ డిజైన్ RTLని విశ్లేషించండి మరియు ఆప్టిమైజ్ చేయండి అంశం.
2020.03.23	19.3	కోడ్ sలో సింటాక్స్ లోపం సరిదిద్దబడిందిamp"లాక్ డౌన్ క్లాక్‌లు, RAMలు మరియు DSPలు" టాపిక్‌లో le.
2019.12.03	19.3	• మొదటి పబ్లిక్ విడుదల.

పత్రాలు / వనరులు

intel AN 903 యాక్సిలరేటింగ్ టైమింగ్ క్లోజర్ [pdf] యూజర్ గైడ్ AN 903 యాక్సిలరేటింగ్ టైమింగ్ క్లోజర్, AN 903, యాక్సిలరేటింగ్ టైమింగ్ క్లోజర్, టైమింగ్ క్లోజర్

సూచనలు

• వినియోగదారు మాన్యువల్