intel AN 903 ആക്സിലറേറ്റിംഗ് ടൈമിംഗ് ക്ലോഷർ
AN 903: Intel® Quartus® Prime Pro പതിപ്പിൽ ത്വരിതപ്പെടുത്തുന്ന ടൈമിംഗ് ക്ലോഷർ
എംബഡഡ് സിസ്റ്റങ്ങൾ, ഐപി, ഹൈ-സ്പീഡ് ഇന്റർഫേസുകൾ എന്നിവ സംയോജിപ്പിക്കുന്ന ആധുനിക എഫ്‌പിജിഎ ഡിസൈനുകളുടെ സാന്ദ്രതയും സങ്കീർണ്ണതയും ടൈമിംഗ് ക്ലോഷറിന് വർദ്ധിച്ചുവരുന്ന വെല്ലുവിളികൾ അവതരിപ്പിക്കുന്നു. വൈകിയ വാസ്തുവിദ്യാ മാറ്റങ്ങളും സ്ഥിരീകരണ വെല്ലുവിളികളും സമയമെടുക്കുന്ന ഡിസൈൻ ആവർത്തനങ്ങളിലേക്ക് നയിച്ചേക്കാം. Intel® Quartus® Prime Pro എഡിഷൻ സോഫ്‌റ്റ്‌വെയറിലെ പരിശോധിച്ചുറപ്പിച്ചതും ആവർത്തിക്കാവുന്നതുമായ ഒരു രീതി ഉപയോഗിച്ച് ടൈമിംഗ് ക്ലോഷർ ത്വരിതപ്പെടുത്തുന്നതിനുള്ള മൂന്ന് ഘട്ടങ്ങൾ ഈ പ്രമാണം സംഗ്രഹിക്കുന്നു. ഈ രീതിശാസ്ത്രത്തിൽ പ്രാരംഭ RTL വിശകലനവും ഒപ്റ്റിമൈസേഷനും, അതുപോലെ തന്നെ സമാഹരിക്കുന്ന സമയം കുറയ്ക്കുന്നതിനും ഡിസൈൻ സങ്കീർണ്ണതയും ടൈമിംഗ് ക്ലോഷറിന് ആവശ്യമായ ആവർത്തനങ്ങളും കുറയ്ക്കുന്നതിനുള്ള ഓട്ടോമേറ്റഡ് ടെക്നിക്കുകളും ഉൾപ്പെടുന്നു.
ടൈമിംഗ് ക്ലോഷർ ആക്സിലറേഷൻ സ്റ്റെപ്പുകൾ
ടൈമിംഗ് ക്ലോഷർ ആക്സിലറേഷൻ സ്റ്റെപ്പുകൾ
ഘട്ടം 1: ഡിസൈൻ RTL വിശകലനം ചെയ്ത് ഒപ്റ്റിമൈസ് ചെയ്യുക
നിങ്ങളുടെ ഡിസൈനിന്റെ സോഴ്സ് കോഡ് ഒപ്റ്റിമൈസ് ചെയ്യുന്നത് നിങ്ങളുടെ ഫലങ്ങളുടെ ഗുണനിലവാരം മെച്ചപ്പെടുത്തുന്നതിനുള്ള ആദ്യത്തേതും ഏറ്റവും ഫലപ്രദവുമായ സാങ്കേതികതയാണ്. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ അസിസ്റ്റന്റ് അടിസ്ഥാന ഡിസൈൻ നിയമ ലംഘനങ്ങൾ വേഗത്തിൽ ശരിയാക്കാൻ നിങ്ങളെ സഹായിക്കുന്നു, കൂടാതെ ഡിസൈൻ ഒപ്റ്റിമൈസേഷനും ടൈമിംഗ് ക്ലോഷറും ലളിതമാക്കുന്ന RTL മാറ്റങ്ങൾ ശുപാർശ ചെയ്യുന്നു.
ടൈമിംഗ് ക്ലോഷർ പ്രശ്നങ്ങൾ
- അമിതമായ ലോജിക് ലെവലുകൾ ഫിറ്റർ പ്രോസസ്സിംഗ് ക്രമം, ദൈർഘ്യം, ഫലങ്ങളുടെ ഗുണനിലവാരം എന്നിവയെ സ്വാധീനിക്കുന്നു.
- ഉയർന്ന ഫാൻ-ഔട്ട് വലകൾ റിസോഴ്സ് തിരക്കിന് കാരണമാവുകയും ഡാറ്റ പാതകളിൽ അധിക പിരിമുറുക്കം കൂട്ടുകയും ചെയ്യുന്നു, അനാവശ്യമായി പാത്ത് ക്രിട്ടാലിറ്റി വർദ്ധിപ്പിക്കുകയും സമയബന്ധിതമായി അടയ്ക്കുന്നത് സങ്കീർണ്ണമാക്കുകയും ചെയ്യുന്നു. ഉയർന്ന ഫാൻ-ഔട്ട് ഉറവിടത്തിലേക്ക് പാതയെ (ഉയർന്ന ഫാൻ-ഔട്ട് സിഗ്നൽ പങ്കിടുന്ന എല്ലാ പാതകളും) വലിക്കുന്ന ആകർഷണ ശക്തിയാണ് ഈ ടെൻഷൻ.
ടൈമിംഗ് ക്ലോഷർ സൊല്യൂഷൻസ്
- പേജ് 4-ലെ ഡിസൈൻ അസിസ്റ്റന്റ് ലംഘനങ്ങൾ ശരിയാക്കുക—നിങ്ങളുടെ ഡിസൈനിന് പ്രസക്തമായ അടിസ്ഥാന ഡിസൈൻ റൂൾ ലംഘനങ്ങൾ പെട്ടെന്ന് തിരിച്ചറിയാനും ശരിയാക്കാനും.
- പേജ് 7-ലെ ലോജിക് ലെവലുകൾ കുറയ്ക്കുക-ഡിസൈനിലെ എല്ലാ ഘടകങ്ങൾക്കും ഒരേ ഫിറ്റർ ഒപ്റ്റിമൈസേഷനുകൾ ലഭിക്കുമെന്ന് ഉറപ്പാക്കാനും കംപൈൽ സമയം കുറയ്ക്കാനും.
- പേജ് 9-ൽ ഉയർന്ന ഫാൻ-ഔട്ട് നെറ്റ്സ് കുറയ്ക്കുക-വിഭവ തിരക്ക് കുറയ്ക്കുന്നതിനും സമയബന്ധിതമായി അടയ്ക്കുന്നത് ലളിതമാക്കുന്നതിനും.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- “ഡിസൈൻ അസിസ്റ്റന്റ് ഉപയോഗിച്ച് ഡിസൈൻ റൂൾ ചെക്കിംഗ്,” ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ ഉപയോക്തൃ ഗൈഡ്: ഡിസൈൻ ശുപാർശകൾ
- “ഒപ്റ്റിമൈസ് സോഴ്സ് കോഡ്,” ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ ഉപയോക്തൃ ഗൈഡ്: ഡിസൈൻ ഒപ്റ്റിമൈസേഷൻ
- “ഫാൻ-ഔട്ട് നിയന്ത്രണത്തിനായുള്ള ഡ്യൂപ്ലിക്കേറ്റ് രജിസ്റ്ററുകൾ,” ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ ഉപയോക്തൃ ഗൈഡ്: ഡിസൈൻ ഒപ്റ്റിമൈസേഷൻ
ഡിസൈൻ അസിസ്റ്റന്റ് ലംഘനങ്ങൾ ശരിയാക്കുക
അറിയപ്പെടുന്ന ടൈമിംഗ് ക്ലോഷർ പ്രശ്നങ്ങൾ ഇല്ലാതാക്കാൻ പ്രാരംഭ ഡിസൈൻ വിശകലനം നടത്തുന്നത് ഉത്പാദനക്ഷമത ഗണ്യമായി വർദ്ധിപ്പിക്കുന്നു. സ്ഥിരസ്ഥിതി ക്രമീകരണങ്ങളുള്ള ഒരു പ്രാരംഭ സമാഹാരം പ്രവർത്തിപ്പിച്ചതിന് ശേഷം, നിങ്ങൾക്ക് വീണ്ടും ചെയ്യാംview പ്രാഥമിക വിശകലനത്തിനായി ഡിസൈൻ അസിസ്റ്റന്റ് റിപ്പോർട്ട് ചെയ്യുന്നു. പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ, Intel FPGA ശുപാർശ ചെയ്യുന്ന ഡിസൈൻ മാർഗ്ഗനിർദ്ദേശങ്ങളുടെ ഒരു സ്റ്റാൻഡേർഡ് സെറ്റിനെതിരായ എന്തെങ്കിലും ലംഘനങ്ങൾ ഡിസൈൻ അസിസ്റ്റന്റ് സ്വയമേവ റിപ്പോർട്ട് ചെയ്യുന്നു. നിങ്ങൾക്ക് കംപൈലേഷൻ ഫ്ലോ മോഡിൽ ഡിസൈൻ അസിസ്റ്റന്റ് പ്രവർത്തിപ്പിക്കാൻ കഴിയും, ഇത് നിങ്ങളെ അനുവദിക്കുന്നു view സമാഹാരത്തിന് പ്രസക്തമായ ലംഘനങ്ങൾ എസ്tagനിങ്ങൾ ഓടുന്നു. പകരമായി, ടൈമിംഗ് അനലൈസറിലും ചിപ്പ് പ്ലാനറിലും ഡിസൈൻ അസിസ്റ്റന്റ് വിശകലന മോഡിൽ ലഭ്യമാണ്.
- കംപൈലേഷൻ ഫ്ലോ മോഡ്-ഒന്നോ അതിലധികമോ സെഷനുകളിൽ സ്വയമേവ പ്രവർത്തിക്കുന്നുtagസമാഹാരത്തിന്റെ es. ഈ മോഡിൽ, കംപൈലേഷൻ സമയത്ത് ഡിസൈൻ അസിസ്റ്റന്റ് ഇൻ-ഫ്ലോ (ക്ഷണികമായ) ഡാറ്റ ഉപയോഗിക്കുന്നു.
- വിശകലന മോഡ്ഒരു നിർദ്ദിഷ്ട സമാഹാരത്തിൽ ഡിസൈൻ ലംഘനങ്ങൾ വിശകലനം ചെയ്യാൻ ടൈമിംഗ് അനലൈസറിൽ നിന്നും ചിപ്പ് പ്ലാനറിൽ നിന്നും ഡിസൈൻ അസിസ്റ്റന്റ് പ്രവർത്തിപ്പിക്കുക.tagഇ, സമാഹാര പ്രവാഹത്തിൽ മുന്നോട്ട് പോകുന്നതിന് മുമ്പ്. വിശകലന മോഡിൽ, ഡിസൈൻ അസിസ്റ്റന്റ് സ്റ്റാറ്റിക് കംപൈലേഷൻ സ്നാപ്പ്ഷോട്ട് ഡാറ്റ ഉപയോഗിക്കുന്നു.
ഡിസൈൻ അസിസ്റ്റന്റ് ഓരോ നിയമ ലംഘനവും ഇനിപ്പറയുന്ന തീവ്രത ലെവലിൽ ഒന്ന് ഉപയോഗിച്ച് നിർദ്ദേശിക്കുന്നു. നിങ്ങളുടെ ഡിസൈനിൽ ഡിസൈൻ അസിസ്റ്റന്റ് പരിശോധിക്കേണ്ടതും തീവ്രത ഇഷ്‌ടാനുസൃതമാക്കേണ്ടതുമായ നിയമങ്ങൾ നിങ്ങൾക്ക് വ്യക്തമാക്കാം, അങ്ങനെ നിങ്ങളുടെ ഡിസൈനിന് പ്രാധാന്യമില്ലാത്ത റൂൾ പരിശോധനകൾ ഒഴിവാക്കാം.
അസിസ്റ്റന്റ് റൂൾ തീവ്രത ലെവലുകൾ രൂപകൽപ്പന ചെയ്യുക
| വിഭാഗങ്ങൾ | വിവരണം | തീവ്രത ലെവൽ നിറം |
| ക്രിട്ടിക്കൽ | കൈമാറ്റത്തിനുള്ള വിലാസ പ്രശ്നം. | ചുവപ്പ് |
| ഉയർന്നത് | പ്രവർത്തനപരമായ പരാജയത്തിന് കാരണമാകും. നഷ്‌ടമായതോ തെറ്റായതോ ആയ ഡിസൈൻ ഡാറ്റ സൂചിപ്പിക്കാം. | ഓറഞ്ച് |
| ഇടത്തരം | f-നുള്ള ഫലങ്ങളുടെ ഗുണനിലവാരത്തെ സ്വാധീനിക്കാൻ സാധ്യതയുണ്ട്പരമാവധി അല്ലെങ്കിൽ വിഭവ വിനിയോഗം. | ബ്രൗൺ |
| താഴ്ന്നത് | RTL കോഡിംഗ് മാർഗ്ഗനിർദ്ദേശങ്ങൾക്കായുള്ള മികച്ച സമ്പ്രദായങ്ങളെ നിയമം പ്രതിഫലിപ്പിക്കുന്നു. | നീല |
ഡിസൈൻ അസിസ്റ്റന്റ് സജ്ജീകരിക്കുന്നു
നിങ്ങളുടെ വ്യക്തിഗത ഡിസൈൻ സവിശേഷതകൾക്കും റിപ്പോർട്ടിംഗ് ആവശ്യകതകൾക്കും വേണ്ടി നിങ്ങൾക്ക് ഡിസൈൻ അസിസ്റ്റന്റ് പൂർണ്ണമായും ഇച്ഛാനുസൃതമാക്കാനാകും. അസൈൻമെന്റുകൾ ➤ ക്രമീകരണങ്ങൾ ➤ ഡിസൈൻ അസിസ്റ്റന്റ് റൂൾ ക്രമീകരണങ്ങൾ ക്ലിക്ക് ചെയ്യുക, വിവിധ സെഷനുകളിൽ ഏതൊക്കെ നിയമങ്ങളും പാരാമീറ്ററുകളും ബാധകമാണെന്ന് നിയന്ത്രിക്കുന്ന ഓപ്ഷനുകൾ വ്യക്തമാക്കുകtagഡിസൈൻ റൂൾ പരിശോധിക്കുന്നതിനുള്ള ഡിസൈൻ സമാഹാരത്തിന്റെ es.
അസിസ്റ്റന്റ് റൂൾ ക്രമീകരണങ്ങൾ രൂപകൽപ്പന ചെയ്യുക
ഡിസൈൻ അസിസ്റ്റന്റ് പ്രവർത്തിക്കുന്നു
പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ, കംപൈലേഷൻ സമയത്ത് ഡിസൈൻ അസിസ്റ്റന്റ് സ്വയമേവ പ്രവർത്തിക്കുകയും കംപൈലേഷൻ റിപ്പോർട്ടിൽ പ്രവർത്തനക്ഷമമാക്കിയ ഡിസൈൻ റൂൾ ലംഘനങ്ങൾ റിപ്പോർട്ട് ചെയ്യുകയും ചെയ്യുന്നു. പകരമായി, നിങ്ങൾക്ക് ഒരു പ്രത്യേക സമാഹാര സ്നാപ്പ്ഷോട്ടിൽ അനാലിസിസ് മോഡിൽ ഡിസൈൻ അസിസ്റ്റന്റ് പ്രവർത്തിപ്പിക്കാൻ കഴിയും.tagഇ. സമാഹരിക്കുന്ന സമയത്ത് ഓട്ടോമേറ്റഡ് ഡിസൈൻ അസിസ്റ്റന്റ് പരിശോധന പ്രവർത്തനക്ഷമമാക്കാൻ:
- ഡിസൈൻ അസിസ്റ്റന്റ് റൂൾ ക്രമീകരണങ്ങളിൽ സമാഹരിക്കുന്ന സമയത്ത് ഡിസൈൻ അസിസ്റ്റന്റ് എക്‌സിക്യൂഷൻ പ്രവർത്തനക്ഷമമാക്കുക ഓണാക്കുക. സ്നാപ്പ്ഷോട്ടിന് ബാധകമായ ഏതെങ്കിലും ഡിസൈൻ നിയമങ്ങൾക്കെതിരെ ഒരു നിർദ്ദിഷ്ട സ്നാപ്പ്ഷോട്ട് സാധൂകരിക്കുന്നതിന് വിശകലന മോഡിൽ ഡിസൈൻ അസിസ്റ്റന്റ് പ്രവർത്തിപ്പിക്കുന്നതിന്:
- ടൈമിംഗ് അനലൈസറിലോ ചിപ്പ് പ്ലാനർ ടാസ്‌ക് പാനലിലോ ഡിആർസി റിപ്പോർട്ട് ചെയ്യുക ക്ലിക്ക് ചെയ്യുക.
Viewing, ഡിസൈൻ അസിസ്റ്റന്റ് ഫലങ്ങൾ തിരുത്തൽ
ഡിസൈൻ അസിസ്റ്റന്റ് റിപ്പോർട്ടുകൾ വിവിധ മേഖലകളിൽ ഡിസൈൻ നിയമ ലംഘനങ്ങൾ പ്രവർത്തനക്ഷമമാക്കിtagസമാഹാര റിപ്പോർട്ടിന്റെ es.
സിന്തസിസ്, പ്ലാൻ, സ്ഥലം, റിപ്പോർട്ടുകൾ അന്തിമമാക്കൽ എന്നിവയിൽ ഡിസൈൻ അസിസ്റ്റന്റ് ഫലങ്ങൾ
ലേക്ക് view ഓരോ റൂളിനുമുള്ള ഫലങ്ങൾ, റൂൾസ് ലിസ്റ്റിലെ റൂളിൽ ക്ലിക്ക് ചെയ്യുക. നിയമത്തിന്റെ വിവരണവും തിരുത്തലിനുള്ള ഡിസൈൻ ശുപാർശകളും ദൃശ്യമാകുന്നു.
ഡിസൈൻ അസിസ്റ്റന്റ് റൂൾ ലംഘന ശുപാർശ
ഡിസൈൻ നിയമ ലംഘനങ്ങൾ ശരിയാക്കാൻ നിങ്ങളുടെ RTL പരിഷ്ക്കരിക്കുക.
ലോജിക് ലെവലുകൾ കുറയ്ക്കുക
അമിതമായ ലോജിക് ലെവലുകൾ ഫിറ്ററിന്റെ ഫലങ്ങളുടെ ഗുണനിലവാരത്തെ ബാധിക്കും, കാരണം ഡിസൈൻ നിർണായകമായ പാത ഫിറ്റർ പ്രോസസ്സിംഗ് ക്രമത്തെയും ദൈർഘ്യത്തെയും സ്വാധീനിക്കുന്നു. ഫിറ്റർ ടൈമിംഗ് സ്ലാക്കിനെ അടിസ്ഥാനമാക്കി ഡിസൈൻ സ്ഥാപിക്കുകയും റൂട്ട് ചെയ്യുകയും ചെയ്യുന്നു. ഫിറ്റർ ദൈർഘ്യമേറിയ പാതകൾ ആദ്യം ഏറ്റവും കുറഞ്ഞ സ്ലാക്ക് ഉപയോഗിച്ച് സ്ഥാപിക്കുന്നു. ഫിറ്റർ പൊതുവെ ലോജിക് ലെവൽ പാത്തുകളേക്കാൾ ഉയർന്ന ലോജിക് ലെവൽ പാഥുകൾക്കാണ് മുൻഗണന നൽകുന്നത്. സാധാരണയായി, ഫിറ്റർ എസ്tagഇ പൂർത്തിയായി, ശേഷിക്കുന്ന നിർണായക പാതകൾ ഉയർന്ന ലോജിക് ലെവൽ പാതകളല്ല. ഫിറ്റർ ഉയർന്ന തലത്തിലുള്ള ലോജിക്കിലേക്ക് തിരഞ്ഞെടുക്കപ്പെട്ട പ്ലെയ്‌സ്‌മെന്റ്, റൂട്ടിംഗ്, റീടൈമിംഗ് എന്നിവ നൽകുന്നു. ലോജിക് ലെവൽ കുറയ്ക്കുന്നത് ഡിസൈനിലെ എല്ലാ ഘടകങ്ങളും ഒരേ ഫിറ്റർ മുൻഗണന ലഭിക്കുന്നുണ്ടെന്ന് ഉറപ്പാക്കാൻ സഹായിക്കുന്നു. റൺ റിപ്പോർട്ടുകൾ ➤ ഇഷ്‌ടാനുസൃത റിപ്പോർട്ടുകൾ ➤ പാതയിലെ ലോജിക്കിന്റെ ലെവലുകൾ കാണിക്കുന്ന റിപ്പോർട്ടുകൾ ജനറേറ്റുചെയ്യുന്നതിന് ടൈമിംഗ് അനലൈസറിൽ ടൈമിംഗ് റിപ്പോർട്ട് ചെയ്യുക. പാത്ത് ടൈമിംഗ് പരാജയപ്പെടുകയും ലോജിക് ലെവലുകളുടെ എണ്ണം കൂടുതലാണെങ്കിൽ, പ്രകടനം മെച്ചപ്പെടുത്തുന്നതിന് ഡിസൈനിന്റെ ആ ഭാഗത്ത് പൈപ്പ്ലൈനിംഗ് ചേർക്കുന്നത് പരിഗണിക്കുക.
പാത്ത് റിപ്പോർട്ടിലെ ലോജിക് ഡെപ്ത്
ലോജിക് ലെവൽ ഡെപ്ത് റിപ്പോർട്ടുചെയ്യുന്നു
കമ്പൈലറുടെ പദ്ധതിക്ക് ശേഷം എസ്tagഇ, ടൈമിംഗ് അനലൈസർ Tcl കൺസോളിൽ നിങ്ങൾക്ക് റിപ്പോർട്ട്_logic_depth പ്രവർത്തിപ്പിക്കാൻ കഴിയും view ഒരു ക്ലോക്ക് ഡൊമെയ്‌നിലെ ലോജിക് ലെവലുകളുടെ എണ്ണം. നിങ്ങളുടെ RTL-ൽ ലോജിക് ലെവലുകൾ കുറയ്ക്കാൻ കഴിയുന്ന മേഖലകൾ തിരിച്ചറിയാൻ നിങ്ങളെ അനുവദിക്കുന്ന നിർണ്ണായക പാതകൾക്കിടയിൽ ലോജിക് ഡെപ്ത് വിതരണം റിപ്പോർട്ട്_logic_depth കാണിക്കുന്നു.
report_logic_depth -panel_name -നിന്ന് [get_clocks ] \ -to [get_clocks ]
report_logic_depth ഔട്ട്പുട്ട്
RTL ഒപ്റ്റിമൈസ് ചെയ്യുന്നതിനുള്ള ഡാറ്റ ലഭിക്കുന്നതിന്, കംപൈലറുടെ പ്ലാനിന് ശേഷം report_logic_depth പ്രവർത്തിപ്പിക്കുകtage, ശേഷിക്കുന്ന ഫിറ്റർ എസ് പ്രവർത്തിപ്പിക്കുന്നതിന് മുമ്പ്tages. അല്ലെങ്കിൽ, ഫിറ്ററിന് ശേഷമുള്ള റിപ്പോർട്ടുകളിൽ ഫിസിക്കൽ ഒപ്റ്റിമൈസേഷനിൽ നിന്നുള്ള ഫലങ്ങളും ഉൾപ്പെടുന്നു (റീടൈമിംഗും റീസിന്തസിസും).
അയൽപാതകൾ റിപ്പോർട്ടുചെയ്യുന്നു
ഫിറ്റർ (ഫൈനലൈസ്) പ്രവർത്തിപ്പിച്ച ശേഷംtage, നിർണായക പാതയുടെ മൂലകാരണം നിർണ്ണയിക്കാൻ സഹായിക്കുന്നതിന് നിങ്ങൾക്ക് report_neighbor_paths പ്രവർത്തിപ്പിക്കാൻ കഴിയും (ഉദാ.ample, ഉയർന്ന ലോജിക് ലെവൽ, റീടൈമിംഗ് ലിമിറ്റേഷൻ, സബ്-ഒപ്റ്റിമൽ പ്ലേസ്‌മെന്റ്, I/O കോളം ക്രോസിംഗ്, ഹോൾഡ്-ഫിക്സ് അല്ലെങ്കിൽ മറ്റുള്ളവ): report_neighbor_paths -to_clock -npaths -പാനൽ_നാമം
ബന്ധപ്പെട്ട സ്ലാക്ക്, അധിക പാത്ത് സംഗ്രഹ വിവരങ്ങൾ, പാത്ത് ബൗണ്ടിംഗ് ബോക്‌സുകൾ എന്നിവയുൾപ്പെടെ ഡിസൈനിലെ ഏറ്റവും പ്രധാനപ്പെട്ട സമയ-നിർണ്ണായക പാതകൾ report_neighbor_paths റിപ്പോർട്ട് ചെയ്യുന്നു.
report_neighbor_paths ഔട്ട്പുട്ട്
report_neighbour_paths ഓരോ നിർണായക പാതയ്ക്ക് മുമ്പും ശേഷവും ഏറ്റവും സമയ-നിർണ്ണായക പാത കാണിക്കുന്നു. പാതയുടെ റീടൈമിംഗ് അല്ലെങ്കിൽ ലോജിക് ബാലൻസിംഗ്, പാതയിൽ നെഗറ്റീവ് സ്ലാക്ക് ഉണ്ടെങ്കിൽ ടൈമിംഗ് ക്ലോഷർ ലളിതമാക്കും, എന്നാൽ പാത്ത് മുമ്പിലോ ശേഷമുള്ള പാതയിലോ പോസിറ്റീവ് സ്ലാക്ക്.
റീടൈമിംഗ് പ്രവർത്തനക്ഷമമാക്കാൻ, ഇനിപ്പറയുന്ന ഓപ്ഷനുകൾ ഓണാക്കിയിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുക:
- രജിസ്റ്ററുകൾക്ക്-അസൈൻമെന്റുകൾ പ്രവർത്തനക്ഷമമാക്കുക ➤ ക്രമീകരണങ്ങൾ ➤ കംപൈലർ ക്രമീകരണങ്ങൾ ➤ രജിസ്റ്റർ ഒപ്റ്റിമൈസേഷൻ ➤ രജിസ്റ്റർ റീടൈമിംഗ് അനുവദിക്കുക
- റാം എൻഡ്‌പോയിന്റുകൾക്കായി-അസൈൻമെന്റുകൾ പ്രവർത്തനക്ഷമമാക്കുക ➤ ക്രമീകരണങ്ങൾ ➤ കംപൈലർ ക്രമീകരണങ്ങൾ ➤ ഫിറ്റർ ക്രമീകരണങ്ങൾ (വിപുലമായത്) ➤ റാം റീടൈമിംഗ് അനുവദിക്കുക
- DSP എൻഡ്‌പോയിന്റുകൾക്കായി-അസൈൻമെന്റുകൾ പ്രവർത്തനക്ഷമമാക്കുക ➤ ക്രമീകരണങ്ങൾ ➤ കംപൈലർ ക്രമീകരണങ്ങൾ ➤ ഫിറ്റർ ക്രമീകരണങ്ങൾ (വിപുലമായത്) ➤ DSP റീടൈമിംഗ് അനുവദിക്കുക
കുറിപ്പ്
കൂടുതൽ ലോജിക് ബാലൻസിംഗ് ആവശ്യമാണെങ്കിൽ, നിർണ്ണായക പാതയിൽ നിന്ന് മുമ്പുള്ള പാതയിലേക്കോ ശേഷമുള്ള പാതയിലേക്കോ ലോജിക് നീക്കുന്നതിന് നിങ്ങൾ സ്വമേധയാ നിങ്ങളുടെ RTL പരിഷ്‌ക്കരിക്കണം.
ഒരു രജിസ്റ്ററിന്റെ ഔട്ട്പുട്ട് അതിന്റെ ഇൻപുട്ടുമായി ബന്ധിപ്പിച്ചിട്ടുണ്ടെങ്കിൽ, ഒന്നോ രണ്ടോ അയൽ പാതകൾ നിലവിലെ പാതയ്ക്ക് സമാനമായിരിക്കാം. ഏറ്റവും മോശം മന്ദതയുള്ള അയൽപാതകൾക്കായി തിരയുമ്പോൾ, പ്രധാന പാതയുടെ പ്രവർത്തന സാഹചര്യങ്ങൾ മാത്രമല്ല, എല്ലാ പ്രവർത്തന സാഹചര്യങ്ങളും പരിഗണിക്കപ്പെടുന്നു.
ടെക്നോളജി മാപ്പിൽ ലോജിക് ലെവലുകൾ ദൃശ്യവൽക്കരിക്കുന്നു Viewer
സാങ്കേതിക ഭൂപടം Viewer സ്കീമാറ്റിക്, ടെക്നോളജി-മാപ്പ്ഡ്, ഡിസൈൻ നെറ്റ്‌ലിസ്റ്റിന്റെ പ്രാതിനിധ്യം എന്നിവയും നൽകുന്നു, കൂടാതെ ലോജിക് ലെവലുകളുടെ എണ്ണം കുറയ്ക്കുന്നതിലൂടെ ഒരു ഡിസൈനിലെ ഏതൊക്കെ മേഖലകൾക്ക് പ്രയോജനം ലഭിക്കുമെന്ന് കാണാൻ നിങ്ങളെ സഹായിക്കാനും കഴിയും. ചിപ്പ് പ്ലാനറിൽ നിങ്ങൾക്ക് ഒരു പാതയുടെ ഭൗതിക ലേഔട്ട് വിശദമായി അന്വേഷിക്കാനും കഴിയും. ഒന്നിൽ ഒരു സമയ പാത കണ്ടെത്തുന്നതിന് viewers, ടൈമിംഗ് റിപ്പോർട്ടിലെ ഒരു പാതയിൽ വലത്-ക്ലിക്ക് ചെയ്യുക, പാത കണ്ടെത്തുക, ടെക്നോളജി മാപ്പിൽ കണ്ടെത്തുക തിരഞ്ഞെടുക്കുക Viewer.
ഉയർന്ന ഫാൻ-ഔട്ട് നെറ്റ്സ് കുറയ്ക്കുക
ഉയർന്ന ഫാൻ-ഔട്ട് വലകൾ റിസോഴ്സ് തിരക്കിന് കാരണമാകും, അതുവഴി ടൈമിംഗ് ക്ലോഷർ സങ്കീർണ്ണമാക്കും. പൊതുവേ, ക്ലോക്കുകളുമായി ബന്ധപ്പെട്ട ഉയർന്ന ഫാൻ-ഔട്ട് നെറ്റ് കംപൈലർ സ്വയമേവ കൈകാര്യം ചെയ്യുന്നു. ആഗോള ക്ലോക്ക് നെറ്റ്‌വർക്കിലേക്ക് അംഗീകൃത ഉയർന്ന ഫാൻ-ഔട്ട് നെറ്റ് കംപൈലർ സ്വയമേവ പ്രമോട്ട് ചെയ്യുന്നു. കംപൈലർ സ്ഥലത്തിന്റെയും റൂട്ടിന്റെയും സമയത്ത് ഉയർന്ന ഒപ്റ്റിമൈസേഷൻ ശ്രമം നടത്തുന്നുtages, ഇത് പ്രയോജനകരമായ രജിസ്റ്ററിന്റെ ഡ്യൂപ്ലിക്കേഷനിൽ കലാശിക്കുന്നു. ഇനിപ്പറയുന്ന സന്ദർഭങ്ങളിൽ, നിങ്ങളുടെ ഡിസൈൻ RTL-ൽ ഇനിപ്പറയുന്ന മാനുവൽ മാറ്റങ്ങൾ വരുത്തിക്കൊണ്ട് നിങ്ങൾക്ക് തിരക്ക് കുറയ്ക്കാനാകും:
ഉയർന്ന ഫാൻ-ഔട്ട് നെറ്റ് കോർണർ കേസുകൾ
| ഡിസൈൻ സ്വഭാവം | മാനുവൽ RTL ഒപ്റ്റിമൈസേഷൻ |
| നിരവധി ശ്രേണികളിലേക്കോ ഭൗതികമായി ദൂരെയുള്ള ലക്ഷ്യസ്ഥാനങ്ങളിലേക്കോ എത്തുന്ന ഉയർന്ന ഫാൻ-ഔട്ട് വലകൾ | ഹൈരാർക്കികളിലുടനീളമുള്ള ഉയർന്ന ഫാൻ-ഔട്ട് നെറ്റ്‌വർക്കുകൾ സ്വമേധയാ ഡ്യൂപ്ലിക്കേറ്റ് ചെയ്യുന്നതിനായി ഒരു പൈപ്പ്‌ലൈനിലെ അവസാന രജിസ്റ്ററിലെ ഡ്യൂപ്ലിക്കേറ്റ്_ഹൈരാർക്കി_ഡെപ്ത് അസൈൻമെന്റ് വ്യക്തമാക്കുക. പ്ലേസ്‌മെന്റ് സമയത്ത് ഡ്യൂപ്ലിക്കേറ്റ് രജിസ്റ്ററുകളിലേക്ക് ഡ്യൂപ്ലിക്കേറ്റ്_രജിസ്റ്റർ അസൈൻമെന്റ് വ്യക്തമാക്കുക. |
| കോമ്പിനേഷൻ ലോജിക്കിൽ നിന്ന് DSP അല്ലെങ്കിൽ M20K മെമ്മറി ബ്ലോക്കുകളിലേക്കുള്ള കൺട്രോൾ സിഗ്നലുകളുള്ള ഡിസൈനുകൾ | ഒരു രജിസ്റ്ററിൽ നിന്ന് DSP അല്ലെങ്കിൽ M20K മെമ്മറിയിലേക്ക് കൺട്രോൾ സിഗ്നൽ ഡ്രൈവ് ചെയ്യുക. |
ശ്രേണികളിലുടനീളം ഡ്യൂപ്ലിക്കേഷൻ രജിസ്റ്റർ ചെയ്യുക
രജിസ്റ്റർ ഡ്യൂപ്ലിക്കേഷനും ഫാൻ-ഔട്ടുകളും സൃഷ്‌ടിക്കുന്നതിന് ഒരു പൈപ്പ്‌ലൈനിലെ അവസാന രജിസ്റ്ററിൽ നിങ്ങൾക്ക് duplicate_hierarchy_depth അസൈൻമെന്റ് വ്യക്തമാക്കാൻ കഴിയും. ഇനിപ്പറയുന്ന കണക്കുകൾ ഇനിപ്പറയുന്ന duplicate_hierarchy_depth അസൈൻമെന്റിന്റെ സ്വാധീനം വ്യക്തമാക്കുന്നു:
set_instance_assignment -name duplicate_hierarchy_depth -to \
എവിടെ:
- register_name—ഒരു ശൃംഖലയിലെ അവസാന രജിസ്റ്റർ, ഒന്നിലധികം ശ്രേണികളിലേക്ക് ആരാധകർ.
- level_number- ഡ്യൂപ്ലിക്കേറ്റ് ചെയ്യേണ്ട ചെയിനിലെ രജിസ്റ്ററുകളുടെ എണ്ണം.
ചിത്രം 9. രജിസ്റ്റർ ഡ്യൂപ്ലിക്കേഷന് മുമ്പ്
ശ്രേണികളിലുടനീളം രജിസ്റ്റർ ഡ്യൂപ്ലിക്കേഷൻ നടപ്പിലാക്കാൻ duplicate_hierarchy_depth അസൈൻമെന്റ് സജ്ജമാക്കുക, ചെയിനിലെ അവസാന രജിസ്റ്ററിന് ശേഷം രജിസ്റ്ററുകളുടെ ഒരു ട്രീ സൃഷ്ടിക്കുക. നിങ്ങൾ രജിസ്റ്ററിന്റെ പേരും എം പ്രതിനിധീകരിക്കുന്ന ഡ്യൂപ്ലിക്കേറ്റുകളുടെ എണ്ണവും ഇനിപ്പറയുന്ന എക്സിയിൽ വ്യക്തമാക്കുന്നുample. ഡ്യൂപ്ലിക്കേറ്റ് രജിസ്റ്ററുകളുടെ സാധ്യതയുള്ള സ്ഥലങ്ങൾ ചുവന്ന അമ്പടയാളങ്ങൾ കാണിക്കുന്നു.
- set_instance_assignment –name DUPLICATE_HIERARCHY_DEPTH – to regZ M
ഡ്യൂപ്ലിക്കേഷൻ രജിസ്റ്റർ ചെയ്യുക = 1
താഴെപ്പറയുന്ന സിംഗിൾ ലെവൽ രജിസ്റ്റർ ഡ്യൂപ്ലിക്കേഷൻ (M=1) വ്യക്തമാക്കുന്നത്, ഡിസൈൻ ശ്രേണിയുടെ ഒരു തലത്തിൽ താഴെയുള്ള ഒരു രജിസ്റ്ററിന്റെ (regZ) ഡ്യൂപ്ലിക്കേറ്റ് ചെയ്യുന്നു:
- set_instance_assignment –name DUPLICATE_HIERARCHY_DEPTH – to regZ 1
ഡ്യൂപ്ലിക്കേഷൻ രജിസ്റ്റർ ചെയ്യുക = 3
രജിസ്റ്റർ ഡ്യൂപ്ലിക്കേഷന്റെ മൂന്ന് തലങ്ങൾ വ്യക്തമാക്കുന്നത് (M=3) മൂന്ന് രജിസ്റ്ററുകൾ (regZ, regY, regX) യഥാക്രമം മൂന്ന്, രണ്ട്, ഒരു ലെവൽ ശ്രേണിയുടെ ഡ്യൂപ്ലിക്കേറ്റ് ചെയ്യുന്നു:
- set_instance_assignment –name DUPLICATE_HIERARCHY_DEPTH – to regZ 3
രജിസ്റ്ററുകൾ ഡ്യൂപ്ലിക്കേറ്റ് ചെയ്യുന്നതിലൂടെയും ശ്രേണികളിലേക്ക് തള്ളുന്നതിലൂടെയും, ഡിസൈൻ എല്ലാ ലക്ഷ്യസ്ഥാനങ്ങളിലേക്കും ഒരേ എണ്ണം സൈക്കിളുകൾ നിലനിർത്തുന്നു, അതേസമയം ഈ പാതകളിലെ പ്രകടനത്തെ വളരെയധികം ത്വരിതപ്പെടുത്തുന്നു.
പ്ലേസ്‌മെന്റ് സമയത്ത് ഡ്യൂപ്ലിക്കേഷൻ രജിസ്റ്റർ ചെയ്യുക
പേജ് 12-ലെ ചിത്രം 11, ചിപ്പിന്റെ വ്യാപകമായ പ്രദേശത്തേക്ക് ഉയർന്ന ഫാൻ-ഔട്ട് ഉള്ള ഒരു രജിസ്റ്റർ കാണിക്കുന്നു. ഈ രജിസ്റ്റർ 50 തവണ ഡ്യൂപ്ലിക്കേറ്റ് ചെയ്യുന്നതിലൂടെ, നിങ്ങൾക്ക് രജിസ്റ്ററും ലക്ഷ്യസ്ഥാനങ്ങളും തമ്മിലുള്ള ദൂരം കുറയ്ക്കാൻ കഴിയും, അത് ആത്യന്തികമായി വേഗത്തിലുള്ള ക്ലോക്ക് പ്രകടനത്തിന് കാരണമാകുന്നു. ഡ്യൂപ്ലിക്കേറ്റ്_രജിസ്റ്റർ അസൈൻ ചെയ്യുന്നത്, ഫാൻ-ഔട്ടുകളുടെ ഒരു ഉപവിഭാഗം നൽകുന്ന പുതിയ രജിസ്റ്ററുകളുടെ പ്ലെയ്‌സ്‌മെന്റിനെ നയിക്കാൻ ഫിസിക്കൽ പ്രോക്‌സിമിറ്റി പ്രയോജനപ്പെടുത്താൻ കംപൈലറെ അനുവദിക്കുന്നു.
ചിത്രം 12. പ്ലേസ്‌മെന്റ് സമയത്ത് ഡ്യൂപ്ലിക്കേഷൻ രജിസ്റ്റർ ചെയ്യുക
കുറിപ്പ്: ചിപ്പിലുടനീളം ഒരു സിഗ്നൽ പ്രക്ഷേപണം ചെയ്യാൻ, ഒരു മൾട്ടിസ് ഉപയോഗിക്കുകtagഇ പൈപ്പ്ലൈൻ. പൈപ്പ് ലൈനിലെ ഓരോ രജിസ്റ്ററുകളിലേക്കും ഡ്യൂപ്ലിക്കേറ്റ്_രജിസ്റ്റർ അസൈൻമെന്റ് പ്രയോഗിക്കുക. ഈ സാങ്കേതികവിദ്യ ചിപ്പിലുടനീളം സിഗ്നൽ പ്രക്ഷേപണം ചെയ്യുന്ന ഒരു വൃക്ഷ ഘടന സൃഷ്ടിക്കുന്നു.
Viewing ഡ്യൂപ്ലിക്കേഷൻ ഫലങ്ങൾ
ഡിസൈൻ സിന്തസിസ് പിന്തുടരുന്നു, view ഡ്യൂപ്ലിക്കേഷൻ ഫലങ്ങൾ കംപൈലേഷൻ റിപ്പോർട്ടിന്റെ സിന്തസിസ് ഫോൾഡറിലെ ഹൈറാർക്കിക്കൽ ട്രീ ഡ്യൂപ്ലിക്കേഷൻ സമ്മറി റിപ്പോർട്ടിൽ. റിപ്പോർട്ട് ഇനിപ്പറയുന്നവ നൽകുന്നു:
- duplicate_hierarchy_depth അസൈൻമെന്റ് ഉള്ള രജിസ്റ്ററുകളെക്കുറിച്ചുള്ള വിവരങ്ങൾ.
- അസൈൻമെന്റിനൊപ്പം കൂടുതൽ മെച്ചപ്പെടുത്തലുകൾക്കായി നിങ്ങൾക്ക് ഒരു ആരംഭ പോയിന്റായി ഉപയോഗിക്കാനാകുന്ന ചെയിൻ ദൈർഘ്യത്തിന്റെ കാരണം.
- നടപ്പിലാക്കിയ ഡ്യൂപ്ലിക്കേറ്റുകളുടെ ഘടന നന്നായി മനസ്സിലാക്കാൻ നിങ്ങൾക്ക് ഉപയോഗിക്കാവുന്ന ചെയിനിലെ വ്യക്തിഗത രജിസ്റ്ററുകളെക്കുറിച്ചുള്ള വിവരങ്ങൾ.
ഡ്യൂപ്ലിക്കേറ്റ്_രജിസ്റ്റർ ക്രമീകരണമുള്ള രജിസ്റ്ററുകളിലെ ഒരു വിഭാഗവും ഫിറ്റർ റിപ്പോർട്ടിൽ ഉൾപ്പെടുന്നു.
കംപൈലർ ഒപ്റ്റിമൈസേഷൻ ടെക്നിക്കുകൾ പ്രയോഗിക്കുക
വളരെ ഉയർന്ന ശതമാനം ഉപയോഗപ്പെടുത്തുന്ന ഡിസൈനുകൾtage of FPGA ഉപകരണ ഉറവിടങ്ങൾ റിസോഴ്സ് തിരക്കിന് കാരണമാകും, ഇത് കുറഞ്ഞ fMAX-നും കൂടുതൽ സങ്കീർണ്ണമായ ടൈമിംഗ് ക്ലോഷറിനും കാരണമാകും. കംപൈലറിന്റെ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്രമീകരണങ്ങൾ സിന്തസിസ് സമയത്ത് കമ്പൈലർ ശ്രമങ്ങളുടെ ഫോക്കസ് വ്യക്തമാക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു. ഉദാample, നിങ്ങൾ ഏരിയയ്ക്കായി സിന്തസിസ് ഒപ്റ്റിമൈസ് ചെയ്യുന്നു, അല്ലെങ്കിൽ റിസോഴ്സ് തിരക്ക് പരിഹരിക്കുമ്പോൾ റൂട്ടബിലിറ്റി. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സ്പേസ് എക്സ്പ്ലോറർ II-ൽ ഇതേ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്രമീകരണങ്ങളുടെ കോമ്പിനേഷനുകൾ നിങ്ങൾക്ക് പരീക്ഷിക്കാം. ഈ ക്രമീകരണങ്ങളും മറ്റ് മാനുവൽ ടെക്നിക്കുകളും വളരെയധികം ഉപയോഗപ്പെടുത്തിയ ഡിസൈനുകളിലെ തിരക്ക് കുറയ്ക്കാൻ നിങ്ങളെ സഹായിക്കും.
ടൈമിംഗ് ക്ലോഷർ പ്രശ്നം
- വളരെ ഉയർന്ന ഉപകരണ റിസോഴ്സ് ഉപയോഗമുള്ള ഡിസൈനുകൾ ടൈമിംഗ് ക്ലോഷറിനെ സങ്കീർണ്ണമാക്കുന്നു.
ടൈമിംഗ് ക്ലോഷർ സൊല്യൂഷൻസ്
- പേജ് 13-ൽ കംപൈലർ ഒപ്റ്റിമൈസേഷൻ മോഡുകളും സ്ട്രാറ്റജികളും പ്രയോഗിക്കുക-ഡിസൈൻ സിന്തസിസിനായുള്ള പ്രാഥമിക ഒപ്റ്റിമൈസേഷൻ മോഡ് ലക്ഷ്യം വ്യക്തമാക്കുക.
- പേജ് 16-ലെ ഏരിയ, റൂട്ടബിലിറ്റി ഓപ്ഷനുകൾ ഉപയോഗിച്ച് പരീക്ഷിക്കുക—തിരക്ക് കുറയ്ക്കുന്നതിനും ഏരിയ, റൂട്ടബിലിറ്റി ലക്ഷ്യങ്ങൾ കൈവരിക്കുന്നതിനും ക്രമീകരണങ്ങളുടെ അധിക ശേഖരങ്ങൾ പ്രയോഗിക്കുക.
- പേജ് 16-ലെ അരിത്മെറ്റിക്-ഇന്റൻസീവ് ഡിസൈനുകൾക്കായുള്ള ഫ്രാക്റ്റൽ സിന്തസിസ് പരിഗണിക്കുക—ഉയർന്ന ത്രൂപുട്ട്, ഗണിത-തീവ്രമായ ഡിസൈനുകൾക്ക്, മൾട്ടിപ്ലയർ റെഗുലറൈസേഷൻ, റീടൈമിംഗ്, തുടർച്ചയായ ഗണിത പാക്കിംഗ് എന്നിവയിലൂടെ ഫ്രാക്റ്റൽ സിന്തസിസ് ഉപകരണ റിസോഴ്സ് ഉപയോഗം കുറയ്ക്കുന്നു.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- “ടൈമിംഗ് ക്ലോസറും ഒപ്റ്റിമൈസേഷനും” ചാപ്റ്റർ, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ ഉപയോക്തൃ ഗൈഡ്: ഡിസൈൻ ഒപ്റ്റിമൈസേഷൻ
- ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ ഉപയോക്തൃ ഗൈഡ്: ഡിസൈൻ കംപൈലേഷൻ
കമ്പൈലർ ഒപ്റ്റിമൈസേഷൻ മോഡുകളും സ്ട്രാറ്റജികളും പ്രയോഗിക്കുക
കംപൈലർ ഒപ്റ്റിമൈസേഷൻ മോഡുകളും ഡിസൈൻ സ്പേസ് എക്സ്പ്ലോറർ II (DSE II) കംപൈലേഷൻ തന്ത്രങ്ങളും പ്രയോഗിക്കുന്നതിന് ഇനിപ്പറയുന്ന വിവരങ്ങൾ ഉപയോഗിക്കുക.
കംപൈലർ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്രമീകരണങ്ങൾ ഉപയോഗിച്ച് പരീക്ഷിക്കുക
കമ്പൈലർ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്രമീകരണങ്ങൾ പരീക്ഷിക്കാൻ ഈ ഘട്ടങ്ങൾ പാലിക്കുക:
- ഒരു ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോജക്റ്റ് സൃഷ്ടിക്കുക അല്ലെങ്കിൽ തുറക്കുക.
- കമ്പൈലറിന്റെ ഉയർന്ന തലത്തിലുള്ള ഒപ്റ്റിമൈസേഷൻ തന്ത്രം വ്യക്തമാക്കുന്നതിന്, അസൈൻമെന്റുകൾ ➤ ക്രമീകരണങ്ങൾ ➤ കംപൈലർ ക്രമീകരണങ്ങൾ ക്ലിക്ക് ചെയ്യുക. പേജ് 4-ലെ പട്ടിക 14 വിവരിക്കുന്നതുപോലെ, ഇനിപ്പറയുന്ന ഏതെങ്കിലും മോഡ് ക്രമീകരണം ഉപയോഗിച്ച് പരീക്ഷിക്കുക.
- ഈ ക്രമീകരണങ്ങൾ ഉപയോഗിച്ച് ഡിസൈൻ കംപൈൽ ചെയ്യാൻ, കമ്പൈലേഷൻ ഡാഷ്‌ബോർഡിലെ സമാഹരണം ആരംഭിക്കുക ക്ലിക്കുചെയ്യുക.
- View കംപൈലേഷൻ റിപ്പോർട്ടിൽ സമാഹാരം ഫലങ്ങൾ നൽകുന്നു.
- ടൂളുകൾ ➤ ടൈമിംഗ് അനലൈസർ ക്ലിക്ക് ചെയ്യുക view പ്രകടനത്തിലെ ഒപ്റ്റിമൈസേഷൻ ക്രമീകരണങ്ങളുടെ ഫലങ്ങൾ.
കംപൈലർ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്രമീകരണങ്ങൾ
ഒപ്റ്റിമൈസേഷൻ മോഡുകൾ (കംപൈലർ ക്രമീകരണ പേജ്)
| ഒപ്റ്റിമൈസേഷൻ മോഡ് | വിവരണം |
| സമതുലിതമായ (സാധാരണ ഒഴുക്ക്) | സമയ നിയന്ത്രണങ്ങളെ മാനിക്കുന്ന സമതുലിതമായ നടപ്പാക്കലിനായി കംപൈലർ സിന്തസിസ് ഒപ്റ്റിമൈസ് ചെയ്യുന്നു. |
| ഉയർന്ന പ്രകടന ശ്രമം | പ്ലെയ്‌സ്‌മെന്റിന്റെയും റൂട്ടിംഗിന്റെയും സമയത്ത് കംപൈലർ ടൈമിംഗ് ഒപ്റ്റിമൈസേഷൻ ശ്രമം വർദ്ധിപ്പിക്കുകയും സമയവുമായി ബന്ധപ്പെട്ട ഫിസിക്കൽ സിന്തസിസ് ഒപ്റ്റിമൈസേഷനുകൾ പ്രവർത്തനക്ഷമമാക്കുകയും ചെയ്യുന്നു (ഓരോ രജിസ്റ്റർ ഒപ്റ്റിമൈസേഷൻ ക്രമീകരണങ്ങൾ). ഓരോ അധിക ഒപ്റ്റിമൈസേഷനും കംപൈലേഷൻ സമയം വർദ്ധിപ്പിക്കാൻ കഴിയും. |
| പരമാവധി പ്ലേസ്‌മെന്റ് പ്രയത്‌നത്തോടുകൂടിയ ഉയർന്ന പ്രകടനം | സമാനമായ കംപൈലർ ഒപ്റ്റിമൈസേഷനുകൾ പ്രവർത്തനക്ഷമമാക്കുന്നു ഉയർന്ന പ്രകടന ശ്രമം, അധിക പ്ലെയ്‌സ്‌മെന്റ് ഒപ്റ്റിമൈസേഷൻ ശ്രമത്തോടൊപ്പം. |
| മികച്ച പ്രകടനം | സമാനമായ കംപൈലർ ഒപ്റ്റിമൈസേഷനുകൾ പ്രവർത്തനക്ഷമമാക്കുന്നു ഉയർന്ന പ്രകടന ശ്രമം, കൂടാതെ ലോജിക് ഏരിയയിലേക്ക് സാധ്യതയുള്ള വർദ്ധനയോടെ ഡിസൈൻ പെർഫോമൻസ് പരമാവധിയാക്കാൻ അനാലിസിസ് & സിന്തസിസ് സമയത്ത് കൂടുതൽ ഒപ്റ്റിമൈസേഷനുകൾ ചേർക്കുന്നു. ഡിസൈൻ വിനിയോഗം ഇതിനകം വളരെ ഉയർന്നതാണെങ്കിൽ, ഈ ഓപ്ഷൻ ഫിറ്റിംഗിൽ ബുദ്ധിമുട്ട് സൃഷ്ടിച്ചേക്കാം, ഇത് മൊത്തത്തിലുള്ള ഒപ്റ്റിമൈസേഷൻ ഗുണനിലവാരത്തെ പ്രതികൂലമായി ബാധിക്കും. |
| പരമാവധി പ്ലേസ്‌മെന്റ് പ്രയത്നത്തോടെ മികച്ച പ്രകടനം | സമാനമായ കംപൈലർ ഒപ്റ്റിമൈസേഷനുകൾ പ്രവർത്തനക്ഷമമാക്കുന്നു മികച്ച പ്രകടനം, അധിക പ്ലെയ്‌സ്‌മെന്റ് ഒപ്റ്റിമൈസേഷൻ ശ്രമത്തോടൊപ്പം. |
| ആക്രമണാത്മക പ്രദേശം | ഡിസൈൻ പ്രകടനത്തിന്റെ സാധ്യതയുള്ള ചെലവിൽ ഡിസൈൻ നടപ്പിലാക്കാൻ ആവശ്യമായ ഉപകരണ ഏരിയ കുറയ്ക്കുന്നതിന് കംപൈലർ ആക്രമണാത്മക ശ്രമം നടത്തുന്നു. |
| ഉയർന്ന പ്ലെയ്‌സ്‌മെന്റ് റൂട്ടബിലിറ്റി ശ്രമം | ഡിസൈൻ ഏരിയ, പ്രകടനം, കംപൈലേഷൻ സമയം എന്നിവയുടെ സാധ്യതയുള്ള ചെലവിൽ ഡിസൈൻ റൂട്ട് ചെയ്യാൻ കംപൈലർ ഉയർന്ന ശ്രമം നടത്തുന്നു. റൂട്ടിംഗ് ഉപയോഗം കുറയ്ക്കുന്നതിന് കമ്പൈലർ അധിക സമയം ചിലവഴിക്കുന്നു, ഇത് റൂട്ടബിലിറ്റി മെച്ചപ്പെടുത്തുകയും ഡൈനാമിക് പവർ ലാഭിക്കുകയും ചെയ്യുന്നു. |
| ഉയർന്ന പാക്കിംഗ് റൂട്ടബിലിറ്റി ശ്രമം | ഡിസൈൻ ഏരിയ, പ്രകടനം, കംപൈലേഷൻ സമയം എന്നിവയുടെ സാധ്യതയുള്ള ചെലവിൽ ഡിസൈൻ റൂട്ട് ചെയ്യാൻ കംപൈലർ ഉയർന്ന ശ്രമം നടത്തുന്നു. കംപൈലർ രജിസ്റ്ററുകൾ പാക്ക് ചെയ്യുന്നതിനായി അധിക സമയം ചിലവഴിക്കുന്നു, ഇത് റൂട്ടബിലിറ്റി മെച്ചപ്പെടുത്തുകയും ഡൈനാമിക് പവർ ലാഭിക്കുകയും ചെയ്യും. |
| റൂട്ടബിലിറ്റിക്കായി നെറ്റ്‌ലിസ്റ്റ് ഒപ്റ്റിമൈസ് ചെയ്യുക | പ്രകടനത്തിന്റെ സാധ്യമായ ചെലവിൽ റൂട്ടബിലിറ്റി വർദ്ധിപ്പിക്കുന്നതിന് കംപൈലർ നെറ്റ്‌ലിസ്റ്റ് പരിഷ്‌ക്കരണങ്ങൾ നടപ്പിലാക്കുന്നു. |
| തുടർന്നു… | |
| ഒപ്റ്റിമൈസേഷൻ മോഡ് | വിവരണം |
| ഉയർന്ന പവർ ശ്രമം | കുറഞ്ഞ പവർക്കായി സിന്തസിസ് ഒപ്റ്റിമൈസ് ചെയ്യാൻ കമ്പൈലർ ഉയർന്ന ശ്രമം നടത്തുന്നു. ഉയർന്ന പവർ ശ്രമം സിന്തസിസ് റൺ ടൈം വർദ്ധിപ്പിക്കുന്നു. |
| ആക്രമണാത്മക ശക്തി | കുറഞ്ഞ ശക്തിക്കായി സിന്തസിസ് ഒപ്റ്റിമൈസ് ചെയ്യാൻ ആക്രമണാത്മക ശ്രമം നടത്തുന്നു. കംപൈലർ ഏറ്റവും ഉയർന്ന നിർദ്ദിഷ്ട അല്ലെങ്കിൽ കണക്കാക്കിയ ടോഗിൾ നിരക്കുകളുള്ള സിഗ്നലുകളുടെ റൂട്ടിംഗ് ഉപയോഗം കുറയ്ക്കുന്നു, അധിക ഡൈനാമിക് പവർ ലാഭിക്കുകയും എന്നാൽ പ്രകടനത്തെ ബാധിക്കുകയും ചെയ്യുന്നു. |
| ആക്രമണാത്മക കംപൈൽ സമയം | കുറഞ്ഞ പ്രയത്നത്തിലൂടെയും കുറച്ച് പെർഫോമൻസ് ഒപ്റ്റിമൈസേഷനിലൂടെയും ഡിസൈൻ നടപ്പിലാക്കാൻ ആവശ്യമായ കംപൈൽ സമയം കുറയ്ക്കുന്നു. ഈ ഓപ്ഷൻ ചില വിശദമായ റിപ്പോർട്ടിംഗ് ഫംഗ്‌ഷനുകളും പ്രവർത്തനരഹിതമാക്കുന്നു.
കുറിപ്പ്: ഓണാക്കുന്നു ആക്രമണാത്മക കംപൈൽ സമയം ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ക്രമീകരണങ്ങൾ പ്രവർത്തനക്ഷമമാക്കുന്നു File (.qsf) ക്രമീകരണങ്ങൾ മറ്റ് .qsf ക്രമീകരണങ്ങൾ വഴി അസാധുവാക്കാൻ കഴിയില്ല. |
ഡിസൈൻ സ്പേസ് എക്സ്പ്ലോറർ II കംപൈലേഷൻ തന്ത്രങ്ങൾ
ഉറവിടം, പ്രകടനം, അല്ലെങ്കിൽ പവർ ഒപ്റ്റിമൈസേഷൻ ലക്ഷ്യങ്ങൾ എന്നിവയ്ക്കായി ഒപ്റ്റിമൽ പ്രോജക്റ്റ് ക്രമീകരണങ്ങൾ കണ്ടെത്താൻ DSE II നിങ്ങളെ അനുവദിക്കുന്നു. ഒരു നിർദ്ദിഷ്ട ലക്ഷ്യം നേടുന്നതിന് ക്രമീകരണങ്ങളുടെയും നിയന്ത്രണങ്ങളുടെയും വ്യത്യസ്ത പ്രീസെറ്റ് കോമ്പിനേഷനുകൾ ഉപയോഗിച്ച് ഒരു ഡിസൈൻ ആവർത്തിച്ച് കംപൈൽ ചെയ്യാൻ DSE II നിങ്ങളെ അനുവദിക്കുന്നു. DSE II നിങ്ങളുടെ ലക്ഷ്യങ്ങൾ കൈവരിക്കുന്നതിനുള്ള മികച്ച ക്രമീകരണ കോമ്പിനേഷൻ റിപ്പോർട്ടുചെയ്യുന്നു. DSE II-നും അഡ്വാൻ എടുക്കാംtagഒന്നിലധികം കമ്പ്യൂട്ടറുകളിൽ വിത്തുകൾ കംപൈൽ ചെയ്യുന്നതിനുള്ള സമാന്തരവൽക്കരണ കഴിവുകളുടെ ഇ. DSE II കംപൈലേഷൻ സ്ട്രാറ്റജി ക്രമീകരണങ്ങൾ പേജ് 4-ലെ പട്ടിക 14-ലെ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്രമീകരണങ്ങൾ പ്രതിധ്വനിപ്പിക്കുന്നു
ഡിസൈൻ സ്പേസ് എക്സ്പ്ലോറർ II
DSE II-നുള്ള സമാഹാര തന്ത്രം വ്യക്തമാക്കുന്നതിന് ഈ ഘട്ടങ്ങൾ പാലിക്കുക:
- DSE II സമാരംഭിക്കുന്നതിന് (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ അടയ്ക്കുക), ടൂളുകൾ ➤ ലോഞ്ച് ഡിസൈൻ സ്പേസ് എക്സ്പ്ലോറർ II ക്ലിക്ക് ചെയ്യുക. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ അടച്ചതിനുശേഷം DSE II തുറക്കുന്നു.
- DSE II ടൂൾബാറിൽ, എക്സ്പ്ലോറേഷൻ ഐക്കണിൽ ക്ലിക്ക് ചെയ്യുക.
- പര്യവേക്ഷണ പോയിന്റുകൾ വികസിപ്പിക്കുക.
- ഡിസൈൻ പര്യവേക്ഷണം തിരഞ്ഞെടുക്കുക. ആ തന്ത്രങ്ങൾ ലക്ഷ്യമാക്കി ഡിസൈൻ പര്യവേക്ഷണങ്ങൾ നടത്തുന്നതിന് ഏതെങ്കിലും സമാഹാര തന്ത്രങ്ങൾ പ്രാപ്തമാക്കുക.
ഉയർന്ന ഉപയോഗത്തിനായി തിരക്ക് കുറയ്ക്കുക
80% ഉപകരണ ഉറവിടങ്ങളും ഉപയോഗിക്കുന്ന ഡിസൈനുകൾ സാധാരണയായി ടൈമിംഗ് ക്ലോഷറിൽ ഏറ്റവും ബുദ്ധിമുട്ട് സൃഷ്ടിക്കുന്നു. തിരക്ക് കുറയ്ക്കാനും ടൈമിംഗ് ക്ലോഷർ ലളിതമാക്കാനും നിങ്ങൾക്ക് ഇനിപ്പറയുന്ന മാനുവൽ, ഓട്ടോമേറ്റഡ് ടെക്നിക്കുകൾ പ്രയോഗിക്കാവുന്നതാണ്.
- പേജ് 16-ൽ ഏരിയയും റൂട്ടബിലിറ്റി ഓപ്ഷനുകളും ഉപയോഗിച്ച് പരീക്ഷിക്കുക
- പേജ് 16-ൽ അരിത്മെറ്റിക്-ഇന്റൻസീവ് ഡിസൈനുകൾക്കായുള്ള ഫ്രാക്റ്റൽ സിന്തസിസ് പരിഗണിക്കുക
ഏരിയ, റൂട്ടബിലിറ്റി ഓപ്ഷനുകൾ ഉപയോഗിച്ച് പരീക്ഷിക്കുക
ഉപകരണത്തിന്റെ ഉപയോഗം റൂട്ടിംഗ് തിരക്കിന് കാരണമാകുമ്പോൾ, നിങ്ങളുടെ രൂപകൽപ്പനയ്‌ക്കായുള്ള വിഭവ വിനിയോഗവും തിരക്കും കുറയ്ക്കുന്നതിന് ഏരിയ, റൂട്ടബിലിറ്റി ഒപ്റ്റിമൈസേഷൻ ക്രമീകരണങ്ങൾ ഉപയോഗിച്ച് നിങ്ങൾക്ക് പരീക്ഷിക്കാം. ഈ ക്രമീകരണങ്ങൾ ആക്‌സസ് ചെയ്യാൻ അസൈൻമെന്റുകൾ ➤ ക്രമീകരണങ്ങൾ ➤ കംപൈലർ ക്രമീകരണങ്ങൾ ➤ ഒപ്റ്റിമൈസേഷൻ മോഡ് ക്ലിക്ക് ചെയ്യുക:
ഏരിയ, റൂട്ടബിലിറ്റി ഓപ്ഷനുകൾ
അരിത്മെറ്റിക്-ഇന്റൻസീവ് ഡിസൈനുകൾക്കുള്ള ഫ്രാക്റ്റൽ സിന്തസിസ് പരിഗണിക്കുക
ഉയർന്ന ത്രൂപുട്ട്, ഗണിത-തീവ്രമായ ഡിസൈനുകൾക്കായി, ഉപകരണ ഉറവിടങ്ങളുടെ ഉപയോഗം മെച്ചപ്പെടുത്തുന്നതിന് നിങ്ങൾക്ക് യാന്ത്രിക ഫ്രാക്റ്റൽ സിന്തസിസ് ഒപ്റ്റിമൈസേഷനുകൾ പ്രവർത്തനക്ഷമമാക്കാൻ കഴിയും. ഫ്രാക്റ്റൽ സിന്തസിസ് ഒപ്റ്റിമൈസേഷനുകളിൽ മൾട്ടിപ്ലയർ റെഗുലറൈസേഷനും റീടൈമിംഗും, തുടർച്ചയായ ഗണിത പാക്കിംഗും ഉൾപ്പെടുന്നു. ഒപ്റ്റിമൈസേഷനുകൾ വലിയ അളവിലുള്ള ലോ-പ്രിസിഷൻ ഗണിത ഓപ്പറേഷനുകളുള്ള ഡിസൈനുകളെ ലക്ഷ്യമിടുന്നു (സങ്കലനങ്ങളും ഗുണനങ്ങളും പോലുള്ളവ). നിങ്ങൾക്ക് ആഗോളതലത്തിൽ ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രാപ്തമാക്കാം അല്ലെങ്കിൽ നിർദ്ദിഷ്ട മൾട്ടിപ്ലയറുകൾക്ക് മാത്രം. അനുയോജ്യമായ സാഹചര്യങ്ങളിൽ, ഫ്രാക്റ്റൽ സിന്തസിസ് ഒപ്റ്റിമൈസേഷന് 20-45% ഏരിയ കുറയ്ക്കാൻ കഴിയും.
മൾട്ടിപ്ലയർ റെഗുലറൈസേഷനും റീടൈമിംഗും
മൾട്ടിപ്ലയർ റെഗുലറൈസേഷനും റീടൈമിംഗും വളരെ ഒപ്റ്റിമൈസ് ചെയ്ത സോഫ്റ്റ് മൾട്ടിപ്ലയർ നടപ്പിലാക്കലുകളുടെ അനുമാനം നടത്തുന്നു. രണ്ടോ അതിലധികമോ പൈപ്പ് ലൈനുകളിലേക്ക് കംപൈലർ ബാക്ക്വേഡ് റീടൈമിംഗ് പ്രയോഗിച്ചേക്കാംtagആവശ്യമെങ്കിൽ es. നിങ്ങൾ ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ, ഒപ്പിട്ടതും ഒപ്പിടാത്തതുമായ മൾട്ടിപ്ലയറുകളിലേക്ക് കംപൈലർ മൾട്ടിപ്ലയർ റെഗുലറൈസേഷനും റീടൈമിംഗും പ്രയോഗിക്കുന്നു.
ചിത്രം 16. മൾട്ടിപ്ലയർ റീടൈമിംഗ്
കുറിപ്പ്
- മൾട്ടിപ്ലയർ റെഗുലറൈസേഷൻ ലോജിക് റിസോഴ്സുകൾ മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ, DSP ബ്ലോക്കുകൾ ഉപയോഗിക്കുന്നില്ല.
- FRACTAL_SYNTHESIS QSF അസൈൻമെന്റ് സജ്ജീകരിച്ചിരിക്കുന്ന മൊഡ്യൂളുകളിലെ സൈൻ ചെയ്തതും ഒപ്പിടാത്തതുമായ മൾട്ടിപ്ലയറുകളിൽ മൾട്ടിപ്ലയർ റെഗുലറൈസേഷനും റീടൈമിംഗും പ്രയോഗിക്കുന്നു.
തുടർച്ചയായ അരിത്മെറ്റിക് പാക്കിംഗ്
തുടർച്ചയായ ഗണിത പാക്കിംഗ്, ഇന്റൽ എഫ്‌പിജിഎ ലാബുകളിലേക്ക് ഒപ്റ്റിമൽ വലിപ്പമുള്ള ലോജിക് ബ്ലോക്കുകളിലേക്ക് ഗണിത ഗേറ്റുകളെ പുനഃസംശ്ലേഷണം ചെയ്യുന്നു. ഈ ഒപ്റ്റിമൈസേഷൻ ഗണിത ബ്ലോക്കുകൾക്കായി LAB ഉറവിടങ്ങളുടെ 100% വരെ വിനിയോഗം അനുവദിക്കുന്നു. നിങ്ങൾ ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ, കംപൈലർ ഈ ഒപ്റ്റിമൈസേഷൻ എല്ലാ കാരി ചെയിനുകളിലും ടു-ഇൻപുട്ട് ലോജിക് ഗേറ്റുകളിലും പ്രയോഗിക്കുന്നു. ഈ ഒപ്റ്റിമൈസേഷന് ആഡർ ട്രീകളും മൾട്ടിപ്ലയറുകളും മറ്റ് ഗണിതവുമായി ബന്ധപ്പെട്ട ലോജിക്കും പാക്ക് ചെയ്യാൻ കഴിയും.
തുടർച്ചയായ അരിത്മെറ്റിക് പാക്കിംഗ്
കുറിപ്പ്
തുടർച്ചയായ ഗണിത പാക്കിംഗ് മൾട്ടിപ്ലയർ റെഗുലറൈസേഷനിൽ നിന്ന് സ്വതന്ത്രമായി പ്രവർത്തിക്കുന്നു എന്നത് ശ്രദ്ധിക്കുക. അതിനാൽ, നിങ്ങൾ റെഗുലറൈസ് ചെയ്യാത്ത ഒരു ഗുണിതമാണ് ഉപയോഗിക്കുന്നതെങ്കിൽ (നിങ്ങളുടെ സ്വന്തം മൾട്ടിപ്ലയർ എഴുതുന്നത് പോലെയുള്ളത്) തുടർച്ചയായ ഗണിത പാക്കിംഗ് തുടർന്നും പ്രവർത്തിക്കാനാകും. ഡീപ് ലേണിംഗ് ആക്സിലറേറ്ററുകൾ അല്ലെങ്കിൽ എല്ലാ ഡിഎസ്പി റിസോഴ്സുകളെയും കവിയുന്ന മറ്റ് ഹൈ-ത്രൂപുട്ട്, ഗണിത-തീവ്രമായ ഫംഗ്ഷനുകൾ ഉള്ള ഡിസൈനുകൾക്ക് ഫ്രാക്റ്റൽ സിന്തസിസ് ഒപ്റ്റിമൈസേഷൻ ഏറ്റവും അനുയോജ്യമാണ്. പ്രോജക്റ്റ്-വൈഡ് ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രവർത്തനക്ഷമമാക്കുന്നത് ഫ്രാക്റ്റൽ ഒപ്റ്റിമൈസേഷനുകൾക്ക് അനുയോജ്യമല്ലാത്ത മൊഡ്യൂളുകളിൽ അനാവശ്യമായ വീക്കത്തിന് കാരണമാകും.
ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രവർത്തനക്ഷമമാക്കുന്നു അല്ലെങ്കിൽ പ്രവർത്തനരഹിതമാക്കുന്നു
Intel Stratix® 10, Intel Agilex™ ഉപകരണങ്ങൾക്ക്, ചെറിയ ഗുണിതങ്ങൾക്കായി ഫ്രാക്റ്റൽ സിന്തസിസ് ഒപ്റ്റിമൈസേഷൻ സ്വയമേവ പ്രവർത്തിക്കുന്നു (ഓപ്പറണ്ടുകളുടെ ബിറ്റ്-വീതി 7 അല്ലെങ്കിൽ അതിൽ കുറവുള്ള വെരിലോഗ് HDL അല്ലെങ്കിൽ VHDL-ലെ ഏതെങ്കിലും A*B പ്രസ്താവന). ഇനിപ്പറയുന്ന ഏതെങ്കിലും രീതി ഉപയോഗിച്ച് നിങ്ങൾക്ക് ഈ ഉപകരണങ്ങൾക്കായി ചെറിയ മൾട്ടിപ്ലയറുകളുടെ ഓട്ടോമാറ്റിക് ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രവർത്തനരഹിതമാക്കാനും കഴിയും:
- RTL-ൽ, "Multstyle Verilog HDL സിന്തസിസ് ആട്രിബ്യൂട്ട്" വിവരിക്കുന്നതുപോലെ, DSP മൾട്ടിസ്റ്റൈൽ സജ്ജമാക്കുക. ഉദാample: (* multstyle = "dsp" *) മൊഡ്യൂൾ foo(...); മൊഡ്യൂൾ foo(..) /* സിന്തസിസ് മൾട്ടിസ്റ്റൈൽ = "dsp" */;
- .qsf ൽ file, ഇനിപ്പറയുന്ന രീതിയിൽ ഒരു അസൈൻമെന്റായി ചേർക്കുക: set_instance_assignment -name DSP_BLOCK_BALANCING_IMPLEMENTATION \DSP_BLOCKS - to r
കൂടാതെ, Intel Stratix 10, Intel Agilex, Intel Arria® 10, Intel Cyclone® 10 GX ഉപകരണങ്ങൾക്ക്, നിങ്ങൾക്ക് ആഗോളതലത്തിൽ ഫ്രാക്റ്റൽ സിന്തസിസ് പ്രാപ്തമാക്കാം അല്ലെങ്കിൽ ഫ്രാക്റ്റൽ സിന്തസിസ് GUI ഓപ്ഷൻ അല്ലെങ്കിൽ അനുബന്ധമായ FRACTAL_SYNTHESIS:
- RTL-ൽ, altera_attribute ഇനിപ്പറയുന്ന രീതിയിൽ ഉപയോഗിക്കുക: (* altera_attribute = “-name FRACTAL_SYNTHESIS ON” *)
- .qsf ൽ file, ഇനിപ്പറയുന്ന രീതിയിൽ ഒരു അസൈൻമെന്റായി ചേർക്കുക: set_global_assignment -name FRACTAL_SYNTHESIS ON -entity
ഉപയോക്തൃ ഇന്റർഫേസിൽ, ഈ ഘട്ടങ്ങൾ പാലിക്കുക:
- അസൈൻമെന്റ് ➤ അസൈൻമെന്റ് എഡിറ്റർ ക്ലിക്ക് ചെയ്യുക.
- അസൈൻമെന്റ് നാമത്തിനായുള്ള ഫ്രാക്റ്റൽ സിന്തസിസ്, മൂല്യത്തിനായുള്ള ഓൺ, എന്റിറ്റിയുടെ ഗണിത-തീവ്രമായ എന്റിറ്റി നാമം, ടു കോളത്തിലെ ഒരു ഉദാഹരണ നാമം എന്നിവ തിരഞ്ഞെടുക്കുക. എന്റിറ്റിയുടെ എല്ലാ സന്ദർഭങ്ങളും അസൈൻ ചെയ്യുന്നതിന് To എന്നതിനായി നിങ്ങൾക്ക് ഒരു വൈൽഡ്കാർഡ് (*) നൽകാം.
ചിത്രം 18. അസൈൻമെന്റ് എഡിറ്ററിലെ ഫ്രാക്റ്റൽ സിന്തസിസ് അസൈൻമെന്റ്
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- മൾട്ടിസ്റ്റൈൽ വെരിലോഗ് എച്ച്ഡിഎൽ സിന്തസിസ് ആട്രിബ്യൂട്ട്
- Intel Quartus Prime Help.
തൃപ്തികരമായ ഫലങ്ങൾ സംരക്ഷിക്കുക
ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ എന്നിവയുമായി ബന്ധപ്പെട്ട വലിയ ബ്ലോക്കുകളുടെ പ്ലേസ്‌മെന്റ് ലോക്ക് ഡൗൺ ചെയ്യുന്നതിന് തൃപ്തികരമായ സമാഹാര ഫലങ്ങൾ ബാക്ക്-അനോട്ടേറ്റ് ചെയ്യുന്നതിലൂടെ നിങ്ങൾക്ക് ടൈമിംഗ് ക്ലോഷർ ലളിതമാക്കാം. അതുപോലെ, ഡിസൈൻ ബ്ലോക്ക് പുനരുപയോഗ സാങ്കേതികത, നിർദ്ദിഷ്ട FPGA പെരിഫററി അല്ലെങ്കിൽ കോർ ലോജിക് ഡിസൈൻ ബ്ലോക്കുകൾക്കായി തൃപ്തികരമായ കംപൈലേഷൻ ഫലങ്ങൾ സംരക്ഷിക്കാൻ നിങ്ങളെ പ്രാപ്‌തമാക്കുന്നു (ഒരു ശ്രേണിപരമായ ഡിസൈൻ ഉദാഹരണം ഉൾക്കൊള്ളുന്ന ലോജിക്), തുടർന്ന് ആ ബ്ലോക്കുകൾ തുടർന്നുള്ള സമാഹാരങ്ങളിൽ വീണ്ടും ഉപയോഗിക്കുക. ഡിസൈൻ ബ്ലോക്ക് പുനരുപയോഗത്തിൽ, നിങ്ങൾ ഒരു ഡിസൈൻ പാർട്ടീഷനായി ഹൈറാർക്കിക്കൽ ഇൻസ്‌റ്റൻസ് നൽകുന്നു, തുടർന്ന് വിജയകരമായ സമാഹാരത്തിന് ശേഷം പാർട്ടീഷൻ സംരക്ഷിക്കുകയും കയറ്റുമതി ചെയ്യുകയും ചെയ്യുന്നു. തൃപ്തികരമായ ഫലങ്ങൾ സംരക്ഷിക്കുകയും വീണ്ടും ഉപയോഗിക്കുകയും ചെയ്യുന്നത്, കംപൈലറിന്റെ പ്രയത്നവും സമയവും അടച്ചിട്ടില്ലാത്ത ഡിസൈനിന്റെ ഭാഗങ്ങളിൽ മാത്രം കേന്ദ്രീകരിക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു.
ടൈമിംഗ് ക്ലോഷർ പ്രശ്നം
- ലോക്ക് ഡൗൺ ചെയ്തില്ലെങ്കിൽ, കംപൈലറിന് വിവിധ ഘടകങ്ങളെ ആശ്രയിച്ച് കംപൈലേഷൻ മുതൽ കംപൈലേഷൻ വരെ വ്യത്യസ്തമായി ഡിസൈൻ ബ്ലോക്കുകൾ, ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ എന്നിവ നടപ്പിലാക്കാം.
ടൈമിംഗ് ക്ലോഷർ സൊല്യൂഷൻസ്
- പേജ് 20-ലെ ലോക്ക് ഡൗൺ ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ - ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ എന്നിവയുമായി ബന്ധപ്പെട്ട വലിയ ബ്ലോക്കുകളുടെ പ്ലേസ്‌മെന്റ് ലോക്ക് ഡൗൺ ചെയ്യാൻ തൃപ്തികരമായ സമാഹാര ഫലങ്ങൾ ബാക്ക്-അനോട്ട് ചെയ്യുക.
- പേജ് 21-ലെ ഡിസൈൻ പാർട്ടീഷൻ ഫലങ്ങൾ സംരക്ഷിക്കുക-സമയത്തിനനുസരിച്ചുള്ള ബ്ലോക്കുകൾക്കായി പാർട്ടീഷനുകൾ സംരക്ഷിക്കുക, മറ്റ് ഡിസൈൻ ബ്ലോക്കുകളിൽ ഒപ്റ്റിമൈസേഷൻ ഫോക്കസ് ചെയ്യുക.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- ബാക്ക്-അനോട്ടേറ്റ് അസൈൻമെന്റുകൾ ഡയലോഗ് ബോക്സ് സഹായം
- AN-899: ഫാസ്റ്റ് പ്രിസർവേഷൻ ഉപയോഗിച്ച് കംപൈൽ സമയം കുറയ്ക്കുന്നു
- ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ ഉപയോക്തൃ ഗൈഡ്: ബ്ലോക്ക്-ബേസ്ഡ് ഡിസൈൻ
ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ എന്നിവ ലോക്ക് ഡൗൺ ചെയ്യുക
ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ എന്നിവയുമായി ബന്ധപ്പെട്ട വലിയ ബ്ലോക്കുകളുടെ പ്ലേസ്‌മെന്റ് ലോക്ക് ഡൗൺ ചെയ്യുന്നതിന് തൃപ്തികരമായ സമാഹാര ഫലങ്ങൾ ബാക്ക്-അനോട്ടേറ്റ് ചെയ്യുന്നതിലൂടെ നിങ്ങൾക്ക് ടൈമിംഗ് ക്ലോഷർ ലളിതമാക്കാം. വലിയ ബ്ലോക്ക് പ്ലെയ്‌സ്‌മെന്റ് ലോക്ക് ചെയ്യുന്നത് കുറഞ്ഞ ശബ്‌ദത്തോടെ ഉയർന്ന എഫ്‌മാക്സ് ഉത്പാദിപ്പിക്കും. റാമുകളും ഡിഎസ്പികളും പോലുള്ള വലിയ ബ്ലോക്കുകൾ ലോക്ക് ഡൗൺ ചെയ്യുന്നത് ഫലപ്രദമാണ്, കാരണം ഈ ബ്ലോക്കുകൾക്ക് സാധാരണ എൽഎബികളേക്കാൾ കനത്ത കണക്റ്റിവിറ്റിയുണ്ട്, ഇത് പ്ലേസ്‌മെന്റ് സമയത്ത് ചലനത്തെ സങ്കീർണ്ണമാക്കുന്നു. അനുയോജ്യമായ റാമിൽ നിന്നും ഡിഎസ്പി പ്ലേസ്‌മെന്റിൽ നിന്നും ഒരു വിത്ത് നല്ല ഫലം പുറപ്പെടുവിക്കുമ്പോൾ, ബാക്ക്-അനോട്ടേഷൻ ഉപയോഗിച്ച് നിങ്ങൾക്ക് ആ പ്ലേസ്‌മെന്റ് ക്യാപ്‌ചർ ചെയ്യാം. തുടർന്നുള്ള കംപൈലുകൾക്ക് നല്ല വിത്തിൽ നിന്നുള്ള ഉയർന്ന നിലവാരമുള്ള റാമും DSP പ്ലേസ്‌മെന്റും പ്രയോജനപ്പെടുത്താം. വളരെ കുറച്ച് റാമുകളോ ഡിഎസ്പികളോ ഉള്ള ഡിസൈനുകൾക്ക് ഈ സാങ്കേതികവിദ്യ കാര്യമായി പ്രയോജനം ചെയ്യുന്നില്ല. അടുത്ത കംപൈലേഷനിൽ ഉപയോഗിക്കുന്നതിനായി അവസാന സമാഹാരത്തിൽ നിന്ന് .qsf-ലേക്ക് ഉപകരണ റിസോഴ്സ് അസൈൻമെന്റുകൾ പകർത്താൻ അസൈൻമെന്റുകൾ ➤ ബാക്ക്-അനോട്ടേറ്റ് അസൈൻമെന്റുകൾ ക്ലിക്ക് ചെയ്യുക. ബാക്ക്-അനോട്ട് ടൈപ്പ് ലിസ്റ്റിൽ ബാക്ക്-അനോട്ടേഷൻ തരം തിരഞ്ഞെടുക്കുക.
ബാക്ക്-അനോട്ടേറ്റ് അസൈൻമെന്റ് ഡയലോഗ് ബോക്സ്
പകരമായി, ഇനിപ്പറയുന്ന quartus_cdb എക്സിക്യൂട്ടബിൾ ഉപയോഗിച്ച് നിങ്ങൾക്ക് ബാക്ക്-അനോട്ടേഷൻ പ്രവർത്തിപ്പിക്കാം. quartus_cdb –back_annotate [–dsp] [–ram] [–clock]
കുറിപ്പ്
- ബാക്ക്-അനോട്ടേറ്റ് അസൈൻമെന്റ് ഡയലോഗ് ബോക്സ് ഇതുവരെ പിന്തുണയ്ക്കാത്ത അധിക [–dsp], [–ram], [–clock] വേരിയബിളുകളെ എക്സിക്യൂട്ടബിൾ പിന്തുണയ്ക്കുന്നു.
ഡിസൈൻ പാർട്ടീഷൻ ഫലങ്ങൾ സംരക്ഷിക്കുക
കുറിപ്പ്
- ഡിസൈൻ പാർട്ടീഷൻ ചെയ്ത ശേഷം, ടൈമിംഗ് പാലിക്കുന്ന ബ്ലോക്കുകൾക്കായി നിങ്ങൾക്ക് പാർട്ടീഷനുകൾ സംരക്ഷിക്കാനും മറ്റ് ഡിസൈൻ ബ്ലോക്കുകളിൽ ഒപ്റ്റിമൈസേഷൻ ഫോക്കസ് ചെയ്യാനും കഴിയും. കൂടാതെ, ഫാസ്റ്റ് പ്രിസർവ് ഓപ്ഷൻ സംരക്ഷിത പാർട്ടീഷന്റെ ലോജിക്കിനെ കംപൈലേഷൻ സമയത്ത് ഇന്റർഫേസ് ലോജിക്കിലേക്ക് ലളിതമാക്കുന്നു, അതുവഴി പാർട്ടീഷന്റെ കംപൈലേഷൻ സമയം കുറയ്ക്കുന്നു. ഫാസ്റ്റ് പ്രിസർവ് റൂട്ട് പാർട്ടീഷൻ പുനരുപയോഗത്തെയും ഭാഗിക പുനർക്രമീകരണ ഡിസൈനുകളെയും മാത്രമേ പിന്തുണയ്ക്കൂ. ടൈമിംഗ് ക്ലോഷർ വെല്ലുവിളിക്കുന്ന ഉപ-മൊഡ്യൂളുകളുള്ള ഡിസൈനുകൾക്കായി, നിങ്ങൾക്ക് മൊഡ്യൂളിന്റെ പാർട്ടീഷന്റെ സ്റ്റാൻഡ്-എലോൺ ഒപ്റ്റിമൈസേഷനും കംപൈലേഷനും നടത്താം, തുടർന്ന് തുടർന്നുള്ള കംപൈലേഷനുകളിൽ നടപ്പിലാക്കുന്നത് സംരക്ഷിക്കുന്നതിന് ടൈമിംഗ്-ക്ലോസ്ഡ് മൊഡ്യൂൾ എക്സ്പോർട്ട് ചെയ്യാം.
ഡിസൈൻ പാർട്ടീഷൻ ഫലങ്ങൾ സംരക്ഷിക്കുന്നു
ബ്ലോക്ക് അധിഷ്ഠിത രൂപകൽപ്പനയ്ക്ക് ഡിസൈൻ പാർട്ടീഷനിംഗ് ആവശ്യമാണ്. നിങ്ങളുടെ ഡിസൈനിലെ വ്യക്തിഗത ലോജിക് ബ്ലോക്കുകൾ സംരക്ഷിക്കാൻ ഡിസൈൻ പാർട്ടീഷനിംഗ് നിങ്ങളെ അനുവദിക്കുന്നു, എന്നാൽ പാർട്ടീഷൻ ക്രോസിംഗും ഫ്ലോർപ്ലാൻ ഇഫക്റ്റുകളും കാരണം പെർഫോമൻസ് നഷ്‌ടമുണ്ടാകാൻ സാധ്യതയുണ്ട്. ബ്ലോക്ക് അടിസ്ഥാനമാക്കിയുള്ള ഡിസൈൻ ടെക്നിക്കുകൾ ഉപയോഗിക്കുമ്പോൾ നിങ്ങൾ ഈ ഘടകങ്ങൾ സന്തുലിതമാക്കേണ്ടതുണ്ട്. ഇനിപ്പറയുന്ന ഉയർന്ന തലത്തിലുള്ള ഘട്ടങ്ങൾ റൂട്ട് പാർട്ടീഷൻ പുനരുപയോഗ ഡിസൈനുകൾക്കായുള്ള പാർട്ടീഷൻ സംരക്ഷണ പ്രവാഹത്തെ വിവരിക്കുന്നു:
- പ്രോസസ്സിംഗ് ➤ ആരംഭിക്കുക ➤ സ്റ്റാർട്ട് അനാലിസിസ് & എലബറേഷൻ ക്ലിക്ക് ചെയ്യുക.
- പ്രോജക്റ്റ് നാവിഗേറ്ററിൽ, ടൈമിംഗ് ക്ലോസ്ഡ് ഡിസൈൻ ഇൻസ്‌റ്റൻസിൽ വലത്-ക്ലിക്ക് ചെയ്യുക, ഡിസൈൻ പാർട്ടീഷനിലേക്ക് പോയിന്റ് ചെയ്യുക, പേജ് 23-ലെ ഡിസൈൻ പാർട്ടീഷൻ ക്രമീകരണങ്ങൾ വിവരിക്കുന്നതുപോലെ ഒരു പാർട്ടീഷൻ തരം തിരഞ്ഞെടുക്കുക.
ഡിസൈൻ പാർട്ടീഷനുകൾ സൃഷ്ടിക്കുക
- പാർട്ടീഷനുള്ള ലോജിക് ലോക്ക് ഫ്ലോർപ്ലാനിംഗ് നിയന്ത്രണങ്ങൾ നിർവചിക്കുക. ഡിസൈൻ പാർട്ടീഷനുകളുടെ വിൻഡോയിൽ, പാർട്ടീഷനിൽ വലത്-ക്ലിക്കുചെയ്ത് ലോജിക് ലോക്ക് റീജിയൻ ക്ലിക്ക് ചെയ്യുക ➤ പുതിയ ലോജിക് ലോക്ക് റീജിയൺ സൃഷ്ടിക്കുക. പാർട്ടീഷനിൽ എല്ലാ ലോജിക്കും ഉൾപ്പെടുത്താൻ കഴിയുന്നത്ര വലുതാണ് പ്രദേശം എന്ന് ഉറപ്പാക്കുക.
- കംപൈലേഷനുശേഷം പാർട്ടീഷൻ ഫലങ്ങൾ കയറ്റുമതി ചെയ്യുന്നതിന്, ഡിസൈൻ പാർട്ടീഷനുകളുടെ വിൻഡോയിൽ, .qdb എന്ന പാർട്ടീഷൻ പോസ്റ്റ് ഫൈനൽ എക്‌സ്‌പോർട്ടായി വ്യക്തമാക്കുക. File.
അന്തിമ കയറ്റുമതിക്ക് ശേഷം File
- ഡിസൈൻ കംപൈൽ ചെയ്യുന്നതിനും പാർട്ടീഷൻ കയറ്റുമതി ചെയ്യുന്നതിനും, കമ്പൈലേഷൻ ഡാഷ്‌ബോർഡിലെ കംപൈൽ ഡിസൈൻ ക്ലിക്ക് ചെയ്യുക.
- ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയറിൽ ടോപ്പ് ലെവൽ പ്രോജക്റ്റ് തുറക്കുക.
- അസൈൻമെന്റുകൾ ➤ ക്രമീകരണങ്ങൾ ➤ കംപൈലർ ക്രമീകരണങ്ങൾ ➤ ഇൻക്രിമെന്റൽ കംപൈൽ ക്ലിക്ക് ചെയ്യുക. ഫാസ്റ്റ് പ്രിസർവ് ഓപ്ഷൻ ഓണാക്കുക.
ഫാസ്റ്റ് പ്രിസർവ് ഓപ്ഷൻ
- ശരി ക്ലിക്ക് ചെയ്യുക.
- ഡിസൈൻ പാർട്ടീഷനുകളുടെ വിൻഡോയിൽ, കയറ്റുമതി ചെയ്ത .qdb പാർട്ടീഷൻ ഡാറ്റാബേസായി വ്യക്തമാക്കുക. File പ്രസ്തുത വിഭജനത്തിനായി. ഈ .qdb ആണ് ഇപ്പോൾ പ്രോജക്റ്റിലെ ഈ പാർട്ടീഷന്റെ ഉറവിടം. നിങ്ങൾ ഫാസ്റ്റ് പ്രിസർവ് ഓപ്ഷൻ പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ, കംപൈലർ ഇറക്കുമതി ചെയ്ത പാർട്ടീഷന്റെ ലോജിക് ഇന്റർഫേസ് ലോജിക്കിലേക്ക് കുറയ്ക്കുന്നു, അതുവഴി പാർട്ടീഷന് ആവശ്യമായ കംപൈലേഷൻ സമയം കുറയ്ക്കുന്നു.
പാർട്ടീഷൻ ക്രമീകരണങ്ങൾ രൂപകൽപ്പന ചെയ്യുക
പാർട്ടീഷൻ ക്രമീകരണങ്ങൾ രൂപകൽപ്പന ചെയ്യുക
| ഓപ്ഷൻ | വിവരണം |
| വിഭജനത്തിൻ്റെ പേര് | പാർട്ടീഷൻ നാമം വ്യക്തമാക്കുന്നു. ഓരോ പാർട്ടീഷൻ നാമവും അദ്വിതീയവും ആൽഫാന്യൂമെറിക് പ്രതീകങ്ങൾ മാത്രം ഉൾക്കൊള്ളുന്നതും ആയിരിക്കണം. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഓരോ പ്രോജക്റ്റ് പുനരവലോകനത്തിനും ഒരു ടോപ്പ്-ലെവൽ (|) “root_partition” സ്വയമേവ സൃഷ്ടിക്കുന്നു. |
| ശ്രേണിയുടെ പാത | നിങ്ങൾ പാർട്ടീഷനിലേക്ക് അസൈൻ ചെയ്യുന്ന എന്റിറ്റി ഇൻസ്റ്റൻസിന്റെ ഹൈറാർക്കി പാത്ത് വ്യക്തമാക്കുന്നു. എന്നതിൽ നിങ്ങൾ ഈ മൂല്യം വ്യക്തമാക്കുന്നു പുതിയ പാർട്ടീഷൻ ഉണ്ടാക്കുക ഡയലോഗ് ബോക്സ്. റൂട്ട് പാർട്ടീഷൻ ശ്രേണിയുടെ പാത |. |
| ടൈപ്പ് ചെയ്യുക | കമ്പൈലർ എങ്ങനെ പാർട്ടീഷൻ പ്രോസസ്സ് ചെയ്യുകയും നടപ്പിലാക്കുകയും ചെയ്യുന്നു എന്നതിനെ നിയന്ത്രിക്കുന്ന ഇനിപ്പറയുന്ന പാർട്ടീഷൻ തരങ്ങളിൽ ഒന്ന് വ്യക്തമാക്കാൻ ഡബിൾ ക്ലിക്ക് ചെയ്യുക: |
| തുടർന്നു… | |
| ഓപ്ഷൻ | വിവരണം |
| • സ്ഥിരസ്ഥിതിഒരു സ്റ്റാൻഡേർഡ് പാർട്ടീഷൻ തിരിച്ചറിയുന്നു. അനുബന്ധ ഡിസൈൻ ഉറവിടം ഉപയോഗിച്ച് കമ്പൈലർ പാർട്ടീഷൻ പ്രോസസ്സ് ചെയ്യുന്നു files.
• പുനഃക്രമീകരിക്കാവുന്നത്- ഒരു ഭാഗിക റീകോൺഫിഗറേഷൻ ഫ്ലോയിൽ വീണ്ടും ക്രമീകരിക്കാവുന്ന പാർട്ടീഷൻ തിരിച്ചറിയുന്നു. വ്യക്തമാക്കുക പുനഃക്രമീകരിക്കാവുന്നത് പിആർ ഫ്ലോയിൽ പാർട്ടീഷൻ റീഫിറ്റ് ചെയ്യാൻ അനുവദിക്കുമ്പോൾ, സിന്തസിസ് ഫലങ്ങൾ സംരക്ഷിക്കാൻ ടൈപ്പ് ചെയ്യുക. • റിസർവ്ഡ് കോർഒരു ഉപഭോക്താവ് ഉപകരണത്തിന്റെ ചുറ്റളവ് പുനരുപയോഗിക്കുന്നതിലൂടെ കോർ ഡെവലപ്‌മെന്റിനായി നീക്കിവച്ചിരിക്കുന്ന ബ്ലോക്ക് അടിസ്ഥാനമാക്കിയുള്ള ഡിസൈൻ ഫ്ലോയിലെ ഒരു പാർട്ടീഷൻ തിരിച്ചറിയുന്നു. |
|
| സംരക്ഷണ നില | പാർട്ടീഷനായി ഇനിപ്പറയുന്ന സംരക്ഷണ തലങ്ങളിൽ ഒന്ന് വ്യക്തമാക്കുന്നു:
• സജ്ജമാക്കിയിട്ടില്ല- സംരക്ഷണ നില വ്യക്തമാക്കുന്നു. വിഭജനം ഉറവിടത്തിൽ നിന്ന് സമാഹരിക്കുന്നു files. • സമന്വയിപ്പിച്ചു- പാർട്ടീഷൻ കംപൈൽ ചെയ്യുന്നത് സിന്തസൈസ് ചെയ്ത സ്നാപ്പ്ഷോട്ട് ഉപയോഗിച്ചാണ്. • ഫൈനൽ- അവസാന സ്നാപ്പ്ഷോട്ട് ഉപയോഗിച്ച് പാർട്ടീഷൻ കംപൈൽ ചെയ്യുന്നു. കൂടെ സംരക്ഷണ നില of സമന്വയിപ്പിച്ചു or ഫൈനൽ, സോഴ്സ് കോഡിലെ മാറ്റങ്ങൾ സിന്തസിസിൽ ദൃശ്യമാകില്ല. |
| ശൂന്യം | കമ്പൈലർ ഒഴിവാക്കുന്ന ഒരു ശൂന്യമായ പാർട്ടീഷൻ വ്യക്തമാക്കുന്നു. ഈ ക്രമീകരണവുമായി പൊരുത്തപ്പെടുന്നില്ല റിസർവ്ഡ് കോർ ഒപ്പം പാർട്ടീഷൻ ഡാറ്റാബേസ് File ഒരേ പാർട്ടീഷനുള്ള ക്രമീകരണങ്ങൾ. ദി സംരക്ഷണ നില ചെയ്തിരിക്കണം സജ്ജമാക്കിയിട്ടില്ല. ഒരു ശൂന്യമായ പാർട്ടീഷനിൽ ചൈൽഡ് പാർട്ടീഷനുകളൊന്നും ഉണ്ടാകരുത്. |
| പാർട്ടീഷൻ ഡാറ്റാബേസ് File | ഒരു പാർട്ടീഷൻ ഡാറ്റാബേസ് വ്യക്തമാക്കുന്നു File (.qdb) പാർട്ടീഷൻ സമാഹരിക്കുന്ന സമയത്ത് കമ്പൈലർ ഉപയോഗിക്കുന്നത്. നിങ്ങൾ .qdb കൾ കയറ്റുമതി ചെയ്യുന്നുtagനിങ്ങൾ പുനരുപയോഗിക്കാൻ ആഗ്രഹിക്കുന്ന സമാഹാരത്തിന്റെ ഇ (സിന്തസൈസ് ചെയ്തതോ അവസാനമോ). മറ്റൊരു സന്ദർഭത്തിൽ ആ ഫലങ്ങൾ വീണ്ടും ഉപയോഗിക്കുന്നതിന് .qdb ഒരു പാർട്ടീഷനിലേക്ക് അസൈൻ ചെയ്യുക. |
| എന്റിറ്റി റീ-ബൈൻഡിംഗ് | • PR ഫ്ലോ-ഓരോ നടപ്പിലാക്കൽ പുനരവലോകനത്തിലും സ്ഥിര വ്യക്തിത്വത്തെ മാറ്റിസ്ഥാപിക്കുന്ന എന്റിറ്റി വ്യക്തമാക്കുന്നു.
• റൂട്ട് പാർട്ടീഷൻ പുനരുപയോഗ ഫ്ലോ - ഉപഭോക്തൃ പ്രോജക്റ്റിലെ റിസർവ്ഡ് കോർ ലോജിക് മാറ്റിസ്ഥാപിക്കുന്ന എന്റിറ്റി വ്യക്തമാക്കുന്നു. |
| നിറം | ചിപ്പ് പ്ലാനറിലും ഡിസൈൻ പാർട്ടീഷൻ പ്ലാനർ ഡിസ്പ്ലേകളിലും പാർട്ടീഷന്റെ കളർ-കോഡിംഗ് വ്യക്തമാക്കുന്നു. |
| പോസ്റ്റ് സിന്തസിസ് കയറ്റുമതി File | ഓരോ തവണയും വിശകലനവും സമന്വയവും റൺ ചെയ്യുമ്പോഴും നിങ്ങൾ വ്യക്തമാക്കുന്ന .qdb ലേക്ക് പാർട്ടീഷനിനായുള്ള പോസ്റ്റ്-സിന്തസിസ് കംപൈലേഷൻ ഫലങ്ങൾ സ്വയമേവ കയറ്റുമതി ചെയ്യുന്നു. നിങ്ങൾക്ക് റൂട്ട്_പാർട്ടീഷൻ ഉൾപ്പെടെ, സംരക്ഷിത പാരന്റ് പാർട്ടീഷൻ ഇല്ലാത്ത ഏത് ഡിസൈൻ പാർട്ടീഷനും സ്വയമേവ എക്സ്പോർട്ട് ചെയ്യാം. |
| അന്തിമ കയറ്റുമതിക്ക് ശേഷം File | നിങ്ങൾ വ്യക്തമാക്കുന്ന .qdb ലേക്ക് പാർട്ടീഷനിനായുള്ള പോസ്റ്റ്-ഫൈനൽ കംപൈലേഷൻ ഫലങ്ങൾ സ്വയമേവ എക്‌സ്‌പോർട്ടുചെയ്യുന്നു, ഓരോ തവണയും അവസാന സെ.tagഫിറ്റർ റണ്ണുകളുടെ ഇ. നിങ്ങൾക്ക് റൂട്ട്_പാർട്ടീഷൻ ഉൾപ്പെടെ, സംരക്ഷിത പാരന്റ് പാർട്ടീഷൻ ഇല്ലാത്ത ഏത് ഡിസൈൻ പാർട്ടീഷനും സ്വയമേവ എക്സ്പോർട്ട് ചെയ്യാം. |
AN 903 ഡോക്യുമെന്റ് റിവിഷൻ ചരിത്രം
ഈ പ്രമാണത്തിന് ഇനിപ്പറയുന്ന പുനരവലോകന ചരിത്രമുണ്ട്:
| പ്രമാണ പതിപ്പ് | ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ് | മാറ്റങ്ങൾ |
| 2021.02.25 | 19.3 | "വലിക്കുക" എന്നതിന് പകരം "ടെൻഷൻ" എന്നാക്കി ഡിസൈൻ RTL വിശകലനം ചെയ്യുകയും ഒപ്റ്റിമൈസ് ചെയ്യുകയും ചെയ്യുക വിഷയം. |
| 2020.03.23 | 19.3 | കോഡ് s-ലെ വാക്യഘടന പിശക് ശരിയാക്കിamp"ലോക്ക് ഡൗൺ ക്ലോക്കുകൾ, റാമുകൾ, ഡിഎസ്പികൾ" എന്ന വിഷയത്തിൽ le. |
| 2019.12.03 | 19.3 | • ആദ്യ പൊതു റിലീസ്. |
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
 |
intel AN 903 ആക്സിലറേറ്റിംഗ് ടൈമിംഗ് ക്ലോഷർ [pdf] ഉപയോക്തൃ ഗൈഡ് AN 903 ആക്സിലറേറ്റിംഗ് ടൈമിംഗ് ക്ലോഷർ, AN 903, ആക്സിലറേറ്റിംഗ് ടൈമിംഗ് ക്ലോഷർ, ടൈമിംഗ് ക്ലോഷർ |
