ಇಂಟೆಲ್ ಎಎನ್ 903 ವೇಗವರ್ಧಕ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್
AN 903: Intel® Quartus® Prime Pro ಆವೃತ್ತಿಯಲ್ಲಿ ವೇಗವರ್ಧಕ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್
ಎಂಬೆಡೆಡ್ ಸಿಸ್ಟಮ್‌ಗಳು, ಐಪಿ ಮತ್ತು ಹೈ-ಸ್ಪೀಡ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳನ್ನು ಸಂಯೋಜಿಸುವ ಆಧುನಿಕ ಎಫ್‌ಪಿಜಿಎ ವಿನ್ಯಾಸಗಳ ಸಾಂದ್ರತೆ ಮತ್ತು ಸಂಕೀರ್ಣತೆಯು ಸಮಯ ಮುಚ್ಚುವಿಕೆಗೆ ಹೆಚ್ಚುತ್ತಿರುವ ಸವಾಲುಗಳನ್ನು ಪ್ರಸ್ತುತಪಡಿಸುತ್ತದೆ. ಲೇಟ್ ಆರ್ಕಿಟೆಕ್ಚರಲ್ ಬದಲಾವಣೆಗಳು ಮತ್ತು ಪರಿಶೀಲನೆ ಸವಾಲುಗಳು ಸಮಯ ತೆಗೆದುಕೊಳ್ಳುವ ವಿನ್ಯಾಸ ಪುನರಾವರ್ತನೆಗಳಿಗೆ ಕಾರಣವಾಗಬಹುದು. Intel® Quartus® Prime Pro ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಪರಿಶೀಲಿಸಿದ ಮತ್ತು ಪುನರಾವರ್ತಿಸಬಹುದಾದ ವಿಧಾನವನ್ನು ಬಳಸಿಕೊಂಡು ಸಮಯವನ್ನು ಮುಚ್ಚುವಿಕೆಯನ್ನು ವೇಗಗೊಳಿಸಲು ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಮೂರು ಹಂತಗಳನ್ನು ಸಾರಾಂಶಗೊಳಿಸುತ್ತದೆ. ಈ ವಿಧಾನವು ಆರಂಭಿಕ RTL ವಿಶ್ಲೇಷಣೆ ಮತ್ತು ಆಪ್ಟಿಮೈಸೇಶನ್, ಹಾಗೆಯೇ ಸಂಕಲನ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತು ವಿನ್ಯಾಸದ ಸಂಕೀರ್ಣತೆ ಮತ್ತು ಸಮಯದ ಮುಚ್ಚುವಿಕೆಗೆ ಅಗತ್ಯವಿರುವ ಪುನರಾವರ್ತನೆಗಳನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಸ್ವಯಂಚಾಲಿತ ತಂತ್ರಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ವೇಗೋತ್ಕರ್ಷದ ಹಂತಗಳು
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ವೇಗೋತ್ಕರ್ಷದ ಹಂತಗಳು
ಹಂತ 1: ವಿನ್ಯಾಸ RTL ಅನ್ನು ವಿಶ್ಲೇಷಿಸಿ ಮತ್ತು ಆಪ್ಟಿಮೈಜ್ ಮಾಡಿ
ನಿಮ್ಮ ವಿನ್ಯಾಸದ ಮೂಲ ಕೋಡ್ ಅನ್ನು ಉತ್ತಮಗೊಳಿಸುವುದು ನಿಮ್ಮ ಫಲಿತಾಂಶಗಳ ಗುಣಮಟ್ಟವನ್ನು ಸುಧಾರಿಸಲು ಸಾಮಾನ್ಯವಾಗಿ ಮೊದಲ ಮತ್ತು ಅತ್ಯಂತ ಪರಿಣಾಮಕಾರಿ ತಂತ್ರವಾಗಿದೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಮೂಲಭೂತ ವಿನ್ಯಾಸ ನಿಯಮ ಉಲ್ಲಂಘನೆಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಸರಿಪಡಿಸಲು ನಿಮಗೆ ಸಹಾಯ ಮಾಡುತ್ತದೆ ಮತ್ತು ವಿನ್ಯಾಸ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮತ್ತು ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಅನ್ನು ಸರಳಗೊಳಿಸುವ RTL ಬದಲಾವಣೆಗಳನ್ನು ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ.
ಸಮಯದ ಮುಚ್ಚುವಿಕೆಯ ತೊಂದರೆಗಳು
- ಅತಿಯಾದ ತರ್ಕ ಮಟ್ಟಗಳು ಫಿಟ್ಟರ್ ಸಂಸ್ಕರಣೆಯ ಕ್ರಮ, ಅವಧಿ ಮತ್ತು ಫಲಿತಾಂಶಗಳ ಗುಣಮಟ್ಟವನ್ನು ಪ್ರಭಾವಿಸುತ್ತದೆ.
- ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳು ಸಂಪನ್ಮೂಲ ದಟ್ಟಣೆಗೆ ಕಾರಣವಾಗುತ್ತವೆ ಮತ್ತು ಡೇಟಾ ಪಥಗಳಲ್ಲಿ ಹೆಚ್ಚುವರಿ ಒತ್ತಡವನ್ನು ಸೇರಿಸುತ್ತವೆ, ಅನಗತ್ಯವಾಗಿ ಮಾರ್ಗದ ವಿಮರ್ಶಾತ್ಮಕತೆಯನ್ನು ಹೆಚ್ಚಿಸುತ್ತವೆ ಮತ್ತು ಸಮಯ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸಂಕೀರ್ಣಗೊಳಿಸುತ್ತವೆ. ಈ ಒತ್ತಡವು ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ಮೂಲದ ಕಡೆಗೆ ಮಾರ್ಗವನ್ನು (ಮತ್ತು ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಹಂಚಿಕೊಳ್ಳುವ ಎಲ್ಲಾ ಮಾರ್ಗಗಳು) ಎಳೆಯುವ ಆಕರ್ಷಣೆಯಾಗಿದೆ.
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಪರಿಹಾರಗಳು
- ಪುಟ 4 ರಲ್ಲಿ ವಿನ್ಯಾಸ ಸಹಾಯಕ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಸರಿಪಡಿಸಿ-ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕೆ ಸಂಬಂಧಿಸಿದ ಮೂಲಭೂತ ವಿನ್ಯಾಸ ನಿಯಮ ಉಲ್ಲಂಘನೆಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಗುರುತಿಸಲು ಮತ್ತು ಸರಿಪಡಿಸಲು.
- ಪುಟ 7 ರಲ್ಲಿ ಲಾಜಿಕ್ ಲೆವೆಲ್‌ಗಳನ್ನು ಕಡಿಮೆ ಮಾಡಿ - ವಿನ್ಯಾಸದ ಎಲ್ಲಾ ಅಂಶಗಳು ಒಂದೇ ರೀತಿಯ ಫಿಟ್ಟರ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಪಡೆಯಬಹುದು ಮತ್ತು ಕಂಪೈಲ್ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡಲು.
- ಪುಟ 9 ರಲ್ಲಿ ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳನ್ನು ಕಡಿಮೆ ಮಾಡಿ-ಸಂಪನ್ಮೂಲ ದಟ್ಟಣೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತು ಸಮಯ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸರಳಗೊಳಿಸಲು.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
- “ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್‌ನೊಂದಿಗೆ ವಿನ್ಯಾಸ ನಿಯಮ ಪರಿಶೀಲನೆ,” ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ವಿನ್ಯಾಸ ಶಿಫಾರಸುಗಳು
- "ಆಪ್ಟಿಮೈಸ್ ಸೋರ್ಸ್ ಕೋಡ್," ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ವಿನ್ಯಾಸ ಆಪ್ಟಿಮೈಸೇಶನ್
- "ಫ್ಯಾನ್-ಔಟ್ ಕಂಟ್ರೋಲ್‌ಗಾಗಿ ನಕಲಿ ರೆಜಿಸ್ಟರ್‌ಗಳು," ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ವಿನ್ಯಾಸ ಆಪ್ಟಿಮೈಸೇಶನ್
ವಿನ್ಯಾಸ ಸಹಾಯಕ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಸರಿಪಡಿಸಿ
ತಿಳಿದಿರುವ ಸಮಯದ ಮುಚ್ಚುವಿಕೆಯ ಸಮಸ್ಯೆಗಳನ್ನು ತೊಡೆದುಹಾಕಲು ಆರಂಭಿಕ ವಿನ್ಯಾಸ ವಿಶ್ಲೇಷಣೆಯನ್ನು ನಿರ್ವಹಿಸುವುದು ಉತ್ಪಾದಕತೆಯನ್ನು ಗಮನಾರ್ಹವಾಗಿ ಹೆಚ್ಚಿಸುತ್ತದೆ. ಡೀಫಾಲ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳೊಂದಿಗೆ ಆರಂಭಿಕ ಸಂಕಲನವನ್ನು ಚಲಾಯಿಸಿದ ನಂತರ, ನೀವು ಪುನಃ ಮಾಡಬಹುದುview ಆರಂಭಿಕ ವಿಶ್ಲೇಷಣೆಗಾಗಿ ವಿನ್ಯಾಸ ಸಹಾಯಕ ವರದಿ ಮಾಡುತ್ತದೆ. ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ, Intel FPGA-ಶಿಫಾರಸು ಮಾಡಿದ ವಿನ್ಯಾಸ ಮಾರ್ಗಸೂಚಿಗಳ ಪ್ರಮಾಣಿತ ಸೆಟ್‌ನ ವಿರುದ್ಧ ಯಾವುದೇ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ವರದಿ ಮಾಡುತ್ತದೆ. ನೀವು ಕಂಪೈಲೇಶನ್ ಫ್ಲೋ ಮೋಡ್‌ನಲ್ಲಿ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಅನ್ನು ರನ್ ಮಾಡಬಹುದು, ಇದು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ view ಸಂಕಲನಕ್ಕೆ ಸಂಬಂಧಿಸಿದ ಉಲ್ಲಂಘನೆಗಳು ರುtagನೀವು ಓಡುತ್ತೀರಿ. ಪರ್ಯಾಯವಾಗಿ, ಟೈಮಿಂಗ್ ವಿಶ್ಲೇಷಕ ಮತ್ತು ಚಿಪ್ ಪ್ಲಾನರ್‌ನಲ್ಲಿ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ವಿಶ್ಲೇಷಣೆ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿದೆ.
- ಸಂಕಲನ ಹರಿವಿನ ಮೋಡ್-ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ ಸೆಗಳಲ್ಲಿ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಚಲಿಸುತ್ತದೆtagಸಂಕಲನದ es. ಈ ಮೋಡ್‌ನಲ್ಲಿ, ವಿನ್ಯಾಸ ಸಹಾಯಕವು ಸಂಕಲನದ ಸಮಯದಲ್ಲಿ ಇನ್-ಫ್ಲೋ (ಅಸ್ಥಿರ) ಡೇಟಾವನ್ನು ಬಳಸುತ್ತದೆ.
- ವಿಶ್ಲೇಷಣೆ ಮೋಡ್- ನಿರ್ದಿಷ್ಟ ಸಂಕಲನದಲ್ಲಿ ವಿನ್ಯಾಸ ಉಲ್ಲಂಘನೆಗಳನ್ನು ವಿಶ್ಲೇಷಿಸಲು ಟೈಮಿಂಗ್ ವಿಶ್ಲೇಷಕ ಮತ್ತು ಚಿಪ್ ಪ್ಲಾನರ್‌ನಿಂದ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಅನ್ನು ರನ್ ಮಾಡಿtagಇ, ಸಂಕಲನದ ಹರಿವಿನಲ್ಲಿ ಮುಂದುವರಿಯುವ ಮೊದಲು. ವಿಶ್ಲೇಷಣೆ ಮೋಡ್‌ನಲ್ಲಿ, ವಿನ್ಯಾಸ ಸಹಾಯಕವು ಸ್ಥಿರ ಸಂಕಲನ ಸ್ನ್ಯಾಪ್‌ಶಾಟ್ ಡೇಟಾವನ್ನು ಬಳಸುತ್ತದೆ.
ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಪ್ರತಿ ನಿಯಮ ಉಲ್ಲಂಘನೆಯನ್ನು ಈ ಕೆಳಗಿನ ತೀವ್ರತೆಯ ಹಂತಗಳಲ್ಲಿ ಒಂದನ್ನು ನೇಮಿಸುತ್ತದೆ. ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಯಾವ ನಿಯಮಗಳನ್ನು ಪರಿಶೀಲಿಸಬೇಕೆಂದು ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಬಹುದು ಮತ್ತು ತೀವ್ರತೆಯ ಮಟ್ಟವನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡಬಹುದು, ಹೀಗಾಗಿ ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕೆ ಮುಖ್ಯವಲ್ಲದ ನಿಯಮ ಪರಿಶೀಲನೆಗಳನ್ನು ತೆಗೆದುಹಾಕಬಹುದು.
ವಿನ್ಯಾಸ ಸಹಾಯಕ ನಿಯಮದ ತೀವ್ರತೆಯ ಮಟ್ಟಗಳು
| ವರ್ಗಗಳು | ವಿವರಣೆ | ತೀವ್ರತೆಯ ಮಟ್ಟದ ಬಣ್ಣ |
| ವಿಮರ್ಶಾತ್ಮಕ | ಕೈಬಿಡಲು ವಿಳಾಸ ಸಮಸ್ಯೆ. | ಕೆಂಪು |
| ಹೆಚ್ಚು | ಸಂಭಾವ್ಯವಾಗಿ ಕ್ರಿಯಾತ್ಮಕ ವೈಫಲ್ಯವನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ. ಕಾಣೆಯಾದ ಅಥವಾ ತಪ್ಪಾದ ವಿನ್ಯಾಸ ಡೇಟಾವನ್ನು ಸೂಚಿಸಬಹುದು. | ಕಿತ್ತಳೆ |
| ಮಧ್ಯಮ | ಎಫ್ ಗಾಗಿ ಫಲಿತಾಂಶಗಳ ಗುಣಮಟ್ಟವನ್ನು ಸಂಭಾವ್ಯವಾಗಿ ಪ್ರಭಾವಿಸುತ್ತದೆಗರಿಷ್ಠ ಅಥವಾ ಸಂಪನ್ಮೂಲ ಬಳಕೆ. | ಕಂದು |
| ಕಡಿಮೆ | RTL ಕೋಡಿಂಗ್ ಮಾರ್ಗಸೂಚಿಗಳಿಗಾಗಿ ನಿಯಮವು ಉತ್ತಮ ಅಭ್ಯಾಸಗಳನ್ನು ಪ್ರತಿಬಿಂಬಿಸುತ್ತದೆ. | ನೀಲಿ |
ವಿನ್ಯಾಸ ಸಹಾಯಕವನ್ನು ಹೊಂದಿಸಲಾಗುತ್ತಿದೆ
ನಿಮ್ಮ ವೈಯಕ್ತಿಕ ವಿನ್ಯಾಸ ಗುಣಲಕ್ಷಣಗಳು ಮತ್ತು ವರದಿ ಮಾಡುವ ಅವಶ್ಯಕತೆಗಳಿಗಾಗಿ ನೀವು ವಿನ್ಯಾಸ ಸಹಾಯಕವನ್ನು ಸಂಪೂರ್ಣವಾಗಿ ಕಸ್ಟಮೈಸ್ ಮಾಡಬಹುದು. ವಿವಿಧ ಗಳಿಗೆ ಯಾವ ನಿಯಮಗಳು ಮತ್ತು ನಿಯತಾಂಕಗಳು ಅನ್ವಯಿಸುತ್ತವೆ ಎಂಬುದನ್ನು ನಿಯಂತ್ರಿಸುವ ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ನಿಯೋಜನೆಗಳು ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ವಿನ್ಯಾಸ ಸಹಾಯಕ ನಿಯಮ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿtagವಿನ್ಯಾಸ ನಿಯಮ ಪರಿಶೀಲನೆಗಾಗಿ ವಿನ್ಯಾಸ ಸಂಕಲನದ es.
ಸಹಾಯಕ ನಿಯಮ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಿ
ರನ್ನಿಂಗ್ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್
ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ, ಸಂಕಲನದ ಸಮಯದಲ್ಲಿ ವಿನ್ಯಾಸ ಸಹಾಯಕ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರನ್ ಆಗುತ್ತದೆ ಮತ್ತು ಸಂಕಲನ ವರದಿಯಲ್ಲಿ ಸಕ್ರಿಯಗೊಳಿಸಿದ ವಿನ್ಯಾಸ ನಿಯಮ ಉಲ್ಲಂಘನೆಗಳನ್ನು ವರದಿ ಮಾಡುತ್ತದೆ. ಪರ್ಯಾಯವಾಗಿ, ವಿಶ್ಲೇಷಣೆಯನ್ನು ಕೇಂದ್ರೀಕರಿಸಲು ನಿರ್ದಿಷ್ಟ ಸಂಕಲನ ಸ್ನ್ಯಾಪ್‌ಶಾಟ್‌ನಲ್ಲಿ ನೀವು ಅನಾಲಿಸಿಸ್ ಮೋಡ್‌ನಲ್ಲಿ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಅನ್ನು ರನ್ ಮಾಡಬಹುದುtagಇ. ಸಂಕಲನದ ಸಮಯದಲ್ಲಿ ಸ್ವಯಂಚಾಲಿತ ವಿನ್ಯಾಸ ಸಹಾಯಕ ಪರಿಶೀಲನೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು:
- ವಿನ್ಯಾಸ ಸಹಾಯಕ ನಿಯಮ ಸೆಟ್ಟಿಂಗ್‌ಗಳಲ್ಲಿ ಸಂಕಲನದ ಸಮಯದಲ್ಲಿ ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಎಕ್ಸಿಕ್ಯೂಶನ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಆನ್ ಮಾಡಿ. ಸ್ನ್ಯಾಪ್‌ಶಾಟ್‌ಗೆ ಅನ್ವಯಿಸುವ ಯಾವುದೇ ವಿನ್ಯಾಸ ನಿಯಮಗಳ ವಿರುದ್ಧ ನಿರ್ದಿಷ್ಟ ಸ್ನ್ಯಾಪ್‌ಶಾಟ್ ಅನ್ನು ಮೌಲ್ಯೀಕರಿಸಲು ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ಅನ್ನು ವಿಶ್ಲೇಷಣೆ ಮೋಡ್‌ನಲ್ಲಿ ಚಲಾಯಿಸಲು:
- ಟೈಮಿಂಗ್ ವಿಶ್ಲೇಷಕ ಅಥವಾ ಚಿಪ್ ಪ್ಲಾನರ್ ಕಾರ್ಯಗಳ ಫಲಕದಲ್ಲಿ DRC ವರದಿ ಮಾಡಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
Viewವಿನ್ಯಾಸ ಸಹಾಯಕ ಫಲಿತಾಂಶಗಳನ್ನು ಸರಿಪಡಿಸುವುದು ಮತ್ತು ಸರಿಪಡಿಸುವುದು
ಡಿಸೈನ್ ಅಸಿಸ್ಟೆಂಟ್ ವರದಿಗಳು ವಿವಿಧ ಸೆಗಳಲ್ಲಿ ವಿನ್ಯಾಸ ನಿಯಮ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿವೆtagಸಂಕಲನ ವರದಿಯ es.
ಸಂಶ್ಲೇಷಣೆ, ಯೋಜನೆ, ಸ್ಥಳ ಮತ್ತು ವರದಿಗಳನ್ನು ಅಂತಿಮಗೊಳಿಸುವುದರಲ್ಲಿ ಸಹಾಯಕ ಫಲಿತಾಂಶಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಿ
ಗೆ view ಪ್ರತಿ ನಿಯಮದ ಫಲಿತಾಂಶಗಳು, ನಿಯಮಗಳ ಪಟ್ಟಿಯಲ್ಲಿರುವ ನಿಯಮವನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. ತಿದ್ದುಪಡಿಗಾಗಿ ನಿಯಮ ಮತ್ತು ವಿನ್ಯಾಸ ಶಿಫಾರಸುಗಳ ವಿವರಣೆ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
ವಿನ್ಯಾಸ ಸಹಾಯಕ ನಿಯಮ ಉಲ್ಲಂಘನೆಯ ಶಿಫಾರಸು
ವಿನ್ಯಾಸ ನಿಯಮ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಸರಿಪಡಿಸಲು ನಿಮ್ಮ RTL ಅನ್ನು ಮಾರ್ಪಡಿಸಿ.
ಲಾಜಿಕ್ ಮಟ್ಟವನ್ನು ಕಡಿಮೆ ಮಾಡಿ
ಹೆಚ್ಚಿನ ತರ್ಕ ಮಟ್ಟಗಳು ಫಿಟ್ಟರ್‌ನ ಫಲಿತಾಂಶಗಳ ಗುಣಮಟ್ಟದ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರಬಹುದು ಏಕೆಂದರೆ ವಿನ್ಯಾಸದ ನಿರ್ಣಾಯಕ ಮಾರ್ಗವು ಫಿಟ್ಟರ್ ಸಂಸ್ಕರಣೆಯ ಕ್ರಮ ಮತ್ತು ಅವಧಿಯ ಮೇಲೆ ಪ್ರಭಾವ ಬೀರುತ್ತದೆ. ಫಿಟ್ಟರ್ ಟೈಮಿಂಗ್ ಸ್ಲಾಕ್ ಅನ್ನು ಆಧರಿಸಿ ವಿನ್ಯಾಸವನ್ನು ಇರಿಸುತ್ತದೆ ಮತ್ತು ಮಾರ್ಗಗೊಳಿಸುತ್ತದೆ. ಫಿಟ್ಟರ್ ಉದ್ದವಾದ ಮಾರ್ಗಗಳನ್ನು ಮೊದಲು ಕಡಿಮೆ ಸ್ಲಾಕ್‌ನೊಂದಿಗೆ ಇರಿಸುತ್ತದೆ. ಫಿಟ್ಟರ್ ಸಾಮಾನ್ಯವಾಗಿ ಕೆಳ-ತರ್ಕ ಮಟ್ಟದ ಮಾರ್ಗಗಳಿಗಿಂತ ಹೆಚ್ಚಿನ ತರ್ಕ-ಮಟ್ಟದ ಮಾರ್ಗಗಳಿಗೆ ಆದ್ಯತೆ ನೀಡುತ್ತದೆ. ವಿಶಿಷ್ಟವಾಗಿ, ಫಿಟ್ಟರ್ ರು ನಂತರtagಇ ಪೂರ್ಣಗೊಂಡಿದೆ, ಉಳಿದಿರುವ ನಿರ್ಣಾಯಕ ಪಥಗಳು ಅತ್ಯುನ್ನತ ತರ್ಕ ಮಟ್ಟದ ಮಾರ್ಗಗಳಲ್ಲ. ಫಿಟ್ಟರ್ ಉನ್ನತ ಮಟ್ಟದ ತರ್ಕಕ್ಕೆ ಆದ್ಯತೆಯ ನಿಯೋಜನೆ, ರೂಟಿಂಗ್ ಮತ್ತು ರಿಟೈಮಿಂಗ್ ಅನ್ನು ನೀಡುತ್ತದೆ. ಲಾಜಿಕ್ ಮಟ್ಟವನ್ನು ಕಡಿಮೆ ಮಾಡುವುದರಿಂದ ವಿನ್ಯಾಸದ ಎಲ್ಲಾ ಅಂಶಗಳು ಒಂದೇ ರೀತಿಯ ಫಿಟ್ಟರ್ ಆದ್ಯತೆಯನ್ನು ಪಡೆಯುತ್ತವೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ. ವರದಿಗಳನ್ನು ರನ್ ಮಾಡಿ ➤ ಕಸ್ಟಮ್ ವರದಿಗಳು ➤ ಪಥದಲ್ಲಿ ತರ್ಕದ ಮಟ್ಟವನ್ನು ತೋರಿಸುವ ವರದಿಗಳನ್ನು ರಚಿಸಲು ಟೈಮಿಂಗ್ ವಿಶ್ಲೇಷಕದಲ್ಲಿ ಸಮಯವನ್ನು ವರದಿ ಮಾಡಿ. ಮಾರ್ಗವು ಸಮಯಕ್ಕೆ ವಿಫಲವಾದರೆ ಮತ್ತು ಲಾಜಿಕ್ ಮಟ್ಟಗಳ ಸಂಖ್ಯೆ ಹೆಚ್ಚಿದ್ದರೆ, ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸುಧಾರಿಸಲು ವಿನ್ಯಾಸದ ಆ ಭಾಗದಲ್ಲಿ ಪೈಪ್ಲೈನ್ ಅನ್ನು ಸೇರಿಸುವುದನ್ನು ಪರಿಗಣಿಸಿ.
ಮಾರ್ಗ ವರದಿಯಲ್ಲಿ ಲಾಜಿಕ್ ಡೆಪ್ತ್
ಲಾಜಿಕ್ ಮಟ್ಟದ ಆಳವನ್ನು ವರದಿ ಮಾಡಲಾಗುತ್ತಿದೆ
ಸಂಕಲನಕಾರರ ಯೋಜನೆಯ ನಂತರ ರುtagಇ, ನೀವು ಟೈಮಿಂಗ್ ವಿಶ್ಲೇಷಕ Tcl ಕನ್ಸೋಲ್‌ನಲ್ಲಿ report_logic_depth ಅನ್ನು ಚಲಾಯಿಸಬಹುದು view ಗಡಿಯಾರದ ಡೊಮೇನ್‌ನಲ್ಲಿನ ಲಾಜಿಕ್ ಮಟ್ಟಗಳ ಸಂಖ್ಯೆ. report_logic_depth ನಿರ್ಣಾಯಕ ಮಾರ್ಗಗಳ ನಡುವೆ ಲಾಜಿಕ್ ಡೆಪ್ತ್‌ನ ವಿತರಣೆಯನ್ನು ತೋರಿಸುತ್ತದೆ, ನಿಮ್ಮ RTL ನಲ್ಲಿ ನೀವು ಲಾಜಿಕ್ ಮಟ್ಟವನ್ನು ಕಡಿಮೆ ಮಾಡುವ ಪ್ರದೇಶಗಳನ್ನು ಗುರುತಿಸಲು ನಿಮಗೆ ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ.
ವರದಿ_ಲಾಜಿಕ್_ಡೆಪ್ತ್ -ಪ್ಯಾನಲ್_ಹೆಸರು -ನಿಂದ [get_clocks ] \ -to [get_clocks ]
report_logic_depth ಔಟ್‌ಪುಟ್
RTL ಅನ್ನು ಆಪ್ಟಿಮೈಜ್ ಮಾಡಲು ಡೇಟಾವನ್ನು ಪಡೆಯಲು, ಕಂಪೈಲರ್ ಯೋಜನೆ s ನಂತರ report_logic_depth ಅನ್ನು ರನ್ ಮಾಡಿtage, ಉಳಿದಿರುವ ಫಿಟ್ಟರ್ ಗಳನ್ನು ಚಲಾಯಿಸುವ ಮೊದಲುtages. ಇಲ್ಲದಿದ್ದರೆ, ಫಿಟ್ಟರ್ ನಂತರದ ವರದಿಗಳು ಭೌತಿಕ ಆಪ್ಟಿಮೈಸೇಶನ್‌ನಿಂದ ಫಲಿತಾಂಶಗಳನ್ನು ಸಹ ಒಳಗೊಂಡಿರುತ್ತವೆ (ರೀಟೈಮಿಂಗ್ ಮತ್ತು ರಿಸೈಂಥೆಸಿಸ್).
ನೆರೆಯ ಮಾರ್ಗಗಳನ್ನು ವರದಿ ಮಾಡುವುದು
ಫಿಟ್ಟರ್ ಅನ್ನು ಚಲಾಯಿಸಿದ ನಂತರ (ಅಂತಿಮಗೊಳಿಸು) ರುtage, ನಿರ್ಣಾಯಕ ಮಾರ್ಗದ ಮೂಲ ಕಾರಣವನ್ನು ನಿರ್ಧರಿಸಲು ಸಹಾಯ ಮಾಡಲು ನೀವು report_neighbor_paths ಅನ್ನು ಚಲಾಯಿಸಬಹುದು (ಉದಾ.ample, ಹೆಚ್ಚಿನ ತರ್ಕ ಮಟ್ಟ, ರಿಟೈಮಿಂಗ್ ಮಿತಿ, ಉಪ-ಸೂಕ್ತ ನಿಯೋಜನೆ, I/O ಕಾಲಮ್ ಕ್ರಾಸಿಂಗ್, ಹೋಲ್ಡ್-ಫಿಕ್ಸ್, ಅಥವಾ ಇತರೆ): report_neighbor_paths -to_clock -ಎನ್ಪಾತ್ಗಳು -ಪ್ಯಾನಲ್_ಹೆಸರು
report_neighbor_paths ವಿನ್ಯಾಸದಲ್ಲಿನ ಅತ್ಯಂತ ಸಮಯ-ನಿರ್ಣಾಯಕ ಮಾರ್ಗಗಳನ್ನು ವರದಿ ಮಾಡುತ್ತದೆ, ಇದರಲ್ಲಿ ಸಂಬಂಧಿತ ಸ್ಲಾಕ್, ಹೆಚ್ಚುವರಿ ಮಾರ್ಗ ಸಾರಾಂಶ ಮಾಹಿತಿ ಮತ್ತು ಪಥ ಬೌಂಡಿಂಗ್ ಬಾಕ್ಸ್‌ಗಳು ಸೇರಿವೆ.
ವರದಿ_ನೆರೆ_ಪಾತ್ಸ್ ಔಟ್‌ಪುಟ್
report_neighbor_paths ಪ್ರತಿ ನಿರ್ಣಾಯಕ ಮಾರ್ಗದ ಮೊದಲು ಮತ್ತು ನಂತರದ ಅತ್ಯಂತ ಸಮಯ-ನಿರ್ಣಾಯಕ ಮಾರ್ಗವನ್ನು ತೋರಿಸುತ್ತದೆ. ಪಥದಲ್ಲಿ ಋಣಾತ್ಮಕ ಸ್ಲಾಕ್ ಇದ್ದಲ್ಲಿ ಪಥದ ರಿಟೈಮಿಂಗ್ ಅಥವಾ ಲಾಜಿಕ್ ಬ್ಯಾಲೆನ್ಸಿಂಗ್ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಅನ್ನು ಸರಳಗೊಳಿಸುತ್ತದೆ, ಆದರೆ ಪಾಥ್ ಬಿಫೋರ್ ಅಥವಾ ಪಾತ್ ಆಫ್ಟರ್ ನಲ್ಲಿ ಧನಾತ್ಮಕ ಸ್ಲ್ಯಾಕ್.
ರಿಟೈಮಿಂಗ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ಈ ಕೆಳಗಿನ ಆಯ್ಕೆಗಳನ್ನು ಆನ್ ಮಾಡಲಾಗಿದೆಯೇ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ:
- ರಿಜಿಸ್ಟರ್‌ಗಳಿಗಾಗಿ-ನಿಯೋಜನೆಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ರಿಜಿಸ್ಟರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ➤ ರಿಜಿಸ್ಟರ್ ರಿಟೈಮಿಂಗ್ ಅನ್ನು ಅನುಮತಿಸಿ
- RAM ಎಂಡ್‌ಪಾಯಿಂಟ್‌ಗಳಿಗಾಗಿ-ನಿಯೋಜನೆಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಫಿಟ್ಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು (ಸುಧಾರಿತ) ➤ RAM ರಿಟೈಮಿಂಗ್ ಅನ್ನು ಅನುಮತಿಸಿ
- DSP ಎಂಡ್‌ಪಾಯಿಂಟ್‌ಗಳಿಗಾಗಿ-ನಿಯೋಜನೆಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಫಿಟ್ಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು (ಸುಧಾರಿತ) ➤ DSP ರಿಟೈಮಿಂಗ್ ಅನ್ನು ಅನುಮತಿಸಿ
ಗಮನಿಸಿ
ಮತ್ತಷ್ಟು ಲಾಜಿಕ್ ಬ್ಯಾಲೆನ್ಸಿಂಗ್ ಅಗತ್ಯವಿದ್ದರೆ, ನೀವು ತರ್ಕವನ್ನು ನಿರ್ಣಾಯಕ ಮಾರ್ಗದಿಂದ ಮೊದಲು ಅಥವಾ ನಂತರದ ಹಾದಿಗೆ ಸರಿಸಲು ನಿಮ್ಮ RTL ಅನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ಮಾರ್ಪಡಿಸಬೇಕು.
ರಿಜಿಸ್ಟರ್‌ನ ಔಟ್‌ಪುಟ್ ಅದರ ಇನ್‌ಪುಟ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿದ್ದರೆ, ಒಂದು ಅಥವಾ ಎರಡೂ ನೆರೆಯ ಮಾರ್ಗಗಳು ಪ್ರಸ್ತುತ ಮಾರ್ಗಕ್ಕೆ ಹೋಲುತ್ತವೆ. ಕೆಟ್ಟ ಸಡಿಲತೆಯೊಂದಿಗೆ ನೆರೆಯ ಮಾರ್ಗಗಳನ್ನು ಹುಡುಕುತ್ತಿರುವಾಗ, ಎಲ್ಲಾ ಆಪರೇಟಿಂಗ್ ಷರತ್ತುಗಳನ್ನು ಪರಿಗಣಿಸಲಾಗುತ್ತದೆ, ಮುಖ್ಯ ಮಾರ್ಗದ ಕಾರ್ಯಾಚರಣೆಯ ಪರಿಸ್ಥಿತಿಗಳು ಮಾತ್ರವಲ್ಲ.
ತಂತ್ರಜ್ಞಾನ ನಕ್ಷೆಯಲ್ಲಿ ಲಾಜಿಕ್ ಮಟ್ಟಗಳನ್ನು ದೃಶ್ಯೀಕರಿಸುವುದು Viewer
ತಂತ್ರಜ್ಞಾನ ನಕ್ಷೆ Viewer ವಿನ್ಯಾಸದ ನೆಟ್‌ಲಿಸ್ಟ್‌ನ ಸ್ಕೀಮ್ಯಾಟಿಕ್, ಟೆಕ್ನಾಲಜಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಪ್ರಾತಿನಿಧ್ಯಗಳನ್ನು ಸಹ ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ಲಾಜಿಕ್ ಮಟ್ಟಗಳ ಸಂಖ್ಯೆಯನ್ನು ಕಡಿಮೆ ಮಾಡುವುದರಿಂದ ವಿನ್ಯಾಸದಲ್ಲಿ ಯಾವ ಪ್ರದೇಶಗಳು ಪ್ರಯೋಜನ ಪಡೆಯಬಹುದು ಎಂಬುದನ್ನು ನೋಡಲು ನಿಮಗೆ ಸಹಾಯ ಮಾಡಬಹುದು. ಚಿಪ್ ಪ್ಲಾನರ್‌ನಲ್ಲಿ ನೀವು ಹಾದಿಯ ಭೌತಿಕ ವಿನ್ಯಾಸವನ್ನು ವಿವರವಾಗಿ ತನಿಖೆ ಮಾಡಬಹುದು. ಒಂದರಲ್ಲಿ ಸಮಯದ ಮಾರ್ಗವನ್ನು ಪತ್ತೆಹಚ್ಚಲು viewers, ಸಮಯ ವರದಿಯಲ್ಲಿ ಮಾರ್ಗವನ್ನು ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ, ಮಾರ್ಗವನ್ನು ಗುರುತಿಸಿ ಮತ್ತು ತಂತ್ರಜ್ಞಾನ ನಕ್ಷೆಯಲ್ಲಿ ಪತ್ತೆ ಮಾಡಿ ಆಯ್ಕೆಮಾಡಿ Viewer.
ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳನ್ನು ಕಡಿಮೆ ಮಾಡಿ
ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳು ಸಂಪನ್ಮೂಲ ದಟ್ಟಣೆಯನ್ನು ಉಂಟುಮಾಡಬಹುದು, ಇದರಿಂದಾಗಿ ಸಮಯದ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸಂಕೀರ್ಣಗೊಳಿಸಬಹುದು. ಸಾಮಾನ್ಯವಾಗಿ, ಕಂಪೈಲರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಗಡಿಯಾರಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ. ಕಂಪೈಲರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಗುರುತಿಸಲ್ಪಟ್ಟ ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳನ್ನು ಜಾಗತಿಕ ಗಡಿಯಾರ ನೆಟ್‌ವರ್ಕ್‌ಗೆ ಉತ್ತೇಜಿಸುತ್ತದೆ. ಕಂಪೈಲರ್ ಸ್ಥಳ ಮತ್ತು ಮಾರ್ಗದ ಸಮಯದಲ್ಲಿ ಹೆಚ್ಚಿನ ಆಪ್ಟಿಮೈಸೇಶನ್ ಪ್ರಯತ್ನವನ್ನು ಮಾಡುತ್ತದೆtages, ಇದು ಲಾಭದಾಯಕ ರಿಜಿಸ್ಟರ್ ನಕಲು ಮಾಡುತ್ತದೆ. ಕೆಳಗಿನ ಮೂಲೆಯ ಸಂದರ್ಭಗಳಲ್ಲಿ, ನಿಮ್ಮ ವಿನ್ಯಾಸ RTL ಗೆ ಕೆಳಗಿನ ಹಸ್ತಚಾಲಿತ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಮೂಲಕ ನೀವು ಹೆಚ್ಚುವರಿಯಾಗಿ ದಟ್ಟಣೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಬಹುದು:
ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್ ಕಾರ್ನರ್ ಕೇಸ್‌ಗಳು
| ವಿನ್ಯಾಸದ ಗುಣಲಕ್ಷಣ | ಹಸ್ತಚಾಲಿತ RTL ಆಪ್ಟಿಮೈಸೇಶನ್ |
| ಅನೇಕ ಶ್ರೇಣಿಗಳನ್ನು ಅಥವಾ ಭೌತಿಕವಾಗಿ ದೂರದ ಸ್ಥಳಗಳನ್ನು ತಲುಪುವ ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ಗಳು | ಹೈರಾರ್ಕಿಗಳಾದ್ಯಂತ ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ ನೆಟ್‌ವರ್ಕ್‌ಗಳನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಕಲು ಮಾಡಲು ಪೈಪ್‌ಲೈನ್‌ನಲ್ಲಿನ ಕೊನೆಯ ರಿಜಿಸ್ಟರ್‌ನಲ್ಲಿ ನಕಲಿ_ಹೈರಾರ್ಕಿ_ಡೆಪ್ತ್ ಅಸೈನ್‌ಮೆಂಟ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಸಮಯದಲ್ಲಿ ನಕಲಿ ರೆಜಿಸ್ಟರ್‌ಗಳಿಗೆ ನಕಲಿ_ರಿಜಿಸ್ಟರ್ ನಿಯೋಜನೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. |
| ಸಂಯೋಜನೆಯ ತರ್ಕದಿಂದ DSP ಅಥವಾ M20K ಮೆಮೊರಿ ಬ್ಲಾಕ್‌ಗಳಿಗೆ ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳೊಂದಿಗೆ ವಿನ್ಯಾಸಗಳು | ರಿಜಿಸ್ಟರ್‌ನಿಂದ DSP ಅಥವಾ M20K ಮೆಮೊರಿಗೆ ನಿಯಂತ್ರಣ ಸಂಕೇತವನ್ನು ಚಾಲನೆ ಮಾಡಿ. |
ಶ್ರೇಣಿಗಳಾದ್ಯಂತ ನಕಲು ನೋಂದಾಯಿಸಿ
ರಿಜಿಸ್ಟರ್ ನಕಲು ಮತ್ತು ಫ್ಯಾನ್-ಔಟ್‌ಗಳ ರಚನೆಗೆ ಮಾರ್ಗದರ್ಶನ ನೀಡಲು ಪೈಪ್‌ಲೈನ್‌ನಲ್ಲಿ ಕೊನೆಯ ರಿಜಿಸ್ಟರ್‌ನಲ್ಲಿ ನೀವು duplicate_hierarchy_depth ನಿಯೋಜನೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಬಹುದು. ಕೆಳಗಿನ ಅಂಕಿಅಂಶಗಳು ಕೆಳಗಿನ duplicate_hierarchy_depth ನಿಯೋಜನೆಯ ಪರಿಣಾಮವನ್ನು ವಿವರಿಸುತ್ತದೆ:
set_instance_assignment -name duplicate_hierarchy_depth -to \
ಎಲ್ಲಿ:
- ನೋಂದಣಿ_ಹೆಸರು-ಅನೇಕ ಕ್ರಮಾನುಗತಗಳಿಗೆ ಅಭಿಮಾನಿಗಳ ಸರಪಳಿಯಲ್ಲಿ ಕೊನೆಯ ನೋಂದಣಿ.
- level_number-ನಕಲು ಮಾಡಲು ಸರಪಳಿಯಲ್ಲಿನ ರೆಜಿಸ್ಟರ್‌ಗಳ ಸಂಖ್ಯೆ.
ಚಿತ್ರ 9. ನೋಂದಣಿ ನಕಲು ಮೊದಲು
ಕ್ರಮಾನುಗತಗಳಾದ್ಯಂತ ರಿಜಿಸ್ಟರ್ ಡ್ಯೂಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು duplicate_hierarchy_depth ಅಸೈನ್‌ಮೆಂಟ್ ಅನ್ನು ಹೊಂದಿಸಿ ಮತ್ತು ಸರಪಳಿಯಲ್ಲಿ ಕೊನೆಯ ರಿಜಿಸ್ಟರ್ ಅನ್ನು ಅನುಸರಿಸಿ ರೆಜಿಸ್ಟರ್‌ಗಳ ವೃಕ್ಷವನ್ನು ರಚಿಸಿ. ನೀವು ಈ ಕೆಳಗಿನ ಉದಾದಲ್ಲಿ M ನಿಂದ ಪ್ರತಿನಿಧಿಸುವ ರಿಜಿಸ್ಟರ್ ಹೆಸರು ಮತ್ತು ನಕಲುಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿampಲೆ. ಕೆಂಪು ಬಾಣಗಳು ನಕಲಿ ರೆಜಿಸ್ಟರ್‌ಗಳ ಸಂಭಾವ್ಯ ಸ್ಥಳಗಳನ್ನು ತೋರಿಸುತ್ತವೆ.
- set_instance_assignment –ಹೆಸರು DUPLICATE_HIERARCHY_DEPTH – to regZ M
ನೋಂದಣಿ ನಕಲು = 1
ಕೆಳಗಿನ ಏಕ ಹಂತದ ರಿಜಿಸ್ಟರ್ ನಕಲು (M=1) ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದರಿಂದ ವಿನ್ಯಾಸ ಶ್ರೇಣಿಯ ಒಂದು ಹಂತದ ಕೆಳಗೆ ಒಂದು ರಿಜಿಸ್ಟರ್ (regZ) ನಕಲು ಮಾಡುತ್ತದೆ:
- set_instance_assignment –ಹೆಸರು DUPLICATE_HIERARCHY_DEPTH –ಗೆ regZ 1
ನೋಂದಣಿ ನಕಲು = 3
ಮೂರು ಹಂತದ ರಿಜಿಸ್ಟರ್ ಡ್ಯೂಪ್ಲಿಕೇಶನ್ (M=3) ಅನ್ನು ಸೂಚಿಸುವುದರಿಂದ ಕ್ರಮವಾಗಿ ಮೂರು, ಎರಡು, ಮತ್ತು ಒಂದು ಹಂತದ ಕ್ರಮಾನುಗತದಲ್ಲಿ ಮೂರು ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು (regZ, regY, regX) ನಕಲು ಮಾಡುತ್ತದೆ:
- set_instance_assignment –ಹೆಸರು DUPLICATE_HIERARCHY_DEPTH –ಗೆ regZ 3
ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ನಕಲು ಮಾಡುವ ಮೂಲಕ ಮತ್ತು ಕ್ರಮಾನುಗತಕ್ಕೆ ತಳ್ಳುವ ಮೂಲಕ, ವಿನ್ಯಾಸವು ಎಲ್ಲಾ ಸ್ಥಳಗಳಿಗೆ ಒಂದೇ ಸಂಖ್ಯೆಯ ಚಕ್ರಗಳನ್ನು ಉಳಿಸಿಕೊಳ್ಳುತ್ತದೆ, ಆದರೆ ಈ ಮಾರ್ಗಗಳಲ್ಲಿ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಹೆಚ್ಚು ವೇಗಗೊಳಿಸುತ್ತದೆ.
ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಸಮಯದಲ್ಲಿ ನಕಲು ನೋಂದಾಯಿಸಿ
ಪುಟ 12 ರಲ್ಲಿನ ಚಿತ್ರ 11 ಚಿಪ್ನ ವ್ಯಾಪಕವಾಗಿ ಹರಡಿರುವ ಪ್ರದೇಶಕ್ಕೆ ಹೆಚ್ಚಿನ ಫ್ಯಾನ್-ಔಟ್ನೊಂದಿಗೆ ರಿಜಿಸ್ಟರ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ. ಈ ರಿಜಿಸ್ಟರ್ ಅನ್ನು 50 ಬಾರಿ ನಕಲು ಮಾಡುವ ಮೂಲಕ, ನೀವು ರಿಜಿಸ್ಟರ್ ಮತ್ತು ಗಮ್ಯಸ್ಥಾನಗಳ ನಡುವಿನ ಅಂತರವನ್ನು ಕಡಿಮೆ ಮಾಡಬಹುದು ಅದು ಅಂತಿಮವಾಗಿ ವೇಗವಾದ ಗಡಿಯಾರ ಕಾರ್ಯಕ್ಷಮತೆಗೆ ಕಾರಣವಾಗುತ್ತದೆ. ನಕಲಿ_ರಿಜಿಸ್ಟರ್ ಅನ್ನು ನಿಯೋಜಿಸುವುದರಿಂದ ಫ್ಯಾನ್-ಔಟ್‌ಗಳ ಉಪವಿಭಾಗವನ್ನು ಒದಗಿಸುವ ಹೊಸ ರೆಜಿಸ್ಟರ್‌ಗಳ ನಿಯೋಜನೆಗೆ ಮಾರ್ಗದರ್ಶನ ನೀಡಲು ಭೌತಿಕ ಸಾಮೀಪ್ಯವನ್ನು ನಿಯಂತ್ರಿಸಲು ಕಂಪೈಲರ್‌ಗೆ ಅನುಮತಿಸುತ್ತದೆ.
ಚಿತ್ರ 12. ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಸಮಯದಲ್ಲಿ ನಕಲು ನೋಂದಾಯಿಸಿ
ಗಮನಿಸಿ: ಚಿಪ್ನಾದ್ಯಂತ ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರಸಾರ ಮಾಡಲು, ಮಲ್ಟಿಸ್ ಅನ್ನು ಬಳಸಿtagಇ ಪೈಪ್ಲೈನ್. ಪೈಪ್‌ಲೈನ್‌ನಲ್ಲಿರುವ ಪ್ರತಿಯೊಂದು ರೆಜಿಸ್ಟರ್‌ಗಳಿಗೆ ನಕಲಿ_ನೋಂದಣಿ ನಿಯೋಜನೆಯನ್ನು ಅನ್ವಯಿಸಿ. ಈ ತಂತ್ರವು ಮರದ ರಚನೆಯನ್ನು ರಚಿಸುತ್ತದೆ ಅದು ಚಿಪ್ನಾದ್ಯಂತ ಸಂಕೇತವನ್ನು ಪ್ರಸಾರ ಮಾಡುತ್ತದೆ.
Viewನಕಲು ಫಲಿತಾಂಶಗಳು
ವಿನ್ಯಾಸ ಸಂಶ್ಲೇಷಣೆಯ ನಂತರ, view ಸಂಕಲನ ವರದಿಯ ಸಿಂಥೆಸಿಸ್ ಫೋಲ್ಡರ್‌ನಲ್ಲಿ ಕ್ರಮಾನುಗತ ಟ್ರೀ ನಕಲು ಸಾರಾಂಶ ವರದಿಯಲ್ಲಿ ನಕಲು ಫಲಿತಾಂಶಗಳು. ವರದಿಯು ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ:
- ನಕಲಿ_ಹೈರಾರ್ಕಿ_ಡೆಪ್ತ್ ನಿಯೋಜನೆಯನ್ನು ಹೊಂದಿರುವ ರೆಜಿಸ್ಟರ್‌ಗಳ ಮಾಹಿತಿ.
- ನಿಯೋಜನೆಯೊಂದಿಗೆ ಹೆಚ್ಚಿನ ಸುಧಾರಣೆಗಳಿಗಾಗಿ ನೀವು ಆರಂಭಿಕ ಹಂತವಾಗಿ ಬಳಸಬಹುದಾದ ಸರಪಳಿಯ ಉದ್ದದ ಕಾರಣ.
- ಕಾರ್ಯಗತಗೊಳಿಸಿದ ನಕಲುಗಳ ರಚನೆಯನ್ನು ಚೆನ್ನಾಗಿ ಅರ್ಥಮಾಡಿಕೊಳ್ಳಲು ನೀವು ಬಳಸಬಹುದಾದ ಸರಪಳಿಯಲ್ಲಿನ ವೈಯಕ್ತಿಕ ರೆಜಿಸ್ಟರ್‌ಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿ.
ಫಿಟ್ಟರ್ ವರದಿಯು ಡುಪ್ಲಿಕೇಟ್_ರಿಜಿಸ್ಟರ್ ಸೆಟ್ಟಿಂಗ್ ಹೊಂದಿರುವ ರೆಜಿಸ್ಟರ್‌ಗಳ ವಿಭಾಗವನ್ನು ಸಹ ಒಳಗೊಂಡಿದೆ.
ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಟೆಕ್ನಿಕ್ಸ್ ಅನ್ನು ಅನ್ವಯಿಸಿ
ಅತ್ಯಂತ ಹೆಚ್ಚಿನ ಶೇಕಡಾವನ್ನು ಬಳಸಿಕೊಳ್ಳುವ ವಿನ್ಯಾಸಗಳುtagFPGA ಸಾಧನ ಸಂಪನ್ಮೂಲಗಳ e ಸಂಪನ್ಮೂಲ ದಟ್ಟಣೆಯನ್ನು ಉಂಟುಮಾಡಬಹುದು, ಇದು ಕಡಿಮೆ fMAX ಮತ್ತು ಹೆಚ್ಚು ಸಂಕೀರ್ಣ ಸಮಯ ಮುಚ್ಚುವಿಕೆಗೆ ಕಾರಣವಾಗುತ್ತದೆ. ಕಂಪೈಲರ್‌ನ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಸಂಶ್ಲೇಷಣೆಯ ಸಮಯದಲ್ಲಿ ಕಂಪೈಲರ್ ಪ್ರಯತ್ನಗಳ ಗಮನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಉದಾಹರಣೆಗೆampಉದಾಹರಣೆಗೆ, ನೀವು ಪ್ರದೇಶಕ್ಕಾಗಿ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಉತ್ತಮಗೊಳಿಸುತ್ತೀರಿ, ಅಥವಾ ಸಂಪನ್ಮೂಲ ದಟ್ಟಣೆಯನ್ನು ಪರಿಹರಿಸುವಾಗ ರೂಟಬಿಲಿಟಿ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಸ್ಪೇಸ್ ಎಕ್ಸ್‌ಪ್ಲೋರರ್ II ನಲ್ಲಿ ಇದೇ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಸಂಯೋಜನೆಯೊಂದಿಗೆ ನೀವು ಪ್ರಯೋಗಿಸಬಹುದು. ಈ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಮತ್ತು ಇತರ ಹಸ್ತಚಾಲಿತ ತಂತ್ರಗಳು ಹೆಚ್ಚು ಬಳಸಿದ ವಿನ್ಯಾಸಗಳಲ್ಲಿ ದಟ್ಟಣೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ನಿಮಗೆ ಸಹಾಯ ಮಾಡುತ್ತದೆ.
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಸಮಸ್ಯೆ
- ಹೆಚ್ಚಿನ ಸಾಧನ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ಹೊಂದಿರುವ ವಿನ್ಯಾಸಗಳು ಸಮಯ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸಂಕೀರ್ಣಗೊಳಿಸುತ್ತವೆ.
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಪರಿಹಾರಗಳು
- ಪುಟ 13 ರಲ್ಲಿ ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್‌ಗಳು ಮತ್ತು ತಂತ್ರಗಳನ್ನು ಅನ್ವಯಿಸಿ-ವಿನ್ಯಾಸ ಸಂಶ್ಲೇಷಣೆಗಾಗಿ ಪ್ರಾಥಮಿಕ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಗುರಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
- ಪುಟ 16 ರಲ್ಲಿ ಪ್ರದೇಶ ಮತ್ತು ರೂಟಬಿಲಿಟಿ ಆಯ್ಕೆಗಳೊಂದಿಗೆ ಪ್ರಯೋಗ-ದಟ್ಟಣೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತು ಪ್ರದೇಶ ಮತ್ತು ರೂಟಬಿಲಿಟಿ ಗುರಿಗಳನ್ನು ಪೂರೈಸಲು ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಹೆಚ್ಚುವರಿ ಸಂಗ್ರಹಗಳನ್ನು ಅನ್ವಯಿಸಿ.
- ಪುಟ 16 ರಲ್ಲಿ ಅಂಕಗಣಿತ-ತೀವ್ರ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಪರಿಗಣಿಸಿ-ಹೆಚ್ಚಿನ ಥ್ರೋಪುಟ್, ಅಂಕಗಣಿತದ-ತೀವ್ರ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ, ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಗುಣಕ ಕ್ರಮಬದ್ಧಗೊಳಿಸುವಿಕೆ, ರಿಟೈಮಿಂಗ್ ಮತ್ತು ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್ ಮೂಲಕ ಸಾಧನ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
- "ಟೈಮಿಂಗ್ ಕ್ಲೋಸ್ ಮತ್ತು ಆಪ್ಟಿಮೈಸೇಶನ್" ಅಧ್ಯಾಯ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ವಿನ್ಯಾಸ ಆಪ್ಟಿಮೈಸೇಶನ್
- ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ವಿನ್ಯಾಸ ಸಂಕಲನ
ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ವಿಧಾನಗಳು ಮತ್ತು ತಂತ್ರಗಳನ್ನು ಅನ್ವಯಿಸಿ
ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್‌ಗಳು ಮತ್ತು ಡಿಸೈನ್ ಸ್ಪೇಸ್ ಎಕ್ಸ್‌ಪ್ಲೋರರ್ II (ಡಿಎಸ್‌ಇ II) ಸಂಕಲನ ತಂತ್ರಗಳನ್ನು ಅನ್ವಯಿಸಲು ಈ ಕೆಳಗಿನ ಮಾಹಿತಿಯನ್ನು ಬಳಸಿ.
ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳೊಂದಿಗೆ ಪ್ರಯೋಗ
ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಪ್ರಯೋಗಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:
- ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ಅನ್ನು ರಚಿಸಿ ಅಥವಾ ತೆರೆಯಿರಿ.
- ಕಂಪೈಲರ್‌ನ ಉನ್ನತ ಮಟ್ಟದ ಆಪ್ಟಿಮೈಸೇಶನ್ ತಂತ್ರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು, ನಿಯೋಜನೆಗಳು ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. ಪುಟ 4 ರಲ್ಲಿ ಕೋಷ್ಟಕ 14 ವಿವರಿಸಿದಂತೆ ಕೆಳಗಿನ ಯಾವುದೇ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳೊಂದಿಗೆ ಪ್ರಯೋಗ ಮಾಡಿ.
- ಈ ಸೆಟ್ಟಿಂಗ್‌ಗಳೊಂದಿಗೆ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು, ಸಂಕಲನ ಡ್ಯಾಶ್‌ಬೋರ್ಡ್‌ನಲ್ಲಿ ಸಂಕಲನವನ್ನು ಪ್ರಾರಂಭಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
- View ಸಂಕಲನ ವರದಿಯಲ್ಲಿ ಸಂಕಲನ ಫಲಿತಾಂಶಗಳು.
- ಪರಿಕರಗಳು ➤ ಟೈಮಿಂಗ್ ವಿಶ್ಲೇಷಕವನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ view ಕಾರ್ಯಕ್ಷಮತೆಯ ಮೇಲೆ ಆಪ್ಟಿಮೈಸೇಶನ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಫಲಿತಾಂಶಗಳು.
ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು
ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್‌ಗಳು (ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಪುಟ)
| ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ | ವಿವರಣೆ |
| ಸಮತೋಲಿತ (ಸಾಮಾನ್ಯ ಹರಿವು) | ಕಂಪೈಲರ್ ಸಮಯದ ನಿರ್ಬಂಧಗಳನ್ನು ಗೌರವಿಸುವ ಸಮತೋಲಿತ ಅನುಷ್ಠಾನಕ್ಕಾಗಿ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಉತ್ತಮಗೊಳಿಸುತ್ತದೆ. |
| ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ ಪ್ರಯತ್ನ | ಕಂಪೈಲರ್ ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಮತ್ತು ರೂಟಿಂಗ್ ಸಮಯದಲ್ಲಿ ಟೈಮಿಂಗ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಪ್ರಯತ್ನವನ್ನು ಹೆಚ್ಚಿಸುತ್ತದೆ ಮತ್ತು ಸಮಯ-ಸಂಬಂಧಿತ ಫಿಸಿಕಲ್ ಸಿಂಥೆಸಿಸ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ (ಪ್ರತಿ ರಿಜಿಸ್ಟರ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳಿಗೆ). ಪ್ರತಿ ಹೆಚ್ಚುವರಿ ಆಪ್ಟಿಮೈಸೇಶನ್ ಸಂಕಲನ ಸಮಯವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು. |
| ಗರಿಷ್ಠ ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಪ್ರಯತ್ನದೊಂದಿಗೆ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆ | ಅದೇ ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ ಪ್ರಯತ್ನ, ಹೆಚ್ಚುವರಿ ನಿಯೋಜನೆ ಆಪ್ಟಿಮೈಸೇಶನ್ ಪ್ರಯತ್ನದೊಂದಿಗೆ. |
| ಉತ್ಕೃಷ್ಟ ಕಾರ್ಯಕ್ಷಮತೆ | ಅದೇ ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ ಪ್ರಯತ್ನ, ಮತ್ತು ತರ್ಕ ಪ್ರದೇಶಕ್ಕೆ ಸಂಭಾವ್ಯ ಹೆಚ್ಚಳದೊಂದಿಗೆ ವಿನ್ಯಾಸ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಗರಿಷ್ಠಗೊಳಿಸಲು ವಿಶ್ಲೇಷಣೆ ಮತ್ತು ಸಂಶ್ಲೇಷಣೆಯ ಸಮಯದಲ್ಲಿ ಹೆಚ್ಚಿನ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸೇರಿಸುತ್ತದೆ. ವಿನ್ಯಾಸದ ಬಳಕೆ ಈಗಾಗಲೇ ತುಂಬಾ ಹೆಚ್ಚಿದ್ದರೆ, ಈ ಆಯ್ಕೆಯು ಅಳವಡಿಸುವಲ್ಲಿ ತೊಂದರೆಗೆ ಕಾರಣವಾಗಬಹುದು, ಇದು ಒಟ್ಟಾರೆ ಆಪ್ಟಿಮೈಸೇಶನ್ ಗುಣಮಟ್ಟವನ್ನು ಋಣಾತ್ಮಕವಾಗಿ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ. |
| ಗರಿಷ್ಠ ನಿಯೋಜನೆ ಪ್ರಯತ್ನದೊಂದಿಗೆ ಉತ್ತಮ ಕಾರ್ಯಕ್ಷಮತೆ | ಅದೇ ಕಂಪೈಲರ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ ಉತ್ಕೃಷ್ಟ ಕಾರ್ಯಕ್ಷಮತೆ, ಹೆಚ್ಚುವರಿ ನಿಯೋಜನೆ ಆಪ್ಟಿಮೈಸೇಶನ್ ಪ್ರಯತ್ನದೊಂದಿಗೆ. |
| ಆಕ್ರಮಣಕಾರಿ ಪ್ರದೇಶ | ವಿನ್ಯಾಸದ ಕಾರ್ಯಕ್ಷಮತೆಯ ಸಂಭಾವ್ಯ ವೆಚ್ಚದಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಅಗತ್ಯವಿರುವ ಸಾಧನದ ಪ್ರದೇಶವನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಕಂಪೈಲರ್ ಆಕ್ರಮಣಕಾರಿ ಪ್ರಯತ್ನವನ್ನು ಮಾಡುತ್ತದೆ. |
| ಹೈ ಪ್ಲೇಸ್‌ಮೆಂಟ್ ರೂಟಬಿಲಿಟಿ ಪ್ರಯತ್ನ | ವಿನ್ಯಾಸ ಪ್ರದೇಶ, ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಕಲನದ ಸಮಯದ ಸಂಭಾವ್ಯ ವೆಚ್ಚದಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ರೂಟ್ ಮಾಡಲು ಕಂಪೈಲರ್ ಹೆಚ್ಚಿನ ಪ್ರಯತ್ನವನ್ನು ಮಾಡುತ್ತದೆ. ಕಂಪೈಲರ್ ರೂಟಿಂಗ್ ಬಳಕೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಹೆಚ್ಚುವರಿ ಸಮಯವನ್ನು ಕಳೆಯುತ್ತದೆ, ಇದು ರೂಟಬಿಲಿಟಿಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ ಮತ್ತು ಡೈನಾಮಿಕ್ ಶಕ್ತಿಯನ್ನು ಉಳಿಸುತ್ತದೆ. |
| ಹೆಚ್ಚಿನ ಪ್ಯಾಕಿಂಗ್ ರೂಟಬಿಲಿಟಿ ಪ್ರಯತ್ನ | ವಿನ್ಯಾಸ ಪ್ರದೇಶ, ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಕಲನದ ಸಮಯದ ಸಂಭಾವ್ಯ ವೆಚ್ಚದಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ರೂಟ್ ಮಾಡಲು ಕಂಪೈಲರ್ ಹೆಚ್ಚಿನ ಪ್ರಯತ್ನವನ್ನು ಮಾಡುತ್ತದೆ. ಕಂಪೈಲರ್ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಪ್ಯಾಕಿಂಗ್ ಮಾಡಲು ಹೆಚ್ಚುವರಿ ಸಮಯವನ್ನು ಕಳೆಯುತ್ತದೆ, ಇದು ರೂಟಬಿಲಿಟಿಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ ಮತ್ತು ಡೈನಾಮಿಕ್ ಶಕ್ತಿಯನ್ನು ಉಳಿಸುತ್ತದೆ. |
| ರೂಟಬಿಲಿಟಿಗಾಗಿ ನೆಟ್‌ಲಿಸ್ಟ್ ಅನ್ನು ಆಪ್ಟಿಮೈಜ್ ಮಾಡಿ | ಕಾರ್ಯಕ್ಷಮತೆಯ ಸಂಭವನೀಯ ವೆಚ್ಚದಲ್ಲಿ ರೂಟಬಿಲಿಟಿಯನ್ನು ಹೆಚ್ಚಿಸಲು ಕಂಪೈಲರ್ ನೆಟ್‌ಲಿಸ್ಟ್ ಮಾರ್ಪಾಡುಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ. |
| ಮುಂದುವರೆಯಿತು… | |
| ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ | ವಿವರಣೆ |
| ಹೆಚ್ಚಿನ ಶಕ್ತಿಯ ಪ್ರಯತ್ನ | ಕಡಿಮೆ ಶಕ್ತಿಗಾಗಿ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಅತ್ಯುತ್ತಮವಾಗಿಸಲು ಕಂಪೈಲರ್ ಹೆಚ್ಚಿನ ಪ್ರಯತ್ನವನ್ನು ಮಾಡುತ್ತದೆ. ಹೆಚ್ಚಿನ ಶಕ್ತಿಯ ಪ್ರಯತ್ನ ಸಂಶ್ಲೇಷಣೆಯ ರನ್ ಸಮಯವನ್ನು ಹೆಚ್ಚಿಸುತ್ತದೆ. |
| ಆಕ್ರಮಣಕಾರಿ ಶಕ್ತಿ | ಕಡಿಮೆ ಶಕ್ತಿಗಾಗಿ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಅತ್ಯುತ್ತಮವಾಗಿಸಲು ಆಕ್ರಮಣಕಾರಿ ಪ್ರಯತ್ನವನ್ನು ಮಾಡುತ್ತದೆ. ಕಂಪೈಲರ್ ಹೆಚ್ಚಿನ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಅಥವಾ ಅಂದಾಜು ಟಾಗಲ್ ದರಗಳೊಂದಿಗೆ ಸಿಗ್ನಲ್‌ಗಳ ರೂಟಿಂಗ್ ಬಳಕೆಯನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ, ಹೆಚ್ಚುವರಿ ಡೈನಾಮಿಕ್ ಶಕ್ತಿಯನ್ನು ಉಳಿಸುತ್ತದೆ ಆದರೆ ಕಾರ್ಯಕ್ಷಮತೆಯ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ. |
| ಆಕ್ರಮಣಕಾರಿ ಕಂಪೈಲ್ ಸಮಯ | ಕಡಿಮೆ ಪ್ರಯತ್ನ ಮತ್ತು ಕಡಿಮೆ ಕಾರ್ಯಕ್ಷಮತೆಯ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳೊಂದಿಗೆ ವಿನ್ಯಾಸವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಅಗತ್ಯವಿರುವ ಕಂಪೈಲ್ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ಈ ಆಯ್ಕೆಯು ಕೆಲವು ವಿವರವಾದ ವರದಿ ಕಾರ್ಯಗಳನ್ನು ಸಹ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ.
ಗಮನಿಸಿ: ಆನ್ ಆಗುತ್ತಿದೆ ಆಕ್ರಮಣಕಾರಿ ಕಂಪೈಲ್ ಸಮಯ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ File (.qsf) ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಇತರ .qsf ಸೆಟ್ಟಿಂಗ್‌ಗಳಿಂದ ಅತಿಕ್ರಮಿಸಲಾಗುವುದಿಲ್ಲ. |
ವಿನ್ಯಾಸ ಸ್ಪೇಸ್ ಎಕ್ಸ್‌ಪ್ಲೋರರ್ II ಸಂಕಲನ ತಂತ್ರಗಳು
ಸಂಪನ್ಮೂಲ, ಕಾರ್ಯಕ್ಷಮತೆ ಅಥವಾ ವಿದ್ಯುತ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಗುರಿಗಳಿಗಾಗಿ ಸೂಕ್ತವಾದ ಯೋಜನೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಕಂಡುಹಿಡಿಯಲು DSE II ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. ನಿರ್ದಿಷ್ಟ ಗುರಿಯನ್ನು ಸಾಧಿಸಲು ವಿಭಿನ್ನ ಪೂರ್ವನಿಗದಿ ಸಂಯೋಜನೆಗಳು ಮತ್ತು ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸವನ್ನು ಪುನರಾವರ್ತಿತವಾಗಿ ಕಂಪೈಲ್ ಮಾಡಲು DSE II ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. DSE II ನಂತರ ನಿಮ್ಮ ಗುರಿಗಳನ್ನು ಪೂರೈಸಲು ಅತ್ಯುತ್ತಮ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಸಂಯೋಜನೆಯನ್ನು ವರದಿ ಮಾಡುತ್ತದೆ. DSE II ಸಹ ಅಡ್ವಾನ್ ತೆಗೆದುಕೊಳ್ಳಬಹುದುtagಬಹು ಕಂಪ್ಯೂಟರ್‌ಗಳಲ್ಲಿ ಬೀಜಗಳನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು ಸಮಾನಾಂತರ ಸಾಮರ್ಥ್ಯಗಳ ಇ. DSE II ಸಂಕಲನ ಕಾರ್ಯತಂತ್ರದ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಪುಟ 4 ರಲ್ಲಿ ಕೋಷ್ಟಕ 14 ರಲ್ಲಿ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಪ್ರತಿಧ್ವನಿಸುತ್ತದೆ
ವಿನ್ಯಾಸ ಸ್ಪೇಸ್ ಎಕ್ಸ್‌ಪ್ಲೋರರ್ II
DSE II ಗಾಗಿ ಸಂಕಲನ ತಂತ್ರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:
- DSE II ಅನ್ನು ಪ್ರಾರಂಭಿಸಲು (ಮತ್ತು Intel Quartus Prime ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಮುಚ್ಚಲು), ಪರಿಕರಗಳು ➤ ಲಾಂಚ್ ಡಿಸೈನ್ ಸ್ಪೇಸ್ ಎಕ್ಸ್‌ಪ್ಲೋರರ್ II ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಮುಚ್ಚಿದ ನಂತರ DSE II ತೆರೆಯುತ್ತದೆ.
- DSE II ಟೂಲ್‌ಬಾರ್‌ನಲ್ಲಿ, ಎಕ್ಸ್‌ಪ್ಲೋರೇಶನ್ ಐಕಾನ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
- ಎಕ್ಸ್‌ಪ್ಲೋರೇಶನ್ ಪಾಯಿಂಟ್‌ಗಳನ್ನು ವಿಸ್ತರಿಸಿ.
- ವಿನ್ಯಾಸ ಪರಿಶೋಧನೆ ಆಯ್ಕೆಮಾಡಿ. ಆ ಕಾರ್ಯತಂತ್ರಗಳನ್ನು ಗುರಿಯಾಗಿಸಿಕೊಂಡು ವಿನ್ಯಾಸ ಪರಿಶೋಧನೆಗಳನ್ನು ನಡೆಸಲು ಯಾವುದೇ ಸಂಕಲನ ತಂತ್ರಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ.
ಹೆಚ್ಚಿನ ಬಳಕೆಗಾಗಿ ದಟ್ಟಣೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಿ
80% ಕ್ಕಿಂತ ಹೆಚ್ಚು ಸಾಧನ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸಿಕೊಳ್ಳುವ ವಿನ್ಯಾಸಗಳು ಸಾಮಾನ್ಯವಾಗಿ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್‌ನಲ್ಲಿ ಹೆಚ್ಚು ತೊಂದರೆಗಳನ್ನು ನೀಡುತ್ತವೆ. ದಟ್ಟಣೆಯನ್ನು ಮತ್ತಷ್ಟು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತು ಸಮಯ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸರಳಗೊಳಿಸಲು ನೀವು ಈ ಕೆಳಗಿನ ಕೈಪಿಡಿ ಮತ್ತು ಸ್ವಯಂಚಾಲಿತ ತಂತ್ರಗಳನ್ನು ಅನ್ವಯಿಸಬಹುದು.
- ಪುಟ 16 ರಲ್ಲಿ ಪ್ರದೇಶ ಮತ್ತು ರೂಟಬಿಲಿಟಿ ಆಯ್ಕೆಗಳೊಂದಿಗೆ ಪ್ರಯೋಗ
- ಪುಟ 16 ರಲ್ಲಿ ಅಂಕಗಣಿತ-ತೀವ್ರ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಪರಿಗಣಿಸಿ
ಪ್ರದೇಶ ಮತ್ತು ರೂಟಬಿಲಿಟಿ ಆಯ್ಕೆಗಳೊಂದಿಗೆ ಪ್ರಯೋಗ
ಸಾಧನದ ಬಳಕೆಯು ರೂಟಿಂಗ್ ದಟ್ಟಣೆಯನ್ನು ಉಂಟುಮಾಡಿದಾಗ, ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಮತ್ತು ದಟ್ಟಣೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ನೀವು ಪ್ರದೇಶ ಮತ್ತು ರೂಟಬಿಲಿಟಿ ಆಪ್ಟಿಮೈಸೇಶನ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಪ್ರಯೋಗಿಸಬಹುದು. ಈ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಪ್ರವೇಶಿಸಲು ನಿಯೋಜನೆಗಳು ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮೋಡ್ ಕ್ಲಿಕ್ ಮಾಡಿ:
ಪ್ರದೇಶ ಮತ್ತು ರೂಟಬಿಲಿಟಿ ಆಯ್ಕೆಗಳು
ಅಂಕಗಣಿತ-ತೀವ್ರ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಪರಿಗಣಿಸಿ
ಹೆಚ್ಚಿನ-ಥ್ರೋಪುಟ್, ಅಂಕಗಣಿತ-ತೀವ್ರ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ, ಸಾಧನ ಸಂಪನ್ಮೂಲಗಳ ಬಳಕೆಯನ್ನು ಸುಧಾರಿಸಲು ನೀವು ಸ್ವಯಂಚಾಲಿತ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು. ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳಲ್ಲಿ ಮಲ್ಟಿಪ್ಲೈಯರ್ ರೆಗ್ಯುಲೈಸೇಶನ್ ಮತ್ತು ರಿಟೈಮಿಂಗ್, ಹಾಗೆಯೇ ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್ ಸೇರಿವೆ. ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳು ಹೆಚ್ಚಿನ ಸಂಖ್ಯೆಯ ಕಡಿಮೆ-ನಿಖರವಾದ ಅಂಕಗಣಿತದ ಕಾರ್ಯಾಚರಣೆಗಳೊಂದಿಗೆ ವಿನ್ಯಾಸಗಳನ್ನು ಗುರಿಯಾಗಿಸುತ್ತದೆ (ಉದಾಹರಣೆಗೆ ಸೇರ್ಪಡೆಗಳು ಮತ್ತು ಗುಣಾಕಾರಗಳು). ನೀವು ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಜಾಗತಿಕವಾಗಿ ಅಥವಾ ನಿರ್ದಿಷ್ಟ ಗುಣಕಗಳಿಗೆ ಮಾತ್ರ ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು. ಆದರ್ಶ ಪರಿಸ್ಥಿತಿಗಳಲ್ಲಿ, ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಆಪ್ಟಿಮೈಸೇಶನ್ 20-45% ಪ್ರದೇಶದ ಕಡಿತವನ್ನು ಸಾಧಿಸಬಹುದು.
ಮಲ್ಟಿಪ್ಲೈಯರ್ ರೆಗ್ಯುಲರೈಸೇಶನ್ ಮತ್ತು ರಿಟೈಮಿಂಗ್
ಮಲ್ಟಿಪ್ಲೈಯರ್ ರೆಗ್ಯುಲೈಸೇಶನ್ ಮತ್ತು ರಿಟೈಮಿಂಗ್ ಹೆಚ್ಚು ಆಪ್ಟಿಮೈಸ್ಡ್ ಸಾಫ್ಟ್ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಅಳವಡಿಕೆಗಳ ನಿರ್ಣಯವನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ. ಕಂಪೈಲರ್ ಎರಡು ಅಥವಾ ಹೆಚ್ಚಿನ ಪೈಪ್ಲೈನ್ ಗಳಿಗೆ ಬ್ಯಾಕ್‌ವರ್ಡ್ ರಿಟೈಮಿಂಗ್ ಅನ್ನು ಅನ್ವಯಿಸಬಹುದುtagಅಗತ್ಯವಿದ್ದರೆ es. ನೀವು ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ, ಕಂಪೈಲರ್ ಸಹಿ ಮತ್ತು ಸಹಿ ಮಾಡದ ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳಿಗೆ ಗುಣಕ ಕ್ರಮಬದ್ಧಗೊಳಿಸುವಿಕೆ ಮತ್ತು ಮರುಟೈಮಿಂಗ್ ಅನ್ನು ಅನ್ವಯಿಸುತ್ತದೆ.
ಚಿತ್ರ 16. ಮಲ್ಟಿಪ್ಲೈಯರ್ ರಿಟೈಮಿಂಗ್
ಗಮನಿಸಿ
- ಗುಣಕ ಕ್ರಮಬದ್ಧಗೊಳಿಸುವಿಕೆಯು ತರ್ಕ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಮಾತ್ರ ಬಳಸುತ್ತದೆ ಮತ್ತು DSP ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸುವುದಿಲ್ಲ.
- FRACTAL_SYNTHESIS QSF ನಿಯೋಜನೆಯನ್ನು ಹೊಂದಿಸಿರುವ ಮಾಡ್ಯೂಲ್‌ಗಳಲ್ಲಿ ಸಹಿ ಮಾಡಿದ ಮತ್ತು ಸಹಿ ಮಾಡದ ಗುಣಕಗಳೆರಡಕ್ಕೂ ಗುಣಕ ಕ್ರಮಬದ್ಧಗೊಳಿಸುವಿಕೆ ಮತ್ತು ಮರುಸಮಯವನ್ನು ಅನ್ವಯಿಸಲಾಗುತ್ತದೆ.
ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್
ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್ ಅಂಕಗಣಿತದ ಗೇಟ್‌ಗಳನ್ನು ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಲ್ಯಾಬ್‌ಗಳಿಗೆ ಹೊಂದಿಕೊಳ್ಳಲು ಸೂಕ್ತ ಗಾತ್ರದ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗಳಾಗಿ ಮರು-ಸಂಶ್ಲೇಷಿಸುತ್ತದೆ. ಈ ಆಪ್ಟಿಮೈಸೇಶನ್ ಅಂಕಗಣಿತದ ಬ್ಲಾಕ್‌ಗಳಿಗಾಗಿ LAB ಸಂಪನ್ಮೂಲಗಳ 100% ಬಳಕೆಯನ್ನು ಅನುಮತಿಸುತ್ತದೆ. ನೀವು ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ, ಕಂಪೈಲರ್ ಈ ಆಪ್ಟಿಮೈಸೇಶನ್ ಅನ್ನು ಎಲ್ಲಾ ಕ್ಯಾರಿ ಚೈನ್‌ಗಳು ಮತ್ತು ಎರಡು-ಇನ್‌ಪುಟ್ ಲಾಜಿಕ್ ಗೇಟ್‌ಗಳಿಗೆ ಅನ್ವಯಿಸುತ್ತದೆ. ಈ ಆಪ್ಟಿಮೈಸೇಶನ್ ಆಡ್ಡರ್ ಟ್ರೀಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು ಮತ್ತು ಯಾವುದೇ ಇತರ ಅಂಕಗಣಿತ-ಸಂಬಂಧಿತ ತರ್ಕವನ್ನು ಪ್ಯಾಕ್ ಮಾಡಬಹುದು.
ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್
ಗಮನಿಸಿ
ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್ ಗುಣಕ ಕ್ರಮಬದ್ಧಗೊಳಿಸುವಿಕೆಯಿಂದ ಸ್ವತಂತ್ರವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಆದ್ದರಿಂದ, ನೀವು ಕ್ರಮಬದ್ಧಗೊಳಿಸದ ಗುಣಕವನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ (ಉದಾಹರಣೆಗೆ ನಿಮ್ಮ ಸ್ವಂತ ಗುಣಕವನ್ನು ಬರೆಯುವುದು) ಆಗ ನಿರಂತರ ಅಂಕಗಣಿತದ ಪ್ಯಾಕಿಂಗ್ ಇನ್ನೂ ಕಾರ್ಯನಿರ್ವಹಿಸಬಹುದು. ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಆಳವಾದ ಕಲಿಕೆಯ ವೇಗವರ್ಧಕಗಳು ಅಥವಾ ಎಲ್ಲಾ DSP ಸಂಪನ್ಮೂಲಗಳನ್ನು ಮೀರಿದ ಇತರ ಹೆಚ್ಚಿನ-ಥ್ರೋಪುಟ್, ಅಂಕಗಣಿತ-ತೀವ್ರ ಕಾರ್ಯಗಳನ್ನು ಹೊಂದಿರುವ ವಿನ್ಯಾಸಗಳಿಗೆ ಹೆಚ್ಚು ಸೂಕ್ತವಾಗಿದೆ. ಪ್ರಾಜೆಕ್ಟ್-ವೈಡ್ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುವುದರಿಂದ ಫ್ರ್ಯಾಕ್ಟಲ್ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳಿಗೆ ಸೂಕ್ತವಲ್ಲದ ಮಾಡ್ಯೂಲ್‌ಗಳಲ್ಲಿ ಅನಗತ್ಯ ಉಬ್ಬುವಿಕೆಯನ್ನು ಉಂಟುಮಾಡಬಹುದು.
ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುವುದು ಅಥವಾ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸುವುದು
Intel Stratix® 10 ಮತ್ತು Intel Agilex™ ಸಾಧನಗಳಿಗೆ, ಸಣ್ಣ ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳಿಗೆ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಆಪ್ಟಿಮೈಸೇಶನ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಚಲಿಸುತ್ತದೆ (ವೆರಿಲಾಗ್ HDL ಅಥವಾ VHDL ನಲ್ಲಿ ಯಾವುದೇ A*B ಹೇಳಿಕೆಯು ಆಪರೇಂಡ್‌ಗಳ ಬಿಟ್-ವಿಡ್ತ್ 7 ಅಥವಾ ಅದಕ್ಕಿಂತ ಕಡಿಮೆ ಇರುತ್ತದೆ). ಕೆಳಗಿನ ವಿಧಾನಗಳಲ್ಲಿ ಒಂದನ್ನು ಬಳಸಿಕೊಂಡು ಈ ಸಾಧನಗಳಿಗೆ ಸಣ್ಣ ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳಿಗಾಗಿ ಸ್ವಯಂಚಾಲಿತ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಸಹ ನೀವು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಬಹುದು:
- RTL ನಲ್ಲಿ, "Multstyle Verilog HDL ಸಿಂಥೆಸಿಸ್ ಆಟ್ರಿಬ್ಯೂಟ್" ವಿವರಿಸಿದಂತೆ DSP ಮಲ್ಟಿಸ್ಟೈಲ್ ಅನ್ನು ಹೊಂದಿಸಿ. ಉದಾಹರಣೆಗೆample: (* multstyle = "dsp" *) ಮಾಡ್ಯೂಲ್ foo(...); ಮಾಡ್ಯೂಲ್ ಫೂ(..) /* ಸಿಂಥೆಸಿಸ್ ಮಲ್ಟಿಸ್ಟೈಲ್ = "ಡಿಎಸ್ಪಿ" */;
- .qsf ನಲ್ಲಿ file, ಈ ಕೆಳಗಿನಂತೆ ನಿಯೋಜನೆಯಂತೆ ಸೇರಿಸಿ: set_instance_assignment -name DSP_BLOCK_BALANCING_IMPLEMENTATION \DSP_BLOCKS -ಗೆ r
ಹೆಚ್ಚುವರಿಯಾಗಿ, Intel Stratix 10, Intel Agilex, Intel Arria® 10, ಮತ್ತು Intel Cyclone® 10 GX ಸಾಧನಗಳಿಗೆ, ನೀವು ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ GUI ಆಯ್ಕೆ ಅಥವಾ ಅನುಗುಣವಾದ FRACTAL_SYNTHESIS ನಿಯೋಜನೆಯೊಂದಿಗೆ ಜಾಗತಿಕವಾಗಿ ಅಥವಾ ನಿರ್ದಿಷ್ಟ ಗುಣಕಗಳಿಗೆ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು.
- RTL ನಲ್ಲಿ, altera_attribute ಅನ್ನು ಈ ಕೆಳಗಿನಂತೆ ಬಳಸಿ: (* altera_attribute = “-name FRACTAL_SYNTHESIS ON” *)
- .qsf ನಲ್ಲಿ file, ಈ ಕೆಳಗಿನಂತೆ ನಿಯೋಜನೆಯಂತೆ ಸೇರಿಸಿ: set_global_assignment -name FRACTAL_SYNTHESIS ON -entity
ಬಳಕೆದಾರ ಇಂಟರ್ಫೇಸ್ನಲ್ಲಿ, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:
- ನಿಯೋಜನೆಗಳು ➤ ನಿಯೋಜನೆ ಸಂಪಾದಕ ಕ್ಲಿಕ್ ಮಾಡಿ.
- ಅಸೈನ್‌ಮೆಂಟ್ ಹೆಸರಿಗಾಗಿ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್, ಆನ್ ಫಾರ್ ದಿ ವ್ಯಾಲ್ಯೂ, ಎಂಟಿಟಿಗಾಗಿ ಅಂಕಗಣಿತ-ತೀವ್ರ ಘಟಕದ ಹೆಸರು ಮತ್ತು ಟು ಕಾಲಮ್‌ನಲ್ಲಿ ನಿದರ್ಶನದ ಹೆಸರನ್ನು ಆಯ್ಕೆಮಾಡಿ. ಘಟಕದ ಎಲ್ಲಾ ನಿದರ್ಶನಗಳನ್ನು ನಿಯೋಜಿಸಲು To ಗೆ ನೀವು ವೈಲ್ಡ್‌ಕಾರ್ಡ್ (*) ಅನ್ನು ನಮೂದಿಸಬಹುದು.
ಚಿತ್ರ 18. ನಿಯೋಜನೆ ಸಂಪಾದಕದಲ್ಲಿ ಫ್ರ್ಯಾಕ್ಟಲ್ ಸಿಂಥೆಸಿಸ್ ನಿಯೋಜನೆ
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
- ಮಲ್ಟಿಸ್ಟೈಲ್ ವೆರಿಲಾಗ್ ಎಚ್‌ಡಿಎಲ್ ಸಿಂಥೆಸಿಸ್ ಆಟ್ರಿಬ್ಯೂಟ್
- ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಸಹಾಯದಲ್ಲಿ.
ತೃಪ್ತಿದಾಯಕ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸಿ
ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ ದೊಡ್ಡ ಬ್ಲಾಕ್‌ಗಳ ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಅನ್ನು ಲಾಕ್ ಮಾಡಲು ತೃಪ್ತಿಕರ ಸಂಕಲನ ಫಲಿತಾಂಶಗಳನ್ನು ಹಿಂತಿರುಗಿಸುವ ಮೂಲಕ ನೀವು ಸಮಯವನ್ನು ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸರಳಗೊಳಿಸಬಹುದು. ಅದೇ ರೀತಿ, ಡಿಸೈನ್ ಬ್ಲಾಕ್ ಮರುಬಳಕೆ ತಂತ್ರವು ನಿರ್ದಿಷ್ಟ ಎಫ್‌ಪಿಜಿಎ ಪರಿಧಿ ಅಥವಾ ಕೋರ್ ಲಾಜಿಕ್ ಡಿಸೈನ್ ಬ್ಲಾಕ್‌ಗಳಿಗೆ ತೃಪ್ತಿದಾಯಕ ಸಂಕಲನ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸಲು ನಿಮಗೆ ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ (ಕ್ರಮಾನುಗತ ವಿನ್ಯಾಸದ ನಿದರ್ಶನವನ್ನು ಒಳಗೊಂಡಿರುವ ತರ್ಕ), ತದನಂತರ ಆ ಬ್ಲಾಕ್‌ಗಳನ್ನು ನಂತರದ ಸಂಕಲನಗಳಲ್ಲಿ ಮರುಬಳಕೆ ಮಾಡಿ. ಡಿಸೈನ್ ಬ್ಲಾಕ್ ಮರುಬಳಕೆಯಲ್ಲಿ, ನೀವು ಶ್ರೇಣೀಕೃತ ನಿದರ್ಶನವನ್ನು ವಿನ್ಯಾಸ ವಿಭಾಗವಾಗಿ ನಿಯೋಜಿಸಿ, ತದನಂತರ ಯಶಸ್ವಿ ಸಂಕಲನದ ನಂತರ ವಿಭಾಗವನ್ನು ಸಂರಕ್ಷಿಸಿ ಮತ್ತು ರಫ್ತು ಮಾಡಿ. ತೃಪ್ತಿದಾಯಕ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸುವುದು ಮತ್ತು ಮರುಬಳಕೆ ಮಾಡುವುದರಿಂದ ಕಂಪೈಲರ್‌ನ ಪ್ರಯತ್ನ ಮತ್ತು ಸಮಯವನ್ನು ಮುಚ್ಚದ ವಿನ್ಯಾಸದ ಭಾಗಗಳಲ್ಲಿ ಮಾತ್ರ ಕೇಂದ್ರೀಕರಿಸಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ.
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಸಮಸ್ಯೆ
- ಲಾಕ್ ಡೌನ್ ಮಾಡದ ಹೊರತು, ಕಂಪೈಲರ್ ವಿವಿಧ ಅಂಶಗಳ ಆಧಾರದ ಮೇಲೆ ಸಂಕಲನದಿಂದ ಸಂಕಲನಕ್ಕೆ ವಿಭಿನ್ನವಾಗಿ ವಿನ್ಯಾಸ ಬ್ಲಾಕ್‌ಗಳು, ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು.
ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಪರಿಹಾರಗಳು
- ಪುಟ 20 ರಲ್ಲಿ ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳನ್ನು ಲಾಕ್ ಡೌನ್ ಮಾಡಿ - ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ ದೊಡ್ಡ ಬ್ಲಾಕ್‌ಗಳ ನಿಯೋಜನೆಯನ್ನು ಲಾಕ್ ಡೌನ್ ಮಾಡಲು ತೃಪ್ತಿಕರ ಸಂಕಲನ ಫಲಿತಾಂಶಗಳನ್ನು ಹಿಂತಿರುಗಿ ಟಿಪ್ಪಣಿ ಮಾಡಿ.
- ಪುಟ 21 ರಲ್ಲಿ ವಿನ್ಯಾಸ ವಿಭಾಗದ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸಿ-ಸಮಯವನ್ನು ಪೂರೈಸುವ ಬ್ಲಾಕ್‌ಗಳಿಗಾಗಿ ವಿಭಾಗಗಳನ್ನು ಸಂರಕ್ಷಿಸಿ ಮತ್ತು ಇತರ ವಿನ್ಯಾಸ ಬ್ಲಾಕ್‌ಗಳ ಮೇಲೆ ಆಪ್ಟಿಮೈಸೇಶನ್ ಅನ್ನು ಕೇಂದ್ರೀಕರಿಸಿ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
- ಬ್ಯಾಕ್-ವ್ಯಾಖ್ಯಾನ ನಿಯೋಜನೆಗಳ ಸಂವಾದ ಪೆಟ್ಟಿಗೆ ಸಹಾಯ
- AN-899: ವೇಗದ ಸಂರಕ್ಷಣೆಯೊಂದಿಗೆ ಕಂಪೈಲ್ ಸಮಯವನ್ನು ಕಡಿಮೆಗೊಳಿಸುವುದು
- ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಬ್ಲಾಕ್ ಆಧಾರಿತ ವಿನ್ಯಾಸ
ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳನ್ನು ಲಾಕ್ ಡೌನ್ ಮಾಡಿ
ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ ದೊಡ್ಡ ಬ್ಲಾಕ್‌ಗಳ ನಿಯೋಜನೆಯನ್ನು ಲಾಕ್ ಡೌನ್ ಮಾಡಲು ತೃಪ್ತಿದಾಯಕ ಸಂಕಲನ ಫಲಿತಾಂಶಗಳನ್ನು ಹಿಂತಿರುಗಿಸುವ ಮೂಲಕ ನೀವು ಸಮಯವನ್ನು ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸರಳಗೊಳಿಸಬಹುದು. ದೊಡ್ಡ ಬ್ಲಾಕ್ ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಅನ್ನು ಲಾಕ್ ಮಾಡುವುದರಿಂದ ಕಡಿಮೆ ಶಬ್ದದೊಂದಿಗೆ ಹೆಚ್ಚಿನ fMAX ಅನ್ನು ಉತ್ಪಾದಿಸಬಹುದು. RAM ಗಳು ಮತ್ತು DSP ಗಳಂತಹ ದೊಡ್ಡ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಲಾಕ್ ಮಾಡುವುದು ಪರಿಣಾಮಕಾರಿಯಾಗಿರುತ್ತದೆ ಏಕೆಂದರೆ ಈ ಬ್ಲಾಕ್‌ಗಳು ಸಾಮಾನ್ಯ LAB ಗಳಿಗಿಂತ ಭಾರೀ ಸಂಪರ್ಕವನ್ನು ಹೊಂದಿದ್ದು, ಪ್ಲೇಸ್‌ಮೆಂಟ್ ಸಮಯದಲ್ಲಿ ಚಲನೆಯನ್ನು ಸಂಕೀರ್ಣಗೊಳಿಸುತ್ತದೆ. ಸೂಕ್ತವಾದ RAM ಮತ್ತು DSP ಪ್ಲೇಸ್‌ಮೆಂಟ್‌ನಿಂದ ಬೀಜವು ಉತ್ತಮ ಫಲಿತಾಂಶಗಳನ್ನು ನೀಡಿದಾಗ, ನೀವು ಆ ನಿಯೋಜನೆಯನ್ನು ಬ್ಯಾಕ್-ನೋಟೇಶನ್‌ನೊಂದಿಗೆ ಸೆರೆಹಿಡಿಯಬಹುದು. ನಂತರದ ಕಂಪೈಲ್‌ಗಳು ಉತ್ತಮ ಗುಣಮಟ್ಟದ RAM ಮತ್ತು DSP ನಿಯೋಜನೆಯಿಂದ ಉತ್ತಮ ಬೀಜದಿಂದ ಪ್ರಯೋಜನ ಪಡೆಯಬಹುದು. ಈ ತಂತ್ರವು ಕೆಲವೇ RAM ಗಳು ಅಥವಾ DSP ಗಳನ್ನು ಹೊಂದಿರುವ ವಿನ್ಯಾಸಗಳಿಗೆ ಗಮನಾರ್ಹವಾಗಿ ಪ್ರಯೋಜನವನ್ನು ನೀಡುವುದಿಲ್ಲ. ಮುಂದಿನ ಸಂಕಲನದಲ್ಲಿ ಬಳಸಲು ಕೊನೆಯ ಸಂಕಲನದಿಂದ .qsf ಗೆ ಸಾಧನ ಸಂಪನ್ಮೂಲ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ನಕಲಿಸಲು ನಿಯೋಜನೆಗಳು ➤ ಬ್ಯಾಕ್-ಅನೋಟೇಟ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. ಹಿಂದಿನ ಟಿಪ್ಪಣಿ ಪ್ರಕಾರದ ಪಟ್ಟಿಯಲ್ಲಿ ಹಿಂದಿನ ಟಿಪ್ಪಣಿ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆಮಾಡಿ.
ಬ್ಯಾಕ್-ಅನೋಟೇಟ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳ ಡೈಲಾಗ್ ಬಾಕ್ಸ್
ಪರ್ಯಾಯವಾಗಿ, ನೀವು ಈ ಕೆಳಗಿನ quartus_cdb ಕಾರ್ಯಗತಗೊಳಿಸುವುದರೊಂದಿಗೆ ಬ್ಯಾಕ್-ವ್ಯಾಖ್ಯಾನವನ್ನು ಚಲಾಯಿಸಬಹುದು. ಕ್ವಾರ್ಟಸ್_ಸಿಡಿಬಿ –back_annotate [–dsp] [–ram] [–clock]
ಗಮನಿಸಿ
- ಎಕ್ಸಿಕ್ಯೂಟಬಲ್ ಹೆಚ್ಚುವರಿ [–dsp], [–ram], ಮತ್ತು [–clock] ವೇರಿಯೇಬಲ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ, ಅದು ಬ್ಯಾಕ್-ಅನೋಟೇಟ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ಇನ್ನೂ ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.
ವಿನ್ಯಾಸ ವಿಭಜನೆಯ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸಿ
ಗಮನಿಸಿ
- ವಿನ್ಯಾಸವನ್ನು ವಿಭಜಿಸಿದ ನಂತರ, ಸಮಯವನ್ನು ಪೂರೈಸುವ ಬ್ಲಾಕ್‌ಗಳಿಗಾಗಿ ನೀವು ವಿಭಾಗಗಳನ್ನು ಸಂರಕ್ಷಿಸಬಹುದು ಮತ್ತು ಇತರ ವಿನ್ಯಾಸ ಬ್ಲಾಕ್‌ಗಳ ಮೇಲೆ ಆಪ್ಟಿಮೈಸೇಶನ್ ಅನ್ನು ಕೇಂದ್ರೀಕರಿಸಬಹುದು. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಫಾಸ್ಟ್ ಪ್ರಿಸರ್ವ್ ಆಯ್ಕೆಯು ಸಂರಕ್ಷಿಸಲಾದ ವಿಭಾಗದ ತರ್ಕವನ್ನು ಸಂಕಲನದ ಸಮಯದಲ್ಲಿ ಇಂಟರ್ಫೇಸ್ ಲಾಜಿಕ್‌ಗೆ ಸರಳಗೊಳಿಸುತ್ತದೆ, ಇದರಿಂದಾಗಿ ವಿಭಜನೆಯ ಸಂಕಲನ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ಫಾಸ್ಟ್ ಪ್ರಿಸರ್ವ್ ರೂಟ್ ವಿಭಾಗದ ಮರುಬಳಕೆ ಮತ್ತು ಭಾಗಶಃ ಮರುಸಂರಚನಾ ವಿನ್ಯಾಸಗಳನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ. ಟೈಮಿಂಗ್ ಮುಚ್ಚುವಿಕೆಗೆ ಸವಾಲಾಗಿರುವ ಉಪ-ಮಾಡ್ಯೂಲ್‌ಗಳೊಂದಿಗಿನ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ, ನೀವು ಅದ್ವಿತೀಯ ಆಪ್ಟಿಮೈಸೇಶನ್ ಮತ್ತು ಮಾಡ್ಯೂಲ್‌ನ ವಿಭಜನೆಯ ಸಂಕಲನವನ್ನು ನಿರ್ವಹಿಸಬಹುದು ಮತ್ತು ನಂತರದ ಸಂಕಲನಗಳಲ್ಲಿ ಅನುಷ್ಠಾನವನ್ನು ಸಂರಕ್ಷಿಸಲು ಟೈಮಿಂಗ್-ಕ್ಲೋಸ್ಡ್ ಮಾಡ್ಯೂಲ್ ಅನ್ನು ರಫ್ತು ಮಾಡಬಹುದು.
ವಿನ್ಯಾಸ ವಿಭಜನೆಯ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸಲಾಗುತ್ತಿದೆ
ಬ್ಲಾಕ್ ಆಧಾರಿತ ವಿನ್ಯಾಸಕ್ಕೆ ವಿನ್ಯಾಸ ವಿಭಜನೆಯ ಅಗತ್ಯವಿದೆ. ವಿನ್ಯಾಸ ವಿಭಜನೆಯು ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಪ್ರತ್ಯೇಕ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಸಂರಕ್ಷಿಸಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ, ಆದರೆ ವಿಭಜನಾ ಕ್ರಾಸಿಂಗ್ ಮತ್ತು ಫ್ಲೋರ್‌ಪ್ಲಾನ್ ಪರಿಣಾಮಗಳಿಂದ ಸಂಭಾವ್ಯ ಕಾರ್ಯಕ್ಷಮತೆ ನಷ್ಟವನ್ನು ಸಹ ಪರಿಚಯಿಸಬಹುದು. ಬ್ಲಾಕ್ ಆಧಾರಿತ ವಿನ್ಯಾಸ ತಂತ್ರಗಳನ್ನು ಬಳಸುವಾಗ ನೀವು ಈ ಅಂಶಗಳನ್ನು ಸಮತೋಲನಗೊಳಿಸಬೇಕಾಗಿದೆ. ಕೆಳಗಿನ ಉನ್ನತ ಮಟ್ಟದ ಹಂತಗಳು ರೂಟ್ ವಿಭಾಗದ ಮರುಬಳಕೆಯ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ ವಿಭಜನೆಯ ಸಂರಕ್ಷಣೆಯ ಹರಿವನ್ನು ವಿವರಿಸುತ್ತದೆ:
- ಸಂಸ್ಕರಣೆ ➤ ಪ್ರಾರಂಭಿಸಿ ➤ ಪ್ರಾರಂಭ ವಿಶ್ಲೇಷಣೆ ಮತ್ತು ವಿವರಣೆಯನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ.
- ಪ್ರಾಜೆಕ್ಟ್ ನ್ಯಾವಿಗೇಟರ್‌ನಲ್ಲಿ, ಟೈಮಿಂಗ್ ಕ್ಲೋಸ್ಡ್ ಡಿಸೈನ್ ನಿದರ್ಶನದ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ, ಡಿಸೈನ್ ವಿಭಾಗಕ್ಕೆ ಪಾಯಿಂಟ್ ಮಾಡಿ ಮತ್ತು ವಿಭಜನಾ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆ ಮಾಡಿ, ಪುಟ 23 ರಲ್ಲಿ ವಿನ್ಯಾಸ ವಿಭಜನಾ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ವಿವರಿಸಿದಂತೆ.
ವಿನ್ಯಾಸ ವಿಭಾಗಗಳನ್ನು ರಚಿಸಿ
- ವಿಭಜನೆಗಾಗಿ ಲಾಜಿಕ್ ಲಾಕ್ ಫ್ಲೋರ್‌ಪ್ಲಾನಿಂಗ್ ನಿರ್ಬಂಧಗಳನ್ನು ವಿವರಿಸಿ. ವಿನ್ಯಾಸ ವಿಭಾಗಗಳ ವಿಂಡೋದಲ್ಲಿ, ವಿಭಾಗದ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ನಂತರ ಲಾಜಿಕ್ ಲಾಕ್ ಪ್ರದೇಶವನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ ➤ ಹೊಸ ಲಾಜಿಕ್ ಲಾಕ್ ಪ್ರದೇಶವನ್ನು ರಚಿಸಿ. ವಿಭಜನೆಯಲ್ಲಿ ಎಲ್ಲಾ ತರ್ಕವನ್ನು ಸುತ್ತುವರಿಯಲು ಪ್ರದೇಶವು ಸಾಕಷ್ಟು ದೊಡ್ಡದಾಗಿದೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.
- ಸಂಕಲನದ ನಂತರ ವಿಭಜನಾ ಫಲಿತಾಂಶಗಳನ್ನು ರಫ್ತು ಮಾಡಲು, ವಿನ್ಯಾಸ ವಿಭಾಗಗಳ ವಿಂಡೋದಲ್ಲಿ, ವಿಭಾಗವನ್ನು .qdb ಅನ್ನು ಪೋಸ್ಟ್ ಫೈನಲ್ ರಫ್ತು ಎಂದು ಸೂಚಿಸಿ File.
ಅಂತಿಮ ರಫ್ತು ನಂತರ File
- ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ವಿಭಾಗವನ್ನು ರಫ್ತು ಮಾಡಲು, ಸಂಕಲನ ಡ್ಯಾಶ್‌ಬೋರ್ಡ್‌ನಲ್ಲಿ ಕಂಪೈಲ್ ವಿನ್ಯಾಸವನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ.
- ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಉನ್ನತ ಮಟ್ಟದ ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿ.
- ನಿಯೋಜನೆಗಳು ➤ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಕಂಪೈಲರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ➤ ಹೆಚ್ಚುತ್ತಿರುವ ಕಂಪೈಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಫಾಸ್ಟ್ ಪ್ರಿಸರ್ವ್ ಆಯ್ಕೆಯನ್ನು ಆನ್ ಮಾಡಿ.
ಫಾಸ್ಟ್ ಪ್ರಿಸರ್ವ್ ಆಯ್ಕೆ
- ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
- ವಿನ್ಯಾಸ ವಿಭಾಗಗಳ ವಿಂಡೋದಲ್ಲಿ, ರಫ್ತು ಮಾಡಲಾದ .qdb ಅನ್ನು ವಿಭಜನಾ ಡೇಟಾಬೇಸ್‌ನಂತೆ ಸೂಚಿಸಿ File ಪ್ರಶ್ನೆಯಲ್ಲಿರುವ ವಿಭಜನೆಗಾಗಿ. ಈ .qdb ಈಗ ಯೋಜನೆಯಲ್ಲಿ ಈ ವಿಭಜನೆಗೆ ಮೂಲವಾಗಿದೆ. ನೀವು ಫಾಸ್ಟ್ ಪ್ರಿಸರ್ವ್ ಆಯ್ಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ, ಕಂಪೈಲರ್ ಆಮದು ಮಾಡಿಕೊಂಡ ವಿಭಾಗದ ತರ್ಕವನ್ನು ಕೇವಲ ಇಂಟರ್ಫೇಸ್ ಲಾಜಿಕ್‌ಗೆ ಕಡಿಮೆ ಮಾಡುತ್ತದೆ, ಇದರಿಂದಾಗಿ ವಿಭಜನೆಗೆ ಅಗತ್ಯವಿರುವ ಸಂಕಲನ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ.
ವಿನ್ಯಾಸ ವಿಭಜನಾ ಸೆಟ್ಟಿಂಗ್‌ಗಳು
ವಿನ್ಯಾಸ ವಿಭಜನಾ ಸೆಟ್ಟಿಂಗ್‌ಗಳು
| ಆಯ್ಕೆ | ವಿವರಣೆ |
| ವಿಭಜನೆಯ ಹೆಸರು | ವಿಭಜನೆಯ ಹೆಸರನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಪ್ರತಿಯೊಂದು ವಿಭಾಗದ ಹೆಸರು ಅನನ್ಯವಾಗಿರಬೇಕು ಮತ್ತು ಕೇವಲ ಆಲ್ಫಾನ್ಯೂಮರಿಕ್ ಅಕ್ಷರಗಳನ್ನು ಒಳಗೊಂಡಿರಬೇಕು. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಪ್ರತಿ ಪ್ರಾಜೆಕ್ಟ್ ಪರಿಷ್ಕರಣೆಗಾಗಿ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಉನ್ನತ ಮಟ್ಟದ (|) “ರೂಟ್_ಪಾರ್ಟಿಷನ್” ಅನ್ನು ರಚಿಸುತ್ತದೆ. |
| ಕ್ರಮಾನುಗತ ಮಾರ್ಗ | ನೀವು ವಿಭಜನೆಗೆ ನಿಯೋಜಿಸುವ ಘಟಕದ ನಿದರ್ಶನದ ಕ್ರಮಾನುಗತ ಮಾರ್ಗವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ನೀವು ಈ ಮೌಲ್ಯವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಹೊಸ ವಿಭಾಗವನ್ನು ರಚಿಸಿ ಸಂವಾದ ಪೆಟ್ಟಿಗೆ. ಮೂಲ ವಿಭಜನೆಯ ಕ್ರಮಾನುಗತ ಮಾರ್ಗವು |. |
| ಟೈಪ್ ಮಾಡಿ | ಕಂಪೈಲರ್ ವಿಭಾಗವನ್ನು ಹೇಗೆ ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ ಎಂಬುದನ್ನು ನಿಯಂತ್ರಿಸುವ ಕೆಳಗಿನ ವಿಭಾಗಗಳಲ್ಲಿ ಒಂದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ: |
| ಮುಂದುವರೆಯಿತು… | |
| ಆಯ್ಕೆ | ವಿವರಣೆ |
| • ಡೀಫಾಲ್ಟ್- ಪ್ರಮಾಣಿತ ವಿಭಾಗವನ್ನು ಗುರುತಿಸುತ್ತದೆ. ಸಂಯೋಜಕವು ಸಂಯೋಜಿತ ವಿನ್ಯಾಸ ಮೂಲವನ್ನು ಬಳಸಿಕೊಂಡು ವಿಭಾಗವನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುತ್ತದೆ files.
• ಮರುಸಂರಚಿಸಬಹುದು- ಭಾಗಶಃ ಪುನರ್ರಚನೆಯ ಹರಿವಿನಲ್ಲಿ ಮರುಸಂರಚಿಸಬಹುದಾದ ವಿಭಾಗವನ್ನು ಗುರುತಿಸುತ್ತದೆ. ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಮರುಸಂರಚಿಸಬಹುದು ಸಂಶ್ಲೇಷಣೆಯ ಫಲಿತಾಂಶಗಳನ್ನು ಸಂರಕ್ಷಿಸಲು ಟೈಪ್ ಮಾಡಿ, PR ಹರಿವಿನಲ್ಲಿ ವಿಭಾಗವನ್ನು ಮರುಹೊಂದಿಸಲು ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ. • ಕಾಯ್ದಿರಿಸಿದ ಕೋರ್ಸಾಧನದ ಪರಿಧಿಯನ್ನು ಮರುಬಳಕೆ ಮಾಡುವ ಗ್ರಾಹಕರು ಕೋರ್ ಅಭಿವೃದ್ಧಿಗಾಗಿ ಕಾಯ್ದಿರಿಸಿದ ಬ್ಲಾಕ್-ಆಧಾರಿತ ವಿನ್ಯಾಸದ ಹರಿವಿನಲ್ಲಿ ವಿಭಾಗವನ್ನು ಗುರುತಿಸುತ್ತದೆ. |
|
| ಸಂರಕ್ಷಣೆ ಮಟ್ಟ | ವಿಭಜನೆಗಾಗಿ ಕೆಳಗಿನ ಸಂರಕ್ಷಣೆ ಹಂತಗಳಲ್ಲಿ ಒಂದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ:
• ಹೊಂದಿಸಲಾಗಿಲ್ಲ- ಯಾವುದೇ ಸಂರಕ್ಷಣೆ ಮಟ್ಟವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದಿಲ್ಲ. ವಿಭಾಗವು ಮೂಲದಿಂದ ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ files. • ಸಂಶ್ಲೇಷಿತ-ವಿಭಾಗವು ಸಂಶ್ಲೇಷಿತ ಸ್ನ್ಯಾಪ್‌ಶಾಟ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ. • ಅಂತಿಮ-ವಿಭಾಗವು ಅಂತಿಮ ಸ್ನ್ಯಾಪ್‌ಶಾಟ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ. ಜೊತೆಗೆ ಸಂರಕ್ಷಣೆ ಮಟ್ಟ of ಸಂಶ್ಲೇಷಿತ or ಅಂತಿಮ, ಮೂಲ ಕೋಡ್‌ಗೆ ಬದಲಾವಣೆಗಳು ಸಂಶ್ಲೇಷಣೆಯಲ್ಲಿ ಕಂಡುಬರುವುದಿಲ್ಲ. |
| ಖಾಲಿ | ಕಂಪೈಲರ್ ಸ್ಕಿಪ್ ಮಾಡುವ ಖಾಲಿ ವಿಭಾಗವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಈ ಸೆಟ್ಟಿಂಗ್ ಹೊಂದಿಕೆಯಾಗುವುದಿಲ್ಲ ಕಾಯ್ದಿರಿಸಿದ ಕೋರ್ ಮತ್ತು ವಿಭಜನೆ ಡೇಟಾಬೇಸ್ File ಅದೇ ವಿಭಾಗದ ಸೆಟ್ಟಿಂಗ್‌ಗಳು. ದಿ ಸಂರಕ್ಷಣೆ ಮಟ್ಟ ಇರಬೇಕು ಹೊಂದಿಸಲಾಗಿಲ್ಲ. ಖಾಲಿ ವಿಭಾಗವು ಯಾವುದೇ ಚೈಲ್ಡ್ ವಿಭಾಗಗಳನ್ನು ಹೊಂದಿರಬಾರದು. |
| ವಿಭಜನೆ ಡೇಟಾಬೇಸ್ File | ವಿಭಜನಾ ಡೇಟಾಬೇಸ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ File (.qdb) ವಿಭಾಗದ ಸಂಕಲನದ ಸಮಯದಲ್ಲಿ ಕಂಪೈಲರ್ ಬಳಸುತ್ತದೆ. ನೀವು s ಗೆ .qdb ಅನ್ನು ರಫ್ತು ಮಾಡಿtagನೀವು ಮರುಬಳಕೆ ಮಾಡಲು ಬಯಸುವ ಸಂಕಲನದ ಇ (ಸಂಶ್ಲೇಷಿತ ಅಥವಾ ಅಂತಿಮ). ಇನ್ನೊಂದು ಸಂದರ್ಭದಲ್ಲಿ ಆ ಫಲಿತಾಂಶಗಳನ್ನು ಮರುಬಳಕೆ ಮಾಡಲು .qdb ಅನ್ನು ಒಂದು ವಿಭಾಗಕ್ಕೆ ನಿಯೋಜಿಸಿ. |
| ಎಂಟಿಟಿ ರೀ-ಬೈಂಡಿಂಗ್ | • PR ಫ್ಲೋ-ಪ್ರತಿ ಅನುಷ್ಠಾನ ಪರಿಷ್ಕರಣೆಯಲ್ಲಿ ಡೀಫಾಲ್ಟ್ ವ್ಯಕ್ತಿತ್ವವನ್ನು ಬದಲಿಸುವ ಘಟಕವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.
• ರೂಟ್ ವಿಭಜನೆ ಮರುಬಳಕೆಯ ಹರಿವು - ಗ್ರಾಹಕ ಯೋಜನೆಯಲ್ಲಿ ಕಾಯ್ದಿರಿಸಿದ ಕೋರ್ ಲಾಜಿಕ್ ಅನ್ನು ಬದಲಿಸುವ ಘಟಕವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. |
| ಬಣ್ಣ | ಚಿಪ್ ಪ್ಲಾನರ್ ಮತ್ತು ಡಿಸೈನ್ ಪಾರ್ಟಿಶನ್ ಪ್ಲ್ಯಾನರ್ ಡಿಸ್ಪ್ಲೇಗಳಲ್ಲಿ ವಿಭಾಗದ ಬಣ್ಣ-ಕೋಡಿಂಗ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. |
| ಪೋಸ್ಟ್ ಸಿಂಥೆಸಿಸ್ ರಫ್ತು File | ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ .qdb ಗೆ ವಿಭಜನೆಯ ನಂತರದ ಸಂಶ್ಲೇಷಣೆಯ ಫಲಿತಾಂಶಗಳನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಫ್ತು ಮಾಡುತ್ತದೆ, ಪ್ರತಿ ಬಾರಿ ವಿಶ್ಲೇಷಣೆ ಮತ್ತು ಸಂಶ್ಲೇಷಣೆ ರನ್ ಆಗುತ್ತದೆ. ರೂಟ್_ಪಾರ್ಟಿಷನ್ ಸೇರಿದಂತೆ ಸಂರಕ್ಷಿತ ಮೂಲ ವಿಭಾಗವನ್ನು ಹೊಂದಿರದ ಯಾವುದೇ ವಿನ್ಯಾಸ ವಿಭಾಗವನ್ನು ನೀವು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಫ್ತು ಮಾಡಬಹುದು. |
| ಅಂತಿಮ ರಫ್ತು ನಂತರ File | ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ .qdb ಗೆ ವಿಭಾಗಕ್ಕಾಗಿ ಅಂತಿಮ-ನಂತರದ ಸಂಕಲನ ಫಲಿತಾಂಶಗಳನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಫ್ತು ಮಾಡುತ್ತದೆ, ಪ್ರತಿ ಬಾರಿ ಅಂತಿಮ stagಫಿಟ್ಟರ್ ರನ್ಗಳ ಇ. ರೂಟ್_ಪಾರ್ಟಿಷನ್ ಸೇರಿದಂತೆ ಸಂರಕ್ಷಿತ ಮೂಲ ವಿಭಾಗವನ್ನು ಹೊಂದಿರದ ಯಾವುದೇ ವಿನ್ಯಾಸ ವಿಭಾಗವನ್ನು ನೀವು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಫ್ತು ಮಾಡಬಹುದು. |
AN 903 ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ
ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಕೆಳಗಿನ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸವನ್ನು ಹೊಂದಿದೆ:
| ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ | ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ | ಬದಲಾವಣೆಗಳು |
| 2021.02.25 | 19.3 | "ಪುಲ್" ಅನ್ನು "ಟೆನ್ಷನ್" ನೊಂದಿಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ ವಿನ್ಯಾಸ RTL ಅನ್ನು ವಿಶ್ಲೇಷಿಸಿ ಮತ್ತು ಆಪ್ಟಿಮೈಜ್ ಮಾಡಿ ವಿಷಯ. |
| 2020.03.23 | 19.3 | ಕೋಡ್ s ನಲ್ಲಿ ಸಿಂಟ್ಯಾಕ್ಸ್ ದೋಷವನ್ನು ಸರಿಪಡಿಸಲಾಗಿದೆamp"ಲಾಕ್ ಡೌನ್ ಗಡಿಯಾರಗಳು, RAM ಗಳು ಮತ್ತು DSP ಗಳು" ವಿಷಯದಲ್ಲಿ le. |
| 2019.12.03 | 19.3 | • ಮೊದಲ ಸಾರ್ವಜನಿಕ ಬಿಡುಗಡೆ. |
ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು
 |
ಇಂಟೆಲ್ ಎಎನ್ 903 ವೇಗವರ್ಧಕ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ AN 903 ಆಕ್ಸಿಲರೇಟಿಂಗ್ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್, AN 903, ಆಕ್ಸಿಲರೇಟಿಂಗ್ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್, ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ |
