Mailbox-Client Intel® FPGA IP-Versionshinweise
Mailbox-Client Intel® FPGA IP-Versionshinweise
Softwareversionen der Intel® Prime Design Suite bis v19.1. Ab der Intel Quartus Prime Design Suite-Softwareversion 19.2 verfügt Intel FPGA IP über ein neues Versionsschema.
FPGA-IP-Versionen entsprechen dem Intel Quartus®
Die Nummer der Intel FPGA IP-Version (XYZ) kann sich mit jeder Intel Quartus Prime-Softwareversion ändern. Eine Änderung in:
- X zeigt eine größere Überarbeitung des IP an. Wenn Sie die Intel Quartus Prime-Software aktualisieren, müssen Sie die IP neu generieren.
- Y gibt an, dass die IP neue Funktionen enthält. Regenerieren Sie Ihre IP, um diese neuen Funktionen einzubeziehen.
- Z gibt an, dass die IP geringfügige Änderungen enthält. Generieren Sie Ihre IP-Adresse neu, um diese Änderungen einzubeziehen.
Zugehörige Informationen
- Versionshinweise zum Intel Quartus Prime Design Suite-Update
- Einführung in Intel FPGA IP-Cores
- Mailbox Client Intel FPGA IP-Benutzerhandbuch
- Errata für andere IP-Cores in der Wissensdatenbank
1.1. Postfach-Client Intel FPGA IP v20.2.0
Tabelle 1. v20.2.0 2022.09.26
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 22.3 | LibRSU-Unterstützung mit Nios® V-Prozessor zur Verwendung mit dem Secure Device Manager (SDM) hinzugefügt. | — |
1.2. Postfach-Client Intel FPGA IP v20.1.2
Tabelle 2. v20.1.2 2022.03.28
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 22. | Aktualisierte Antwort für den Befehl CONFIG_STATUS, um Informationen zur Konfigurationsuhrquelle einzuschließen. | Ermöglicht die Konfiguration des FPGA, ohne dass zum Zeitpunkt der Konfiguration ein Kachel-Refclk vorhanden ist. |
| Das Interrupt-Statusregister (ISR) und das Interrupt-Aktivierungsregister (IER) wurden verbessert, um Schutz für Befehl/Antwort und Lese-/Schreib-FIF0s hinzuzufügen. | ||
| Der Postfachbefehl REBOOT_HPS wurde entfernt, da dieser Befehl für diese IP nicht verfügbar ist. |
Intel Corporation. Alle Rechte vorbehalten. Intel, das Intel-Logo und andere Intel-Marken sind Marken der Intel Corporation oder ihrer Tochtergesellschaften. Intel garantiert die Leistung seiner FPGA- und Halbleiterprodukte entsprechend den aktuellen Spezifikationen gemäß der Standardgarantie von Intel, behält sich jedoch das Recht vor, jederzeit und ohne Vorankündigung Änderungen an Produkten und Dienstleistungen vorzunehmen. Intel übernimmt keine Verantwortung oder Haftung, die sich aus der Anwendung oder Nutzung der hier beschriebenen Informationen, Produkte oder Dienstleistungen ergibt, es sei denn, Intel hat dem ausdrücklich schriftlich zugestimmt. Kunden von Intel wird empfohlen, die neueste Version der Gerätespezifikationen einzuholen, bevor sie sich auf veröffentlichte Informationen verlassen und bevor sie Bestellungen für Produkte oder Dienstleistungen aufgeben.
*Andere Namen und Marken können Eigentum Dritter sein.
1.3. Postfach-Client Intel FPGA IP v20.1.1
Tabelle 3. v20.1.1 2021.12.13
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 21.4 | • Aktualisierter kryptodienstspezifischer Parametername von HAS_OFFLOAD, um den Kryptodienst zu aktivieren • Ersetzen Sie die Safeclib-Memcpy-Implementierung durch eine generische memcpy im HAL-Treiber. |
— |
1.4. Postfach-Client Intel FPGA IP v20.1.0
Tabelle 4. v20.1.0 2021.10.04
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 21.3 | Parameter HAS_OFFLOAD hinzugefügt, um kryptografische Funktionen zu unterstützen entladen. Diese Funktion ist nur für Intel Agilex™-Geräte verfügbar. |
Wenn die IP festgelegt ist, wird dies aktiviert Krypto-AXI-Initiatorschnittstelle. |
| Die Teilenummer der Versionshinweise wurde von RN-1201 in geändert RN-1259. |
— |
1.5. Postfach-Client Intel FPGA IP v20.0.2
Tabelle 5. v20.0.2 2021.03.29
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 21. | Unterstützung für das Zurücksetzen der Verzögerungsregister von Timer 1 und Timer 2 im Falle einer Intel FPGA IP-Reset-Assertion des Mailbox-Clients hinzugefügt. | Keine Auswirkungen auf die Verwendung der Timer 1- und Timer 2-Register in der Intel Quartus Prime-Softwareversion von 20.2 und 20.4. Sie müssen die neu generieren Mailbox-Client Intel FPGA IP beim Wechsel von Intel Quartus Prime-Softwareversion 20.4 oder früher bis Intel Quartus Prime-Softwareversion 21.1. |
| Unterstützung hinzugefügt, um die Verbindungsfunktion zwischen dem Intel FPGA IP-IRQ-Signal des Mailbox-Clients und dem IRQ-Signal des Nios II-Prozessors zu ermöglichen. | Sie müssen auf die Intel Quartus Prime-Softwareversion 21.1 migrieren und die Intel FPGA-IP des Mailbox-Clients neu generieren, um diese Funktion zu aktivieren. |
1.6. Postfach-Client Intel FPGA IP v20.0.0
Tabelle 6. v20.0.0 2020.04.13
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 20. | Unterstützung für den EOP_TIMEOUT-Interrupt hinzugefügt, der anzeigt, dass der vollständige Befehl das Ende des Pakets nicht enthielt. | Mit diesen Interrupts können Sie die Fehlererkennung für unvollständige Transaktionen durchführen. |
| Unterstützung für den Interrupt BACKPRESSURE_TIMEOUT hinzugefügt, der anzeigt, dass ein Fehler im SDM aufgetreten ist. |
1.7. Postfach-Client Intel FPGA IP v19.3
Tabelle 7. v19.3 2019.09.30
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 19. | Geräteunterstützung für Intel Agilex-Geräte hinzugefügt. | Sie können diese IP jetzt in Intel Agilex-Geräten verwenden. |
| Unterstützung für einen COMMAND_INVALID-Interrupt hinzugefügt, der anzeigt, dass die im Header angegebene Befehlslänge nicht mit dem tatsächlich gesendeten Befehl übereinstimmt. | Mit diesem Interrupt können Sie falsch angegebene Befehle identifizieren. | |
| Der Name dieser IP wurde von Intel FPGA Stratix 10 Mailbox Client in Mailbox Client Intel FPGA IP geändert. | Diese IP unterstützt jetzt sowohl Intel Stratix® 10- als auch Intel Agilex-Geräte. Verwenden Sie den neuen Namen, um dieses P in der Intel Quartus Prime-Software oder auf dem zu finden web. | |
| Neue IP-Versionsstruktur hinzugefügt. | Die IP-Versionsnummer kann sich von einer Intel Quartus Prime-Softwareversion zur anderen ändern. |
1.8. Intel FPGA Stratix 10 Mailbox Client v17.1
Tabelle 8. v17.1 2017.10.30
| Intel Quartus Prime-Version |
Beschreibung | Auswirkungen |
| 17. | Erstveröffentlichung. | — |
1.9. Archiv des Intel FPGA IP-Benutzerhandbuchs für den Mailbox-Client
Die neuesten und früheren Versionen dieses Benutzerhandbuchs finden Sie im Mailbox Client Intel FPGA IP-Benutzerhandbuch. Wenn eine IP- oder Softwareversion nicht aufgeführt ist, gilt das Benutzerhandbuch für die vorherige IP- oder Softwareversion.
Die IP-Versionen sind die gleichen wie die Softwareversionen der Intel Quartus Prime Design Suite bis v19.1. Ab Intel Quartus Prime Design Suite-Softwareversion 19.2 oder höher haben IP-Kerne ein neues IP-Versionierungsschema.
Postfach-Client Intel®
FPGA-IP-Versionshinweise
Feedback senden
Dokumente / Ressourcen
 |
Intel Mailbox Client Intel FPGA IP [pdf] Benutzerhandbuch Postfach-Client Intel FPGA IP, Client Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |