Fronthaul ضغط FPGA IP
دليل المستخدم
Fronthaul ضغط FPGA IP
دليل مستخدم Fronthaul Compression Intel® FPGA IP
تم التحديث من أجل Intel® Quartus® Prime
مجموعة التصميم: 21.4 IP
الإصدار: 1.0.1
حول Fronthaul Compression Intel® FPGA IP
يتكون Fronthaul Compression IP من ضغط وإلغاء ضغط لبيانات U-plane IQ. يحسب محرك الضغط µ-law أو كتلة ضغط النقطة العائمة بناءً على رأس ضغط بيانات المستخدم (udCompHdr). يستخدم IP هذا واجهة تدفق Avalon لبيانات IQ وإشارات القناة والبيانات الوصفية وإشارات النطاق الجانبي وواجهة Avalon المعينة للذاكرة لسجلات التحكم والحالة (CSRs).
خرائط IP لمعدلات الذكاء المضغوطة ومعلمة ضغط بيانات المستخدم (udCompParam) وفقًا لتنسيق إطار الحمولة النافعة للقسم المحدد في مواصفات O-RAN Fronthaul Control و User and Synchronization Plane الإصدار 3.0 أبريل 2020 (O-RAN-WG4.CUS .0-v03.00). يبلغ عرض حوض تدفق Avalon وعرض بيانات واجهة المصدر 128 بت لواجهة التطبيق و 64 بت لواجهة النقل لدعم أقصى نسبة ضغط تبلغ 2: 1.
معلومات ذات صلة
شبكة أو-ران webموقع
1.1 Fronthaul Compression Intel® FPGA IP ميزات
- -قوة وكتلة ضغط وفك ضغط النقطة العائمة
- عرض معدل الذكاء 8 بت إلى 16 بت
- تكوين ثابت وديناميكي لتنسيق U-plane IQ ورأس الضغط
- حزمة متعددة الأقسام (إذا كان التوافق مع O-RAN قيد التشغيل)
1.2 Fronthaul Compression دعم عائلة جهاز Intel® FPGA IP
تقدم Intel مستويات دعم الجهاز التالية لـ Intel FPGA IP:
- دعم متقدم - يتوفر عنوان IP للمحاكاة والتجميع لعائلة هذا الجهاز. برمجة FPGA file (.pof) لا يتوفر الدعم لبرنامج Quartus Prime Pro Stratix 10 Edition Beta وبالتالي لا يمكن ضمان إغلاق توقيت IP. تتضمن نماذج التوقيت تقديرات هندسية أولية للتأخيرات بناءً على معلومات ما بعد التخطيط المبكرة. تخضع نماذج التوقيت للتغيير حيث يعمل اختبار السيليكون على تحسين الارتباط بين السيليكون الفعلي ونماذج التوقيت. يمكنك استخدام IP core هذا لبنية النظام ودراسات استخدام الموارد ، والمحاكاة ، و pinout ، وتقييمات زمن انتقال النظام ، وتقييمات التوقيت الأساسية (موازنة خط الأنابيب) ، وإستراتيجية نقل الإدخال / الإخراج (عرض مسار البيانات ، وعمق الاندفاع ، ومقايضات معايير الإدخال / الإخراج ).
- الدعم الأولي - تتحقق Intel من جوهر IP باستخدام نماذج توقيت أولية لعائلة هذا الجهاز. يلبي نواة IP جميع المتطلبات الوظيفية ، ولكن ربما لا يزال يخضع لتحليل التوقيت لعائلة الجهاز. يمكنك استخدامه في تصميمات الإنتاج بحذر.
- الدعم النهائي - تتحقق Intel من عنوان IP مع نماذج التوقيت النهائية لعائلة الجهاز هذه. يلبي عنوان IP جميع المتطلبات الوظيفية والتوقيتية لعائلة الجهاز. يمكنك استخدامه في تصميمات الإنتاج.
الجدول 1. دعم عائلة جهاز IP للضغط الأمامي
| عائلة الأجهزة | يدعم |
| Intel® Agilex ™ (بلاط إلكتروني) | تمهيدي |
| Intel Agilex (F- بلاط) | يتقدم |
| إنتل آريا®10 | أخير |
| Intel Stratix® 10 (أجهزة H ، وأجهزة البلاط الإلكتروني فقط) | أخير |
| عائلات الجهاز الأخرى | لا يوجد دعم |
الجدول 2. درجات السرعة التي يدعمها الجهاز
| عائلة الأجهزة | درجة سرعة النسيج FPGA |
| إنتل Agilex | 3 |
| إنتل آريا 10 | 2 |
| إنتل ستراتكس 10 | 2 |
1.3 إصدار معلومات لضغط Fronthaul Intel FPGA IP
تتوافق إصدارات Intel FPGA IP مع إصدارات برنامج Intel Quartus® Prime Design Suite حتى الإصدار 19.1. بدءًا من الإصدار 19.2 من برنامج Intel Quartus Prime Design Suite ، يحتوي Intel FPGA IP على نظام إصدار جديد.
يمكن أن يتغير رقم إصدار Intel FPGA IP (XYZ) مع كل إصدار لبرنامج Intel Quartus Prime. تغيير في:
- يشير X إلى مراجعة رئيسية لعنوان IP. إذا قمت بتحديث برنامج Intel Quartus Prime ، فيجب عليك إعادة إنشاء عنوان IP.
- يشير Y إلى أن IP يتضمن ميزات جديدة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه الميزات الجديدة.
- يشير Z إلى أن IP يتضمن تغييرات طفيفة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه التغييرات.
الجدول 3. معلومات إصدار IP لضغط Fronthaul
| غرض | وصف |
| إصدار | 1.0.1 |
| تاريخ الافراج عنه | فبراير 2022 |
| كود ترتيب | IP-FH-COMP |
1.4 أداء ضغط Fronthaul واستخدام الموارد
تستهدف موارد IP جهاز Intel Agilex وجهاز Intel Arria 10 وجهاز Intel Stratix 10
الجدول 4. أداء ضغط Fronthaul واستخدام الموارد
جميع الإدخالات مخصصة للضغط وإلغاء ضغط اتجاه البيانات IP
| جهاز | IP | الصدقات | سجلات المنطق | م20ك | |
| أساسي | ثانوي | ||||
| إنتل Agilex | نقطة عائمة الكتلة | 14,969 | 25,689 | 6,093 | 0 |
| µ- القانون | 22,704 | 39,078 | 7,896 | 0 | |
| نقطة عائمة الكتلة وقانون | 23,739 | 41,447 | 8,722 | 0 | |
| نقطة عائمة الكتلة ، قانون ، وعرض معدل الذكاء الممتد | 23,928 | 41,438 | 8,633 | 0 | |
| إنتل آريا 10 | نقطة عائمة الكتلة | 12,403 | 16,156 | 5,228 | 0 |
| µ- القانون | 18,606 | 23,617 | 5,886 | 0 | |
| نقطة عائمة الكتلة وقانون | 19,538 | 24,650 | 6,140 | 0 | |
| نقطة عائمة الكتلة ، قانون ، وعرض معدل الذكاء الممتد | 19,675 | 24,668 | 6,141 | 0 | |
| إنتل ستراتكس 10 | نقطة عائمة الكتلة | 16,852 | 30,548 | 7,265 | 0 |
| µ- القانون | 24,528 | 44,325 | 8,080 | 0 | |
| نقطة عائمة الكتلة وقانون | 25,690 | 47,357 | 8,858 | 0 | |
| نقطة عائمة الكتلة ، قانون ، وعرض معدل الذكاء الممتد | 25,897 | 47,289 | 8,559 | 0 | |
الشروع في العمل مع Fronthaul Compression Intel FPGA IP
يصف تثبيت ، وتحديد معاملات ، ومحاكاة ، وتهيئة Fronthaul Compression IP.
2.1. الحصول على وتثبيت وترخيص Fronthaul Compression IP
إن Fronthaul Compression IP هو عنوان IP ممتد من Intel FPGA غير مضمن في إصدار Intel Quartus Prime.
- قم بإنشاء حساب My Intel الخاص بي إذا لم يكن لديك حساب.
- قم بتسجيل الدخول للوصول إلى مركز ترخيص الخدمة الذاتية (SSLC).
- قم بشراء Fronthaul Compression IP.
- في صفحة SSLC ، انقر فوق تشغيل لعنوان IP. يوفر SSLC مربع حوار التثبيت لتوجيه تثبيت IP الخاص بك.
- قم بالتثبيت في نفس موقع مجلد Intel Quartus Prime.
الجدول 5. مواقع تثبيت ضغط Fronthaul
| موقع | برمجة | منصة |
| : \ intelFPGA_pro \\ quartus \ ip \ altera_cloud | إصدار Intel Quartus Prime Pro | شبابيك* |
| : / intelFPGA_pro // quartus / ip / altera_cloud | إصدار Intel Quartus Prime Pro | لينكس * |
الشكل 1. هيكل دليل تثبيت IP للضغط الأمامي دليل تثبيت Intel Quartus Prime
يظهر الآن Fronthaul Compression Intel FPGA IP في كتالوج IP.
معلومات ذات صلة
- إنتل FPGA webموقع
- مركز ترخيص الخدمة الذاتية (SSLC)
2.2. معلمة IP لضغط Fronthaul
قم بتكوين تنوع IP المخصص الخاص بك بسرعة في محرر معلمات IP.
- قم بإنشاء مشروع Intel Quartus Prime Pro Edition لدمج نواة IP الخاصة بك فيه.
أ. في إصدار Intel Quartus Prime Pro ، انقر فوق File معالج مشروع جديد لإنشاء مشروع Intel Quartus Prime جديد ، أو File افتح المشروع لفتح مشروع Quartus Prime موجود. يطالبك المعالج بتحديد جهاز.
ب. حدد عائلة الجهاز التي تفي بمتطلبات درجة السرعة لعنوان IP.
ج. انقر فوق "إنهاء". - في كتالوج IP ، حدد Fronthaul Compression Intel FPGA IP. تظهر نافذة New IP Variation.
- حدد اسم المستوى الأعلى لنوع IP المخصص الجديد الخاص بك. يحفظ محرر المعلمات إعدادات تنوع IP في ملف file اسم الشيئ .ip.
- انقر فوق موافق. يظهر محرر المعلمة.
الشكل 2. Fronthaul Compression IP Parameter Editor - حدد معلمات تنوع IP الخاص بك. راجع المعلمات للحصول على معلومات حول معلمات IP المحددة.
- انقر فوق Design Example وحدد معلمات التصميم الخاص بك على سبيل المثالampليه.
الشكل 3. تصميم على سبيل المثالampلو محرر المعلمات - انقر فوق إنشاء HDL. يظهر مربع الحوار "إنشاء".
- حدد الإخراج file خيارات الجيل ، ثم انقر فوق إنشاء. اختلاف IP fileتولد وفقًا لمواصفاتك.
- انقر فوق "إنهاء". يضيف محرر المعلمة المستوى الأعلى .ip file إلى المشروع الحالي تلقائيًا. إذا طُلب منك إضافة ملف .ip يدويًا file إلى المشروع ، انقر فوق إضافة / إزالة المشروع Files في Project لإضافة ملف file.
- بعد إنشاء تنوع IP الخاص بك وإنشاء مثيل له ، قم بإجراء تعيينات دبوس مناسبة لتوصيل المنافذ وتعيين أي معلمات RTL مناسبة لكل مثيل.
2.2.1. معلمات IP لضغط Fronthaul
الجدول 6. معلمات IP لضغط Fronthaul
| اسم | القيم الصالحة |
وصف |
| اتجاه البيانات | TX و RX و TX فقط و RX فقط | حدد TX للضغط ؛ RX لفك الضغط. |
| طريقة الضغط | BFP أو mu-Law أو BFP و mu-Law | حدد كتلة النقطة العائمة أو قانون أو كليهما. |
| عرض البيانات الوصفية | 0 (تعطيل منافذ البيانات الوصفية)، 32، 64، 96، 128 (بت) | حدد عرض البت لناقل البيانات الوصفية (بيانات غير مضغوطة). |
| تمكين عرض IQ الممتد | تشغيل أو إيقاف | قم بتشغيل لـ IqWidth المدعوم من 8 بت إلى 16 بت. قم بإيقاف تشغيل IqWidth المدعوم من 9 و 12 و 14 و 16 بت. |
| متوافق مع O-RAN | تشغيل أو إيقاف | قم بتشغيل لمتابعة تعيين ORAN IP لمنفذ البيانات الوصفية وتأكيد إشارة البيانات الوصفية الصالحة لكل رأس قسم. يدعم IP بيانات تعريف بعرض 128 بت فقط. يدعم IP قسمًا واحدًا وأقسامًا متعددة لكل حزمة. البيانات الوصفية صالحة في كل قسم مع تأكيد صالح للبيانات الوصفية. قم بإيقاف التشغيل بحيث يستخدم IP البيانات الوصفية كإشارات قناة مرور بدون متطلبات تعيين (على سبيل المثال: U-plane numPrb يفترض 0). يدعم IP عرض البيانات الوصفية من 0 (تعطيل منافذ البيانات الوصفية) ، 32 ، 64 ، 96 ، 128 بت. يدعم IP قسمًا واحدًا لكل حزمة. البيانات الوصفية صالحة مرة واحدة فقط عند تأكيد صحة البيانات الوصفية لكل حزمة. |
2.3 IP الذي تم إنشاؤه File بناء
يولد برنامج Intel Quartus Prime Pro Edition مخرجات IP الأساسية التالية file بناء.
الجدول 7. IP المتولدة Files
| File اسم |
وصف |
| <الملكية الفكرية الخاصة بك> .ip | نظام Platform Designer أو تباين IP عالي المستوى file.الملكية الفكرية الخاصة بك> هو الاسم الذي تقدمه لصيغة IP الخاصة بك. |
| <الملكية الفكرية الخاصة بك> .cmp | إعلان مكون VHDL (.cmp) file هو نص file الذي يحتوي على تعريفات محلية عامة ومنافذ يمكنك استخدامها في تصميم VHDL files. |
| <الملكية الفكرية الخاصة بك> html | تقرير يحتوي على معلومات الاتصال ، وخريطة ذاكرة توضح عنوان كل تابع فيما يتعلق بكل رئيسي متصل به ، وتخصيصات المعلمات. |
| <الملكية الفكرية الخاصة بك> _generation.rpt | سجل إنشاء IP أو Platform Designer file. ملخص للرسائل أثناء إنشاء IP. |
| <الملكية الفكرية الخاصة بك> .qgsimc | يسرد معلمات المحاكاة لدعم التجديد المتزايد. |
| <الملكية الفكرية الخاصة بك> .qgsynthc | يسرد معلمات التوليف لدعم التجديد التدريجي. |
| <الملكية الفكرية الخاصة بك> .qip | يحتوي على جميع المعلومات المطلوبة حول مكون IP لدمج وتجميع مكون IP في برنامج Intel Quartus Prime. |
| <الملكية الفكرية الخاصة بك> .sopcinfo | يصف الاتصالات ومعلمات مكونات IP في نظام Platform Designer الخاص بك. يمكنك تحليل محتوياته للحصول على المتطلبات عند تطوير برامج تشغيل لمكونات IP. تستخدم أدوات المصب مثل سلسلة أدوات Nios® II هذا file. ملف .sopcinfo file والنظام file التي تم إنشاؤها لسلسلة أدوات Nios II تتضمن معلومات خريطة العنوان لكل عبد بالنسبة لكل سيد يصل إلى العبد. قد يكون لدى الشرائح الرئيسية المختلفة خريطة عنوان مختلفة للوصول إلى مكون تابع معين. |
| <الملكية الفكرية الخاصة بك> csv | يحتوي على معلومات حول حالة ترقية مكون IP. |
| <الملكية الفكرية الخاصة بك> .bsf | رمز الكتلة File (.bsf) تمثيل تباين IP للاستخدام في مخطط Intel Quartus Prime Block Fileق (.bdf). |
| <الملكية الفكرية الخاصة بك> spd | المدخلات المطلوبة file من أجل ip-make-simscript لإنشاء نصوص محاكاة لمحاكاة المدعومة. spd file يحتوي على قائمة fileتم إنشاؤها للمحاكاة ، إلى جانب معلومات حول الذكريات التي يمكنك تهيئتها. |
| <الملكية الفكرية الخاصة بك> .ppf | مخطط الدبوس File (.ppf) يخزن المنافذ وتخصيصات العقدة لمكونات IP التي تم إنشاؤها للاستخدام مع Pin Planner. |
| <الملكية الفكرية الخاصة بك> _bb.v | يمكنك استخدام صندوق Verilog الأسود (_bb.v) file كإعلان وحدة فارغة لاستخدامه كصندوق أسود. |
| <الملكية الفكرية الخاصة بك> _inst.v أو _inst.vhd | HDL السابقampقالب إنشاء مثيل. يمكنك نسخ ولصق محتويات هذا file في HDL الخاص بك file لإنشاء مثيل لتغير IP. |
| <الملكية الفكرية الخاصة بك> .v أوالملكية الفكرية الخاصة بك> .vhd | البروتين الدهني مرتفع الكثافة fileالتي تقوم بإنشاء مثيل لكل وحدة فرعية أو نواة IP فرعية للتوليف أو المحاكاة. |
| مرشد/ | يحتوي على برنامج نصي ModelSim * msim_setup.tcl لإعداد وتشغيل محاكاة. |
| سينوبسيس / vcs / سينوبسيس / vcsmx / | يحتوي على برنامج نصي shell vcs_setup.sh لإعداد وتشغيل محاكاة VCS *. يحتوي على برنامج شل vcsmx_setup.sh و synopsys_ sim.setup file لإعداد وتشغيل محاكاة VCS MX *. |
| إيقاع/ | يحتوي على برنامج نصي للقذيفة ncsim_setup.sh وإعدادات أخرى files لإعداد وتشغيل محاكاة NCSIM *. |
| الديك / | يحتوي على برنامج شل النصي rivierapro_setup.sh لإعداد وتشغيل محاكاة Aldec *. |
| xcelium / | يحتوي على برنامج شل النصي xcelium_setup.sh وإعدادات أخرى files لإعداد وتشغيل محاكاة Xcelium *. |
| الوحدات الفرعية / | يحتوي على HDL files للوحدات الفرعية الأساسية IP. |
| <النوى IP التابعة>/ | لكل دليل أساسي تابع لعنوان IP فرعي ، يقوم مصمم النظام الأساسي بإنشاء الدلائل التجميعية / و sim / الفرعية. |
Fronthaul Compression IP الوصف الوظيفي
الشكل 4. إن ضغط Fronthaul IP يتألف من الضغط وفك الضغط. Fronthaul ضغط مخطط كتلة IP
الضغط وفك الضغط
تولد كتلة إزاحة البتات القائمة على الكتلة والمعالجة المسبقة التحولات المثلى للبتات لكتلة مورد مكونة من 12 عنصر مورد (REs). تعمل الكتلة على تقليل ضوضاء التكميم ، خاصة بالنسبة للamplitude قampليه. وبالتالي ، فإنه يقلل من حجم متجه الخطأ (EVM) الذي يقدمه الضغط. تعد خوارزمية الضغط مستقلة تقريبًا عن قيمة الطاقة. بافتراض المدخلات المعقدة samples هي x = x1 + jxQ ، القيمة القصوى المطلقة للمكونات الحقيقية والخيالية لكتلة المورد هي:
بوجود القيمة القصوى المطلقة لكتلة المورد ، تحدد المعادلة التالية قيمة الإزاحة لليسار المعينة لكتلة المورد:
حيث يكون bitWidth هو عرض بت الإدخال.
يدعم IP نسب الضغط 8 ، 9 ، 10 ، 11 ، 12 ، 13 ، 14 ، 15 ، 16.
ضغط Mu-Law وإلغاء الضغط
تستخدم الخوارزمية تقنية Mu-law companding ، والتي يستخدمها ضغط الكلام على نطاق واسع. تقوم هذه التقنية بتمرير إشارة الإدخال غير المضغوطة ، x ، من خلال ضاغط مع الوظيفة ، f (x) ، قبل التقريب واقتطاع البتات. تقوم التقنية بإرسال بيانات مضغوطة ، y ، عبر الواجهة. تمر البيانات المستلمة من خلال وظيفة توسيع (وهي عكس الضاغط ، F-1 (y). تعيد التقنية إنتاج البيانات غير المضغوطة بأقل خطأ تكميم.
المعادلة 1. وظائف الضاغط ومزيل الضغط
تتبع خوارزمية ضغط Mu-law IQ مواصفات O-RAN.
معلومات ذات صلة
شبكة أو-ران webموقع
3.1. فرونتهول ضغط إشارات IP
قم بتوصيل IP والتحكم فيه.
الساعة وإعادة ضبط إشارات الواجهة =
الجدول 8. الساعة وإعادة ضبط إشارات الواجهة
| اسم الإشارة | عرض البت | اتجاه |
وصف |
| tx_clk | 1 | مدخل | ساعة جهاز الإرسال. تردد الساعة هو 390.625 ميجاهرتز لـ 25 جيجابت في الثانية و 156.25 ميجاهرتز لـ 10 جيجابت في الثانية. جميع إشارات واجهة جهاز الإرسال متزامنة مع هذه الساعة. |
| rx_clk | 1 | مدخل | ساعة الاستقبال. تردد الساعة هو 390.625 ميجاهرتز لـ 25 جيجابت في الثانية و 156.25 ميجاهرتز لـ 10 جيجابت في الثانية. جميع إشارات واجهة جهاز الاستقبال متزامنة مع هذه الساعة. |
| csr_clk | 1 | مدخل | ساعة لواجهة CSR. تردد الساعة 100 ميجا هرتز. |
| tx_rst_n | 1 | مدخل | إعادة ضبط منخفضة نشطة لواجهة جهاز الإرسال المتزامنة مع tx_clk. |
| rx_rst_n | 1 | مدخل | إعادة ضبط منخفضة نشطة لواجهة جهاز الاستقبال متزامنة مع rx_clk. |
| csr_rst_n | 1 | مدخل | إعادة ضبط منخفضة نشطة لواجهة CSR متزامنة مع csr_clk. |
نقل إشارات واجهة النقل
الجدول 9. إرسال إشارات واجهة النقل
جميع أنواع الإشارات عدد صحيح بدون إشارة.
|
اسم الإشارة |
عرض البت | اتجاه |
وصف |
| tx_avst_source_valid | 1 | الناتج | عند التأكيد ، يشير إلى أن البيانات الصالحة متاحة في avst_source_data. |
| tx_avst_source_data | 64 | الناتج | حقول PRB بما في ذلك udCompParam و iSampلو و qSampجنيه. يتم ربط حقول PRB للقسم التالي بحقل PRB السابق. |
| tx_avst_source_startofpacket | 1 | الناتج | يشير إلى البايت الأول من الإطار. |
| tx_avst_source_endofpacket | 1 | الناتج | يشير إلى البايت الأخير من الإطار. |
| tx_avst_source_ready | 1 | مدخل | عند التأكيد ، يشير إلى أن طبقة النقل جاهزة لقبول البيانات. readyLatency = 0 لهذه الواجهة. |
| tx_avst_source_empty | 3 | الناتج | يحدد عدد البايتات الفارغة في avst_source_data عند تأكيد avst_source_endofpacket. |
| tx_udcomphdr_o | 8 | الناتج | حقل رأس ضغط بيانات المستخدم. متزامن مع tx_avst_source_valid. يحدد طريقة الضغط وعرض معدل الذكاء لبيانات المستخدم في قسم البيانات. • [7: 4]: udIqWidth • 16 لـ udIqWidth = 0 ، وبخلاف ذلك يساوي udIqWidth e ، g ،: - 0000b يعني أن عرض كل من I و Q هو 16 بت ؛ - يعني 0001b عرض كل من I و Q 1 بت ؛ - يعني 1111b أن عرض كل من I و Q هو 15 بتًا • [3: 0]: udCompMeth - 0000b - بدون ضغط - 0001b - نقطة عائمة الكتلة - 0011 ب - قانون µ - أخرى - محجوزة للطرق المستقبلية. |
| tx_metadata_o | بيانات التعريف_WIDTH | الناتج | تمر إشارات القناة ولا يتم ضغطها. متزامن مع tx_avst_source_valid. عرض البت القابل للتكوين METADATA_WIDTH. عندما تقوم بتشغيل متوافق مع O-RAN، الرجوع إلى الجدول 13 في الصفحة 17. عندما تقوم بإيقاف التشغيل متوافق مع O-RAN، هذه الإشارة صالحة فقط عندما تكون tx_avst_source_startofpacket 1. ليس لدى tx_metadata_o إشارة صالحة ويستخدم tx_avst_source_valid للإشارة إلى دورة صالحة. غير متاح عند التحديد 0 تعطيل منافذ البيانات الوصفية ل عرض البيانات الوصفية. |
تلقي إشارات واجهة النقل
الجدول 10. تلقي إشارات واجهة النقل
لا يوجد ضغط عكسي في هذه الواجهة. لا يعد تدفق أفالون للإشارة الفارغة ضروريًا في هذه الواجهة لأنه دائمًا ما يكون صفرًا.
| اسم الإشارة | عرض البت | اتجاه |
وصف |
| rx_avst_sink_valid | 1 | مدخل | عند التأكيد ، يشير إلى أن البيانات الصالحة متاحة على avst_sink_data. لا توجد إشارة avst_sink_ready في هذه الواجهة. |
| rx_avst_sink_data | 64 | مدخل | حقول PRB بما في ذلك udCompParam و iSampلو و qSampجنيه. يتم ربط حقول PRB للقسم التالي بحقل PRB السابق. |
| rx_avst_sink_startofpacket | 1 | مدخل | يشير إلى البايت الأول من الإطار. |
| rx_avst_sink_endofpacket | 1 | مدخل | يشير إلى البايت الأخير من الإطار. |
| rx_avst_sink_error | 1 | مدخل | عند التأكيد في نفس الدورة مثل avst_sink_endofpacket ، يشير إلى أن الحزمة الحالية عبارة عن حزمة خطأ |
| rx_udcomphdr_i | 8 | مدخل | حقل رأس ضغط بيانات المستخدم. متزامن مع rx_metadata_valid_i. يحدد طريقة الضغط وعرض بت IQ لبيانات المستخدم في قسم البيانات. • [7: 4]: udIqWidth • 16 لعرض udIqWidth = 0 ، وبخلاف ذلك يساوي udIqWidth. على سبيل المثال - 0000b يعني أن عرض كل من I و Q هو 16 بت ؛ - يعني 0001b عرض كل من I و Q 1 بت ؛ - يعني 1111b أن عرض كل من I و Q هو 15 بتًا • [3: 0]: udCompMeth - 0000b - بدون ضغط - 0001b - بلوك النقطة العائمة - 0011 ب - قانون µ - أخرى - محجوزة للطرق المستقبلية. |
| rx_metadata_i | بيانات التعريف_WIDTH | مدخل | قناة غير مضغوطة إشارات المرور. تكون إشارات rx_metadata_i صالحة عند تأكيد rx_metadata_valid_i ومتزامنة مع rx_avst_sink_valid. عرض البت القابل للتكوين METADATA_WIDTH. عندما تقوم بتشغيل متوافق مع O-RAN، الرجوع إلى طاولة 15 في الصفحة 18. عندما تقوم بإيقاف متوافق مع O-RAN، تكون إشارة rx_metadata_i هذه صالحة فقط عندما تكون كل من rx_metadata_valid_i و rx_avst_sink_startofpacket تساوي 1. غير متاحة عند التحديد 0 تعطيل منافذ البيانات الوصفية ل عرض البيانات الوصفية. |
| rx_metadata_valid_i | 1 | مدخل | يشير إلى أن الرؤوس (rx_udcomphdr_i و rx_metadata_i) صالحة. متزامن مع rx_avst_sink_valid. إشارة إلزامية. للتوافق مع O-RAN مع الإصدارات السابقة ، تأكد من rx_metadata_valid_i إذا كان IP يحتوي على رأس مشترك صالح IEs وقسم IEs متكرر. عند توفير حقول كتلة الموارد المادية (PRB) الجديدة للقسم في rx_avst_sink_data ، قم بتوفير قسم IEs جديد في مدخلات rx_metadata_i مع rx_metadata_valid_i. |
إرسال إشارات واجهة التطبيق
الجدول 11. إرسال إشارات واجهة التطبيق
|
اسم الإشارة |
عرض البت | اتجاه |
وصف |
| tx_avst_sink_valid | 1 | مدخل | عند التأكيد ، يشير إلى توفر حقول PRB الصالحة في هذه الواجهة. عند التشغيل في وضع التدفق ، تأكد من عدم وجود تفويض صالح للإشارة بين بداية الحزمة ونهاية الحزمة. الاستثناء الوحيد هو عندما يتم إلغاء تأكيد الإشارة الجاهزة. |
| tx_avst_sink_data | 128 | مدخل | البيانات من طبقة التطبيق بترتيب بايت الشبكة. |
| tx_avst_sink_startofpacket | 1 | مدخل | أشر إلى أول بايت PRB للحزمة |
| tx_avst_sink_endofpacket | 1 | مدخل | أشر إلى آخر بايت PRB من الحزمة |
| tx_avst_sink_ready | 1 | الناتج | عند التأكيد ، يشير إلى أن O-RAN IP جاهز لقبول البيانات من واجهة التطبيق. readyLatency = 0 لهذه الواجهة |
| tx_udcomphdr_i | 8 | مدخل | حقل رأس ضغط بيانات المستخدم. متزامن مع tx_avst_sink_valid. يحدد طريقة الضغط وعرض بت IQ لبيانات المستخدم في قسم البيانات. • [7: 4]: udIqWidth • 16 لعرض udIqWidth = 0 ، وبخلاف ذلك يساوي udIqWidth. على سبيل المثال - 0000b يعني أن عرض كل من I و Q هو 16 بت ؛ - يعني 0001b عرض كل من I و Q 1 بت ؛ - يعني 1111b أن عرض كل من I و Q هو 15 بتًا • [3: 0]: udCompMeth - 0000b - بدون ضغط - 0001b - نقطة عائمة الكتلة - 0011 ب - قانون µ - أخرى - محجوزة للطرق المستقبلية. |
| tx_metadata_i | بيانات التعريف_WIDTH | مدخل | تمر إشارات القناة ولا يتم ضغطها. متزامن مع tx_avst_sink_valid. عرض البت القابل للتكوين METADATA_WIDTH. عندما تقوم بتشغيل متوافق مع O-RAN، الرجوع إلى طاولة 13 في الصفحة 17. عندما تقوم بإيقاف متوافق مع O-RAN، هذه الإشارة صالحة فقط عندما تساوي tx_avst_sink_startofpacket 1. ليس لدى tx_metadata_i إشارة واستخدامات صالحة tx_avst_sink_valid للإشارة إلى دورة صالحة. غير متاح عند التحديد 0 تعطيل منافذ البيانات الوصفية ل عرض البيانات الوصفية. |
تلقي إشارات واجهة التطبيق
الجدول 12. تلقي إشارات واجهة التطبيق
|
اسم الإشارة |
عرض البت | اتجاه |
وصف |
| rx_avst_source_valid | 1 | الناتج | عند التأكيد ، يشير إلى توفر حقول PRB الصالحة في هذه الواجهة. لا توجد إشارة avst_source_ready في هذه الواجهة. |
| rx_avst_source_data | 128 | الناتج | البيانات إلى طبقة التطبيق بترتيب بايت الشبكة. |
| rx_avst_source_startofpacket | 1 | الناتج | يشير إلى أول بايت PRB للحزمة |
| rx_avst_source_endofpacket | 1 | الناتج | يشير إلى آخر بايت PRB من الحزمة |
| rx_avst_source_error | 1 | الناتج | يشير إلى أن الحزم تحتوي على خطأ |
| rx_udcomphdr_o | 8 | الناتج | حقل رأس ضغط بيانات المستخدم. متزامن مع rx_avst_source_valid. يحدد طريقة الضغط وعرض بت IQ لبيانات المستخدم في قسم البيانات. • [7: 4]: udIqWidth • 16 لعرض udIqWidth = 0 ، وبخلاف ذلك يساوي udIqWidth. على سبيل المثال - 0000b يعني أن عرض كل من I و Q هو 16 بت ؛ - يعني 0001b عرض كل من I و Q 1 بت ؛ - يعني 1111b أن عرض كل من I و Q هو 15 بتًا • [3: 0]: udCompMeth - 0000b - بدون ضغط - 0001b - النقطة العائمة للكتلة (BFP) - 0011 ب - قانون µ - أخرى - محجوزة للطرق المستقبلية. |
| rx_metadata_o | بيانات التعريف_WIDTH | الناتج | قناة غير مضغوطة إشارات المرور. تكون إشارات rx_metadata_o صالحة عند تأكيد rx_metadata_valid_o ومتزامنة مع rx_avst_source_valid. عرض البت القابل للتكوين METADATA_WIDTH. عندما تقوم بتشغيل متوافق مع O-RAN، الرجوع إلى الجدول 14 في الصفحة 18. عندما تقوم بإيقاف متوافق مع O-RAN، rx_metadata_o صالح فقط عندما تكون rx_metadata_valid_o تساوي 1. غير متاح عند التحديد 0 تعطيل منافذ البيانات الوصفية ل عرض البيانات الوصفية. |
| rx_metadata_valid_o | 1 | الناتج | يشير إلى أن الرؤوس (rx_udcomphdr_o و rx_metadata_o) صالحة. يتم تأكيد rx_metadata_valid_o عندما يكون rx_metadata_o صالحًا ومتزامنًا مع rx_avst_source_valid. |
تعيين البيانات الوصفية للتوافق مع الإصدارات السابقة لـ O-RAN
الجدول 13. tx_metadata_i مدخل 128 بت
|
اسم الإشارة |
عرض البت | اتجاه | وصف |
تعيين البيانات الوصفية |
| محجوز | 16 | مدخل | محجوز. | tx_metadata_i [127: 112] |
| tx_u_size | 16 | مدخل | حجم حزمة المستوى U بالبايت لوضع التدفق. | tx_metadata_i [111: 96] |
| tx_u_seq_id | 16 | مدخل | SeqID للحزمة ، المستخرجة من رأس نقل eCPRI. | tx_metadata_i [95: 80] |
| tx_u_pc_id | 16 | مدخل | PCID لنقل eCPRI و RoEflowId لنقل الراديو عبر الإيثرنت (RoE). |
tx_metadata_i [79: 64] |
| محجوز | 4 | مدخل | محجوز. | tx_metadata_i [63: 60] |
| الاتجاه | 1 | مدخل | اتجاه بيانات gNB. نطاق القيمة: {0b = Rx (أي تحميل) ، 1b = Tx (أي تنزيل)} |
tx_metadata_i [59] |
| فهرس tx_u_filter | 4 | مدخل | يحدد فهرسًا لمرشح القناة ليتم استخدامه بين بيانات معدل الذكاء والواجهة الهوائية. نطاق القيمة: {0000b-1111b} |
tx_metadata_i [58: 55] |
| tx_u_frameId | 8 | مدخل | عداد لإطارات 10 مللي ثانية (فترة التفاف 2.56 ثانية) ، وتحديداً frameId = frame number modulo 256. نطاق القيمة: {0000 0000b-1111 1111b} |
tx_metadata_i [54: 47] |
| tx_u_subframeId | 4 | مدخل | عداد من أجل أرتال فرعية تبلغ 1 مللي ثانية في إطار 10 مللي ثانية. نطاق القيمة: {0000b-1111b} | tx_metadata_i [46: 43] |
| tx_u_slotID | 6 | مدخل | هذه المعلمة هي رقم الفتحة في إطار فرعي 1 مللي ثانية. تحسب هذه المعلمة جميع الفواصل الزمنية في إطار فرعي واحد. نطاق القيمة: {00 0000b-00 1111b = slotID، 01 0000b-11 1111b = محفوظة} |
tx_metadata_i [42: 37] |
| tx_u_symbolid | 6 | مدخل | يحدد رقم الرمز داخل الفتحة. نطاق القيمة: {00 0000b-11 1111b} | tx_metadata_i [36: 31] |
| tx_u_sectionId | 12 | مدخل | يقوم معرف القسم بتعيين أقسام بيانات المستوى U إلى رسالة المستوى C المقابلة (ونوع القسم) المرتبطة بالبيانات. نطاق القيمة: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i [30: 19] |
| tx_u_rb | 1 | مدخل | مؤشر كتلة الموارد. وضح ما إذا كان يتم استخدام كل كتلة موارد أو يتم استخدام كل كتلة موارد أخرى. نطاق القيمة: {0 ب = كل كتلة موارد مستخدمة ؛ 1 ب = استخدام كل كتلة موارد أخرى} |
tx_metadata_i [18] |
| tx_u_startPrb | 10 | مدخل | البداية PRB لقسم بيانات مستوى المستخدم. نطاق القيمة: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i [17: 8] |
| tx_u_numPrb | 8 | مدخل | حدد PRBs حيث يكون قسم بيانات مستوى المستخدم صالحًا. | tx_metadata_i [7: 0] |
| نطاق القيمة: {0000 0001b-1111 1111b ، 0000 0000b = جميع PRBs في تباعد الموجة الحاملة الفرعية (SCS) وعرض النطاق الترددي للحامل} | ||||
| tx_u_udCompHdr | 8 | مدخل | حدد طريقة الضغط وعرض معدل الذكاء لبيانات المستخدم في قسم البيانات. نطاق القيمة: {0000 0000b-1111 1111b} | غير متاح (tx_udcomphdr_i) |
الجدول 14. rx_metadata_valid_i / o
|
اسم الإشارة |
عرض البت | اتجاه | وصف |
تعيين البيانات الوصفية |
| rx_sec_hdr_valid | 1 | الناتج | عندما تكون rx_sec_hdr_valid هي 1 ، تكون حقول بيانات قسم المستوى U صالحة. تعتبر IEs الرأسية الشائعة صالحة عند تأكيد rx_sec_hdr_valid ، ومتزامنة مع avst_sink_u_startofpacket و avst_sink_u_valid. القسم المكرر IEs صالح عند تأكيد rx_sec_hdr_valid ، متزامن مع avst_sink_u_valid. عند توفير حقول PRB للقسم الجديد في avst_sink_u_data ، قم بتوفير قسم جديد IEs مع تأكيد rx_sec_hdr_valid. |
rx_metadata_valid_o |
الجدول 15. rx_metadata_o خرج 128 بت
| اسم الإشارة | عرض البت | اتجاه | وصف |
تعيين البيانات الوصفية |
| محجوز | 32 | الناتج | محجوز. | rx_metadata_o [127: 96] |
| rx_u_seq_id | 16 | الناتج | SeqID للحزمة ، المستخرجة من رأس نقل eCPRI. | rx_metadata_o [95: 80] |
| rx_u_pc_id | 16 | الناتج | PCID لنقل eCPRI و RoEflowId لنقل RoE | rx_metadata_o [79: 64] |
| محجوز | 4 | الناتج | محجوز. | rx_metadata_o [63: 60] |
| rx_u_data الاتجاه | 1 | الناتج | اتجاه بيانات gNB. نطاق القيمة: {0b = Rx (أي تحميل) ، 1b = Tx (أي تنزيل)} | rx_metadata_o [59] |
| rx_u_filter فهرس | 4 | الناتج | يحدد فهرسًا لمرشح القناة لاستخدامه بين بيانات معدل الذكاء والواجهة الهوائية. نطاق القيمة: {0000b-1111b} |
rx_metadata_o [58: 55] |
| rx_u_frameId | 8 | الناتج | عداد لإطارات 10 مللي ثانية (فترة التفاف 2.56 ثانية) ، على وجه التحديد frameId = وحدة رقم الإطار 256. نطاق القيمة: {0000 0000b-1111 1111b} | rx_metadata_o [54: 47] |
| rx_u_subframeId | 4 | الناتج | عداد للإطارات الفرعية 1 مللي ثانية في إطار 10 مللي ثانية. نطاق القيمة: {0000b-1111b} | rx_metadata_o [46: 43] |
| rx_u_slotID | 6 | الناتج | رقم الفتحة داخل إطار فرعي 1 مللي ثانية. تحسب هذه المعلمة جميع الفواصل الزمنية في إطار فرعي واحد. نطاق القيمة: {00 0000b-00 1111b = slotID، 01 0000b-111111b = محفوظة} | rx_metadata_o [42: 37] |
| rx_u_symbolid | 6 | الناتج | يحدد رقم الرمز داخل الفتحة. نطاق القيمة: {00 0000b-11 1111b} |
rx_metadata_o [36: 31] |
| rx_u_sectionId | 12 | الناتج | يقوم معرف القسم بتعيين أقسام بيانات المستوى U إلى رسالة المستوى C المقابلة (ونوع القسم) المرتبطة بالبيانات. نطاق القيمة: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o [30: 19] |
| rx_u_rb | 1 | الناتج | مؤشر كتلة الموارد. يشير إلى ما إذا كان يتم استخدام كل كتلة موارد أو يتم استخدام كل مورد آخر. نطاق القيمة: {0 ب = كل كتلة موارد مستخدمة ؛ 1 ب = استخدام كل كتلة موارد أخرى} |
rx_metadata_o [18] |
| rx_u_start | 10 | الناتج | البداية PRB لقسم بيانات مستوى المستخدم. نطاق القيمة: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o [17: 8] |
| rx_u_numPrb | 8 | الناتج | يحدد PRBs حيث يكون قسم بيانات مستوى المستخدم صالحًا. نطاق القيمة: {0000 0001b-1111 1111b ، 0000 0000b = جميع PRBs في SCS وعرض النطاق الترددي الناقل} |
rx_metadata_o [7: 0] |
| rx_u_udCompHdr | 8 | الناتج | يحدد طريقة الضغط وعرض معدل الذكاء لبيانات المستخدم في قسم البيانات. نطاق القيمة: {0000 0000b-1111 1111b} |
غير متاح (rx_udcomphdr_o) |
إشارات واجهة المسؤولية الاجتماعية للشركات
الجدول 16. إشارات واجهة المسؤولية الاجتماعية للشركات
| اسم الإشارة | عرض البت | اتجاه |
وصف |
| csr_address | 16 | مدخل | تكوين عنوان تسجيل. |
| csr_write | 1 | مدخل | تكوين الكتابة سجل التكوين تمكين. |
| csr_writedata | 32 | مدخل | تكوين تسجيل كتابة البيانات. |
| csr_readdata | 32 | الناتج | سجل التكوين قراءة البيانات. |
| csr_read | 1 | مدخل | سجل التكوين قراءة تمكين. |
| csr_readdatavalid | 1 | الناتج | سجل التكوين قراءة البيانات صالحة. |
| طلب csr_waitrequest | 1 | الناتج | طلب انتظار تسجيل التكوين. |
Fronthaul ضغط سجلات IP
التحكم في وظائف ضغط الواجهة الأمامية ومراقبتها من خلال واجهة التحكم والحالة.
الجدول 17. تسجيل الخريطة
| CSR_ADDRESS (إزاحة الكلمات) | اسم التسجيل |
| 0×0 | وضع الضغط |
| 0×1 | tx_error |
| 0×2 | rx_error |
الجدول 18. تسجيل compression_mode
| عرض البت | وصف | وصول |
قيمة إعادة تعيين HW |
| 31:9 | محجوز | RO | 0×0 |
| 8:8 | الوضع الوظيفي: • 1'b0 هو وضع ضغط ثابت • 1'b1 هو وضع ضغط ديناميكي |
RW | 0×0 |
| 7:0 | رأس ضغط بيانات المستخدم الثابت: • 7: 4 هو عرض udIqWidth - 4'b0000 هي 16 بت - 4'b1111 هي 15 بت -: - 4'b0001 هي 1 بت • 3: 0 هي udCompMeth - 4'b0000 لا يوجد ضغط - 4'b0001 هو كتلة النقطة العائمة - 4'b0011 هي قانون µ • محجوزة أخرى |
RW | 0×0 |
الجدول 19. سجل خطأ TX
| عرض البت | وصف | وصول |
قيمة إعادة تعيين HW |
| 31:2 | محجوز | RO | 0×0 |
| 1:1 | IqWidth غير صالح. يقوم IP بتعيين Iqwidth إلى 0 (Iqwidth 16 بت) إذا اكتشف Iqwidth غير صالح أو غير مدعوم. | RW1C | 0×0 |
| 0:0 | طريقة ضغط غير صالحة. IP يسقط الحزمة. | RW1C | 0×0 |
الجدول 20. سجل أخطاء rx
| عرض البت | وصف | وصول |
قيمة إعادة تعيين HW |
| 31:8 | محجوز | RO | 0×0 |
| 1:1 | IqWidth غير صالح. IP يسقط الحزمة. | RW1C | 0×0 |
| 0:0 | طريقة ضغط غير صالحة. يعيّن IP طريقة الضغط على طريقة الضغط الافتراضية المدعومة التالية: • تم تمكين النقطة العائمة للكتل فقط: الافتراضي إلى النقطة العائمة للكتلة. • تمكين μ-law فقط: افتراضي إلى μ-law. • تمكين كلاً من النقطة العائمة للكتلة و μ-law: الافتراضي إلى النقطة العائمة للكتلة. |
RW1C | 0×0 |
Fronthaul Compression أرشيف دليل مستخدم Intel FPGA IPs
للحصول على أحدث الإصدارات السابقة من هذا المستند ، ارجع إلى: دليل مستخدم Fronthaul Compression Intel FPGA IP. إذا لم يكن عنوان IP أو إصدار البرنامج مدرجًا ، فسيتم تطبيق دليل المستخدم الخاص بعنوان IP السابق أو إصدار البرنامج.
تاريخ مراجعة المستند لضغط Fronthaul دليل مستخدم Intel FPGA IP
|
نسخة الوثيقة |
إصدار Intel Quartus Prime | إصدار IP |
التغييرات |
| 2022.08.08 | 21.4 | 1.0.1 | عرض البيانات الأولية المصحح من 0 إلى 0 (تعطيل منافذ البيانات الوصفية). |
| 2022.03.22 | 21.4 | 1.0.1 | • أوصاف إشارة متبادلة: - tx_avst_sink_data و tx_avst_source_data - rx_avst_sink_data و rx_avst_source_data • مضاف درجات السرعة المدعومة من الجهاز طاولة • مضاف الأداء واستخدام الموارد |
| 2021.12.07 | 21.3 | 1.0.0 | كود الطلب المحدث. |
| 2021.11.23 | 21.3 | 1.0.0 | الإصدار الأولي. |
شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات. * قد تكون الأسماء والعلامات التجارية الأخرى مملوكة لآخرين.
نسخة على الانترنت
إرسال التعليقات
المعرف: 709301
يو جي-20346
الإصدار: 2022.08.08
تم تسجيل ISO 9001: 2015
المستندات / الموارد
 |
انتل فرونتهول ضغط FPGA IP [بي دي اف] دليل المستخدم Fronthaul Compression FPGA IP ، Fronthaul ، ضغط FPGA IP ، FPGA IP |
 |
انتل فرونتهول ضغط FPGA IP [بي دي اف] دليل المستخدم UG-20346 ، 709301 ، ضغط Fronthaul FPGA IP ، Fronthaul FPGA IP ، ضغط FPGA IP ، FPGA IP |
