فرونتھول کمپریشن ایف پی جی اے آئی پی
یوزر گائیڈ
فرونتھول کمپریشن ایف پی جی اے آئی پی
فرونتھول کمپریشن Intel® FPGA IP صارف گائیڈ
Intel® Quartus® Prime کے لیے اپ ڈیٹ کیا گیا۔
ڈیزائن سویٹ: 21.4 آئی پی
ورژن: 1.0.1
Fronthaul Compression Intel® FPGA IP کے بارے میں
فرونتھول کمپریشن آئی پی U-Plan IQ ڈیٹا کے لیے کمپریشن اور ڈیکمپریشن پر مشتمل ہوتا ہے۔ کمپریشن انجن صارف کے ڈیٹا کمپریشن ہیڈر (udCompHdr) کی بنیاد پر µ-law یا بلاک فلوٹنگ پوائنٹ کمپریشن کی گنتی کرتا ہے۔ یہ IP IQ ڈیٹا، کنڈیوٹ سگنلز، اور میٹا ڈیٹا اور سائیڈ بینڈ سگنلز کے لیے Avalon سٹریمنگ انٹرفیس اور کنٹرول اور اسٹیٹس رجسٹر (CSRs) کے لیے Avalon میموری میپڈ انٹرفیس استعمال کرتا ہے۔
IP نقشے کمپریسڈ IQs اور صارف کا ڈیٹا کمپریشن پیرامیٹر (udCompParam) O-RAN تفصیلات O-RAN فرونتھول کنٹرول، صارف اور مطابقت پذیری پلین ورژن 3.0 اپریل 2020 (O-RAN-WG4.CUS) میں بیان کردہ سیکشن پے لوڈ فریم فارمیٹ کے مطابق .0-v03.00)۔ Avalon سٹریمنگ سنک اور سورس انٹرفیس ڈیٹا کی چوڑائی ایپلی کیشن انٹرفیس کے لیے 128 بٹس اور ٹرانسپورٹ انٹرفیس کے لیے 64 بٹس ہیں جو 2:1 کے زیادہ سے زیادہ کمپریسائن تناسب کو سپورٹ کرتی ہیں۔
متعلقہ معلومات
O-RAN webسائٹ
1.1 فرونتھول کمپریشن Intel® FPGA IP خصوصیات
- قانون اور بلاک فلوٹنگ پوائنٹ کمپریشن اور ڈیکمپریشن
- IQ چوڑائی 8 بٹ سے 16 بٹ
- U-plane IQ فارمیٹ اور کمپریشن ہیڈر کی جامد اور متحرک ترتیب
- ملٹی سیکشن پیکٹ (اگر O-RAN کمپلائنٹ آن ہے)
1.2 فرونتھول کمپریشن Intel® FPGA IP ڈیوائس فیملی سپورٹ
انٹیل انٹیل ایف پی جی اے آئی پی کے لیے درج ذیل ڈیوائس سپورٹ لیول پیش کرتا ہے۔
- ایڈوانس سپورٹ – IP اس ڈیوائس فیملی کے لیے نقلی اور تالیف کے لیے دستیاب ہے۔ ایف پی جی اے پروگرامنگ file Quartus Prime Pro Stratix 10 Edition Beta سافٹ ویئر کے لیے (.pof) سپورٹ دستیاب نہیں ہے اور اس طرح IP ٹائمنگ بند ہونے کی ضمانت نہیں دی جا سکتی۔ ٹائمنگ ماڈلز میں لے آؤٹ کے بعد کی ابتدائی معلومات کی بنیاد پر تاخیر کے ابتدائی انجینئرنگ تخمینے شامل ہوتے ہیں۔ ٹائمنگ ماڈلز تبدیلی کے تابع ہیں کیونکہ سلکان ٹیسٹنگ اصل سلکان اور ٹائمنگ ماڈلز کے درمیان تعلق کو بہتر بناتا ہے۔ آپ اس آئی پی کور کو سسٹم کے فن تعمیر اور وسائل کے استعمال کے مطالعے، نقلی، پن آؤٹ، سسٹم لیٹینسی اسیسمنٹس، بنیادی ٹائمنگ اسیسمنٹس (پائپ لائن بجٹنگ)، اور I/O ٹرانسفر اسٹریٹجی (ڈیٹا پاتھ چوڑائی، برسٹ ڈیپتھ، I/O معیارات کی تجارت کے لیے استعمال کر سکتے ہیں۔ )۔
- ابتدائی سپورٹ–انٹیل اس ڈیوائس فیملی کے لیے ابتدائی ٹائمنگ ماڈلز کے ساتھ آئی پی کور کی تصدیق کرتا ہے۔ آئی پی کور تمام فنکشنل تقاضوں کو پورا کرتا ہے، لیکن ہو سکتا ہے کہ اب بھی ڈیوائس فیملی کے لیے ٹائمنگ تجزیہ سے گزر رہا ہو۔ آپ اسے پروڈکشن ڈیزائن میں احتیاط کے ساتھ استعمال کر سکتے ہیں۔
- فائنل سپورٹ–انٹیل اس ڈیوائس فیملی کے لیے حتمی ٹائمنگ ماڈلز کے ساتھ آئی پی کی تصدیق کرتا ہے۔ IP ڈیوائس فیملی کے لیے تمام فنکشنل اور ٹائمنگ تقاضوں کو پورا کرتا ہے۔ آپ اسے پروڈکشن ڈیزائن میں استعمال کر سکتے ہیں۔
ٹیبل 1. فرونتھول کمپریشن آئی پی ڈیوائس فیملی سپورٹ
| ڈیوائس فیملی | حمایت |
| Intel® Agilex™ (ای ٹائل) | ابتدائی |
| Intel Agilex (F-ٹائل) | ایڈوانس |
| Intel Arria® 10 | فائنل |
| Intel Stratix® 10 (صرف H-، اور E-ٹائل آلات) | فائنل |
| دوسرے ڈیوائس فیملیز | کوئی سہارا نہیں۔ |
ٹیبل 2۔ ڈیوائس سپورٹڈ سپیڈ گریڈز
| ڈیوائس فیملی | ایف پی جی اے فیبرک اسپیڈ گریڈ |
| انٹیل ایجیلیکس | 3 |
| انٹیل ارریا 10 | 2 |
| انٹیل اسٹریٹکس 10 | 2 |
1.3 فرونتھول کمپریشن انٹیل ایف پی جی اے آئی پی کے لیے معلومات جاری کریں۔
Intel FPGA IP ورژن v19.1 تک Intel Quartus® Prime Design Suite سافٹ ویئر ورژن سے میل کھاتا ہے۔ Intel Quartus Prime Design Suite سافٹ ویئر ورژن 19.2 سے شروع کرتے ہوئے، Intel FPGA IP میں ایک نئی ورژننگ اسکیم ہے۔
Intel FPGA IP ورژن (XYZ) نمبر ہر Intel Quartus Prime سافٹ ویئر ورژن کے ساتھ تبدیل ہو سکتا ہے۔ میں تبدیلی:
- X IP کی ایک بڑی نظر ثانی کی نشاندہی کرتا ہے۔ اگر آپ Intel Quartus Prime سافٹ ویئر کو اپ ڈیٹ کرتے ہیں، تو آپ کو IP کو دوبارہ تخلیق کرنا ہوگا۔
- Y اشارہ کرتا ہے کہ IP میں نئی خصوصیات شامل ہیں۔ ان نئی خصوصیات کو شامل کرنے کے لیے اپنا IP دوبارہ بنائیں۔
- Z اشارہ کرتا ہے کہ IP میں معمولی تبدیلیاں شامل ہیں۔ ان تبدیلیوں کو شامل کرنے کے لیے اپنا IP دوبارہ بنائیں۔
ٹیبل 3. فرونتھول کمپریشن آئی پی ریلیز کی معلومات
| آئٹم | تفصیل |
| ورژن | 1.0.1 |
| ریلیز کی تاریخ | فروری 2022 |
| آرڈر کوڈ | IP-FH-COMP |
1.4 فرونتھول کمپریشن کارکردگی اور وسائل کا استعمال
ایک Intel Agilex ڈیوائس، Intel Arria 10 ڈیوائس، اور Intel Stratix 10 ڈیوائس کو نشانہ بنانے والے IP کے وسائل
ٹیبل 4. فرونتھول کمپریشن کارکردگی اور وسائل کا استعمال
تمام اندراجات کمپریشن اور ڈیکمپریشن ڈیٹا ڈائریکشن IP کے لیے ہیں۔
| ڈیوائس | IP | ALMs | منطق کے اندراجات | M20K | |
| پرائمری | ثانوی | ||||
| انٹیل ایجیلیکس | بلاک فلوٹنگ پوائنٹ | 14,969 | 25,689 | 6,093 | 0 |
| µ-قانون | 22,704 | 39,078 | 7,896 | 0 | |
| بلاک فلوٹنگ پوائنٹ اور µ-قانون | 23,739 | 41,447 | 8,722 | 0 | |
| بلاک فلوٹنگ پوائنٹ، µ-قانون، اور توسیع شدہ IQ چوڑائی | 23,928 | 41,438 | 8,633 | 0 | |
| انٹیل ارریا 10 | بلاک فلوٹنگ پوائنٹ | 12,403 | 16,156 | 5,228 | 0 |
| µ-قانون | 18,606 | 23,617 | 5,886 | 0 | |
| بلاک فلوٹنگ پوائنٹ اور µ-قانون | 19,538 | 24,650 | 6,140 | 0 | |
| بلاک فلوٹنگ پوائنٹ، µ-قانون، اور توسیع شدہ IQ چوڑائی | 19,675 | 24,668 | 6,141 | 0 | |
| انٹیل اسٹریٹکس 10 | بلاک فلوٹنگ پوائنٹ | 16,852 | 30,548 | 7,265 | 0 |
| µ-قانون | 24,528 | 44,325 | 8,080 | 0 | |
| بلاک فلوٹنگ پوائنٹ اور µ-قانون | 25,690 | 47,357 | 8,858 | 0 | |
| بلاک فلوٹنگ پوائنٹ، µ-قانون، اور توسیع شدہ IQ چوڑائی | 25,897 | 47,289 | 8,559 | 0 | |
فرونتھول کمپریشن انٹیل ایف پی جی اے آئی پی کے ساتھ شروع کرنا
فرونتھول کمپریشن آئی پی کو انسٹال کرنے، پیرامیٹرائز کرنے، نقل کرنے، اور شروع کرنے کی وضاحت کرتا ہے۔
2.1 فرونتھول کمپریشن آئی پی کو حاصل کرنا، انسٹال کرنا اور لائسنس دینا
Fronthaul Compression IP ایک توسیع شدہ Intel FPGA IP ہے جو Intel Quartus Prime ریلیز میں شامل نہیں ہے۔
- اگر آپ کے پاس نہیں ہے تو میرا انٹیل اکاؤنٹ بنائیں۔
- سیلف سروس لائسنسنگ سینٹر (SSLC) تک رسائی کے لیے لاگ ان کریں۔
- فرونتھول کمپریشن آئی پی خریدیں۔
- SSLC صفحہ پر، آئی پی کے لیے چلائیں پر کلک کریں۔ SSLC آپ کے IP کی تنصیب کی رہنمائی کے لیے ایک انسٹالیشن ڈائیلاگ باکس فراہم کرتا ہے۔
- Intel Quartus Prime فولڈر کے طور پر اسی جگہ پر انسٹال کریں۔
ٹیبل 5. فرونتھول کمپریشن انسٹالیشن کے مقامات
| مقام | سافٹ ویئر | پلیٹ فارم |
| :\intelFPGA_pro\کوارٹس \ آئی پی \ altera_Cloud | انٹیل کوارٹس پرائم پرو ایڈیشن | ونڈوز * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | انٹیل کوارٹس پرائم پرو ایڈیشن | لینکس * |
شکل 1. فرونتھول کمپریشن آئی پی انسٹالیشن ڈائرکٹری کا ڈھانچہ انٹیل کوارٹس پرائم انسٹالیشن ڈائرکٹری
فرونتھول کمپریشن انٹیل ایف پی جی اے آئی پی اب آئی پی کیٹلاگ میں ظاہر ہوتا ہے۔
متعلقہ معلومات
- انٹیل ایف پی جی اے webسائٹ
- سیلف سروس لائسنسنگ سینٹر (SSLC)
2.2 فرونتھول کمپریشن آئی پی کو پیرامیٹرائز کرنا
آئی پی پیرامیٹر ایڈیٹر میں اپنی مرضی کے مطابق آئی پی کی تبدیلی کو جلدی سے ترتیب دیں۔
- ایک Intel Quartus Prime Pro Edition پروجیکٹ بنائیں جس میں آپ کے IP کور کو مربوط کیا جائے۔
a انٹیل کوارٹس پرائم پرو ایڈیشن میں، کلک کریں۔ File نیا پروجیکٹ وزرڈ ایک نیا انٹیل کوارٹس پرائم پروجیکٹ بنانے کے لیے، یا File موجودہ کوارٹس پرائم پروجیکٹ کو کھولنے کے لیے پروجیکٹ کھولیں۔ وزرڈ آپ کو ایک آلہ بتانے کا اشارہ کرتا ہے۔
ب ڈیوائس فیملی کی وضاحت کریں جو IP کے لیے سپیڈ گریڈ کی ضروریات کو پورا کرتا ہے۔
c ختم پر کلک کریں۔ - آئی پی کیٹلاگ میں، فرونتھول کمپریشن انٹیل ایف پی جی اے آئی پی کو منتخب کریں۔ نئی آئی پی ویری ایشن ونڈو ظاہر ہوتی ہے۔
- اپنے نئے حسب ضرورت IP تغیرات کے لیے ایک اعلیٰ سطحی نام کی وضاحت کریں۔ پیرامیٹر ایڈیٹر IP تغیرات کی ترتیبات کو a میں محفوظ کرتا ہے۔ file نامزد .ip
- ٹھیک ہے پر کلک کریں۔ پیرامیٹر ایڈیٹر ظاہر ہوتا ہے۔
شکل 2. فرونتھول کمپریشن آئی پی پیرامیٹر ایڈیٹر - اپنے IP کی مختلف حالتوں کے لیے پیرامیٹرز کی وضاحت کریں۔ مخصوص IP پیرامیٹرز کے بارے میں معلومات کے لیے پیرامیٹرز سے رجوع کریں۔
- ڈیزائن Ex پر کلک کریں۔ample ٹیب پر جائیں اور اپنے ڈیزائن سابق کے لیے پیرامیٹرز کی وضاحت کریں۔ample
شکل 3. ڈیزائن Exampلی پیرامیٹر ایڈیٹر - ایچ ڈی ایل بنائیں پر کلک کریں۔ جنریشن ڈائیلاگ باکس ظاہر ہوتا ہے۔
- آؤٹ پٹ کی وضاحت کریں۔ file نسل کے اختیارات، اور پھر جنریٹ پر کلک کریں۔ آئی پی کی تبدیلی files آپ کی وضاحتیں کے مطابق پیدا.
- ختم پر کلک کریں۔ پیرامیٹر ایڈیٹر ٹاپ لیول .ip شامل کرتا ہے۔ file موجودہ منصوبے پر خود بخود۔ اگر آپ کو دستی طور پر .ip شامل کرنے کا کہا جائے۔ file پروجیکٹ میں، پروجیکٹ شامل کریں/ہٹائیں پر کلک کریں۔ Fileشامل کرنے کے لیے پروجیکٹ میں s file.
- اپنے آئی پی کی مختلف حالتوں کو پیدا کرنے اور انسٹیٹیویٹ کرنے کے بعد، پورٹس کو جوڑنے کے لیے مناسب پن اسائنمنٹس بنائیں اور کوئی بھی مناسب فی مثال RTL پیرامیٹرز سیٹ کریں۔
2.2.1 فرونتھول کمپریشن آئی پی پیرامیٹرز
ٹیبل 6. فرونتھول کمپریشن آئی پی پیرامیٹرز
| نام | درست اقدار |
تفصیل |
| ڈیٹا کی سمت | TX اور RX، صرف TX، صرف RX | کمپریشن کے لیے TX منتخب کریں۔ ڈیکمپریشن کے لیے RX۔ |
| کمپریشن کا طریقہ | BFP، mu-Law، یا BFP اور mu-Law | بلاک فلوٹنگ پوائنٹ، µ-قانون، یا دونوں کو منتخب کریں۔ |
| میٹا ڈیٹا کی چوڑائی | 0 (میٹا ڈیٹا پورٹس کو غیر فعال کریں)، 32، 64، 96، 128 (بٹ) | میٹا ڈیٹا بس (غیر کمپریسڈ ڈیٹا) کی بٹ چوڑائی کی وضاحت کریں۔ |
| توسیعی IQ چوڑائی کو فعال کریں۔ | آن یا آف۔ | 8-بٹ سے 16-بٹ کی حمایت یافتہ IqWidth کے لیے آن کریں۔ 9، 12، 14 اور 16 بٹس کی حمایت یافتہ IqWidth کے لیے آف کریں۔ |
| O-RAN کے مطابق | آن یا آف۔ | میٹا ڈیٹا پورٹ کے لیے ORAN IP میپنگ کی پیروی کرنے کے لیے آن کریں اور ہر سیکشن ہیڈر کے لیے میٹا ڈیٹا درست سگنل پر زور دیں۔ IP صرف 128 بٹ چوڑائی میٹا ڈیٹا کو سپورٹ کرتا ہے۔ IP ایک سیکشن اور فی پیکٹ ایک سے زیادہ حصوں کی حمایت کرتا ہے۔ میٹا ڈیٹا درست دعوی کے ساتھ ہر سیکشن میں درست ہے۔ آف کریں تاکہ IP میٹا ڈیٹا کو پاس تھرو کنڈوٹ سگنل کے طور پر استعمال کرے بغیر میپنگ کی ضرورت کے (مثال کے طور پر: U-plane numPrb 0 فرض کیا جاتا ہے)۔ IP 0 کی میٹا ڈیٹا چوڑائی کو سپورٹ کرتا ہے (میٹا ڈیٹا پورٹس کو غیر فعال کریں)، 32، 64، 96، 128 بٹس۔ IP فی پیکٹ سنگل سیکشن کو سپورٹ کرتا ہے۔ میٹا ڈیٹا ہر پیکٹ کے لیے میٹا ڈیٹا کے درست دعوے پر صرف ایک بار درست ہے۔ |
2.3۔ تیار کردہ آئی پی File ساخت
Intel Quartus Prime Pro Edition سافٹ ویئر درج ذیل آئی پی کور آؤٹ پٹ تیار کرتا ہے۔ file ساخت
جدول 7۔ تیار کردہ آئی پی Files
| File نام |
تفصیل |
| <your_ip> آئی پی | پلیٹ فارم ڈیزائنر سسٹم یا اعلی سطحی IP تغیر file.your_ip> وہ نام ہے جسے آپ اپنا IP تغیر دیتے ہیں۔ |
| <your_ip>.cmp | VHDL اجزاء کا اعلان (.cmp) file ایک متن ہے file جس میں مقامی عمومی اور پورٹ تعریفیں شامل ہیں جنہیں آپ VHDL ڈیزائن میں استعمال کر سکتے ہیں۔ files. |
| <your_ip>.html | ایک رپورٹ جس میں کنکشن کی معلومات ہوتی ہے، میموری کا نقشہ جس میں ہر غلام کا پتہ دکھایا جاتا ہے جس میں ہر مالک کے حوالے سے یہ منسلک ہوتا ہے، اور پیرامیٹر اسائنمنٹس۔ |
| <your_ip>_generation.rpt | IP یا پلیٹ فارم ڈیزائنر جنریشن لاگ file. IP جنریشن کے دوران پیغامات کا خلاصہ۔ |
| <your_ip>.qgsimc | اضافی تخلیق نو کو سپورٹ کرنے کے لیے نقلی پیرامیٹرز کی فہرست۔ |
| <your_ip>.qgsynthc | اضافی تخلیق نو کی حمایت کے لیے ترکیب کے پیرامیٹرز کی فہرست۔ |
| <your_ipqip | انٹیل کوارٹس پرائم سافٹ ویئر میں آئی پی جزو کو ضم کرنے اور مرتب کرنے کے لیے آئی پی جزو کے بارے میں تمام مطلوبہ معلومات پر مشتمل ہے۔ |
| <your_ip>.sopcinfo | آپ کے پلیٹ فارم ڈیزائنر سسٹم میں کنکشنز اور آئی پی اجزاء کے پیرامیٹرائزیشن کی وضاحت کرتا ہے۔ جب آپ IP اجزاء کے لیے سافٹ ویئر ڈرائیور تیار کرتے ہیں تو آپ ضروریات حاصل کرنے کے لیے اس کے مواد کو پارس کر سکتے ہیں۔ ڈاؤن اسٹریم ٹولز جیسے Nios® II ٹول چین اسے استعمال کرتے ہیں۔ file. .sopcinfo file اور سسٹم ایچ file Nios II ٹول چین کے لیے تیار کردہ ہر غلام کے لیے ایڈریس میپ کی معلومات شامل ہیں جو غلام تک رسائی حاصل کرنے والے ہر مالک سے متعلق ہے۔ مختلف آقاؤں کے پاس ایک مخصوص غلام جزو تک رسائی کے لیے مختلف ایڈریس کا نقشہ ہو سکتا ہے۔ |
| <your_ip>.csv | IP جزو کی اپ گریڈ کی حیثیت کے بارے میں معلومات پر مشتمل ہے۔ |
| <your_ipبی ایس ایف | ایک بلاک کی علامت File (.bsf) انٹیل کوارٹس پرائم بلاک ڈایاگرام میں استعمال کے لیے آئی پی تغیرات کی نمائندگی Files (.bdf)۔ |
| <your_ip> ایس پی ڈی | مطلوبہ ان پٹ file ip-make-simscript کے لیے معاون سمیلیٹروں کے لیے نقلی اسکرپٹ تیار کرنے کے لیے۔ ایس پی ڈی file کی فہرست پر مشتمل ہے۔ files تخروپن کے لیے تیار کیا گیا ہے، اس کے ساتھ ساتھ ان یادوں کے بارے میں معلومات جو آپ شروع کر سکتے ہیں۔ |
| <your_ip>.ppf | پن پلانر File (.ppf) پن پلانر کے ساتھ استعمال کے لیے بنائے گئے IP اجزاء کے لیے پورٹ اور نوڈ اسائنمنٹس کو اسٹور کرتا ہے۔ |
| <your_ip>_bb.v | آپ Verilog بلیک باکس استعمال کر سکتے ہیں (_bb.v) file بلیک باکس کے طور پر استعمال کے لیے خالی ماڈیول کے اعلان کے طور پر۔ |
| <your_ip>_inst.v یا _inst.vhd | ایچ ڈی ایل سابقample instantiation ٹیمپلیٹ۔ آپ اس کے مواد کو کاپی اور پیسٹ کر سکتے ہیں۔ file آپ کے ایچ ڈی ایل میں file آئی پی کی تبدیلی کو تیز کرنے کے لیے۔ |
| <your_ip> وی یاyour_ip> وی ایچ ڈی | ایچ ڈی ایل files جو ترکیب یا تخروپن کے لیے ہر ذیلی ماڈل یا چائلڈ آئی پی کور کو تیز کرتا ہے۔ |
| اتالیق/ | ایک نمونہ ترتیب دینے اور چلانے کے لیے ایک ModelSim* اسکرپٹ msim_setup.tcl پر مشتمل ہے۔ |
| synopsys/vcs/ synopsys/vcsmx/ | VCS* سمولیشن کو ترتیب دینے اور چلانے کے لیے ایک شیل اسکرپٹ vcs_setup.sh پر مشتمل ہے۔ ایک شیل اسکرپٹ vcsmx_setup.sh اور synopsys_ sim.setup پر مشتمل ہے file VCS MX* تخروپن کو ترتیب دینے اور چلانے کے لیے۔ |
| تالیف/ | ایک شیل اسکرپٹ ncsim_setup.sh اور دیگر سیٹ اپ پر مشتمل ہے۔ fileایک NCSIM* تخروپن کو ترتیب دینے اور چلانے کے لیے۔ |
| aldec/ | Aldec* تخروپن کو ترتیب دینے اور چلانے کے لیے ایک شیل اسکرپٹ rivierapro_setup.sh پر مشتمل ہے۔ |
| xcelium/ | ایک شیل اسکرپٹ xcelium_setup.sh اور دیگر سیٹ اپ پر مشتمل ہے۔ fileایک Xcelium* تخروپن کو ترتیب دینے اور چلانے کے لیے۔ |
| ذیلی ماڈلز/ | ایچ ڈی ایل پر مشتمل ہے۔ files IP کور ذیلی ماڈلز کے لیے۔ |
| <چائلڈ آئی پی کور>/ | ہر پیدا شدہ چائلڈ آئی پی کور ڈائرکٹری کے لیے، پلیٹ فارم ڈیزائنر synth/ اور sim/ ذیلی ڈائریکٹریز تیار کرتا ہے۔ |
فرونتھول کمپریشن آئی پی فنکشنل تفصیل
شکل 4. فرونتھول کمپریشن آئی پی کمپریشن اور ڈیکمپریشن پر مشتمل ہے۔ فرونتھول کمپریشن آئی پی بلاک ڈایاگرام
کمپریشن اور ڈیکمپریشن
ایک پری پروسیسنگ بلاک پر مبنی بٹ شفٹ بلاک 12 ریسورس عناصر (REs) کے ریسورس بلاک کے لیے زیادہ سے زیادہ بٹ شفٹ پیدا کرتا ہے۔ بلاک مقدار سازی کے شور کو کم کرتا ہے، خاص طور پر کمamplitude samples لہذا، یہ کمپریشن متعارف کرانے والے ایرر ویکٹر میگنیٹیوڈ (EVM) کو کم کرتا ہے۔ کمپریشن الگورتھم پاور ویلیو سے تقریباً آزاد ہے۔ پیچیدہ ان پٹ فرض کرتے ہوئے samples x = x1 + jxQ ہے، ریسورس بلاک کے لیے حقیقی اور خیالی اجزاء کی زیادہ سے زیادہ مطلق قدر ہے:
ریسورس بلاک کے لیے زیادہ سے زیادہ مطلق قدر کے ساتھ، درج ذیل مساوات اس ریسورس بلاک کو تفویض کردہ بائیں شفٹ ویلیو کا تعین کرتی ہے:
جہاں bitWidth ان پٹ بٹ کی چوڑائی ہے۔
IP 8، 9، 10، 11، 12، 13، 14، 15، 16 کے کمپریشن تناسب کو سپورٹ کرتا ہے۔
Mu-Law کمپریشن اور ڈیکمپریشن
الگورتھم Mu-law کمپینڈنگ تکنیک کا استعمال کرتا ہے، جس کا اسپیچ کمپریشن بڑے پیمانے پر استعمال کرتا ہے۔ یہ تکنیک راؤنڈنگ اور بٹ ٹرنکیشن سے پہلے ان پٹ غیر کمپریسڈ سگنل، ایکس، فنکشن، f(x) کے ساتھ کمپریسر کے ذریعے گزرتی ہے۔ تکنیک انٹرفیس پر کمپریسڈ ڈیٹا، y، بھیجتی ہے۔ موصول ہونے والا ڈیٹا ایک پھیلتے ہوئے فنکشن سے گزرتا ہے (جو کمپریسر کا الٹا ہے، F-1(y)۔ یہ تکنیک کم سے کم کوانٹائزیشن کی غلطی کے ساتھ غیر کمپریسڈ ڈیٹا کو دوبارہ تیار کرتی ہے۔
مساوات 1. کمپریسر اور ڈیکمپریسر کے افعال
Mu-law IQ کمپریشن الگورتھم O-RAN تفصیلات کی پیروی کرتا ہے۔
متعلقہ معلومات
O-RAN webسائٹ
3.1 فرونتھول کمپریشن آئی پی سگنلز
IP کو مربوط اور کنٹرول کریں۔
گھڑی اور ری سیٹ انٹرفیس سگنلز=
ٹیبل 8. گھڑی اور ری سیٹ انٹرفیس سگنل
| سگنل کا نام | بٹ چوڑائی | سمت |
تفصیل |
| tx_clk | 1 | ان پٹ | ٹرانسمیٹر گھڑی۔ گھڑی کی فریکوئنسی 390.625 Gbps کے لیے 25 MHz اور 156.25 Gbps کے لیے 10MHz ہے۔ تمام ٹرانسمیٹر انٹرفیس سگنل اس گھڑی کے ساتھ مطابقت پذیر ہیں۔ |
| rx_clk | 1 | ان پٹ | وصول کنندہ گھڑی۔ گھڑی کی فریکوئنسی 390.625 Gbps کے لیے 25 MHz اور 156.25 Gbps کے لیے 10MHz ہے۔ تمام رسیور انٹرفیس سگنل اس گھڑی کے ساتھ مطابقت پذیر ہیں۔ |
| csr_clk | 1 | ان پٹ | CSR انٹرفیس کے لیے گھڑی۔ گھڑی کی فریکوئنسی 100 میگاہرٹز ہے۔ |
| tx_rst_n | 1 | ان پٹ | tx_clk پر ہم وقت ساز ٹرانسمیٹر انٹرفیس کے لیے فعال کم ری سیٹ۔ |
| rx_rst_n | 1 | ان پٹ | ریسیور انٹرفیس کے لیے فعال کم ری سیٹ rx_clk پر مطابقت پذیر۔ |
| csr_rst_n | 1 | ان پٹ | CSR انٹرفیس کے لیے فعال کم ری سیٹ csr_clk پر مطابقت پذیر۔ |
ٹرانسپورٹ انٹرفیس سگنل منتقل کریں۔
ٹیبل 9. ٹرانسمٹ ٹرانسپورٹ انٹرفیس سگنلز
سگنل کی تمام اقسام غیر دستخط شدہ عدد ہیں۔
|
سگنل کا نام |
بٹ چوڑائی | سمت |
تفصیل |
| tx_avst_source_valid | 1 | آؤٹ پٹ | جب دعوی کیا جاتا ہے، ظاہر کرتا ہے کہ avst_source_data پر درست ڈیٹا دستیاب ہے۔ |
| tx_avst_source_data | 64 | آؤٹ پٹ | PRB فیلڈز بشمول udCompParam، iSample اور qSample اگلے سیکشن PRB فیلڈز کو پچھلے سیکشن PRB فیلڈ سے جوڑ دیا گیا ہے۔ |
| tx_avst_source_startofpacket | 1 | آؤٹ پٹ | فریم کے پہلے بائٹ کی نشاندہی کرتا ہے۔ |
| tx_avst_source_endofpacket | 1 | آؤٹ پٹ | فریم کے آخری بائٹ کی نشاندہی کرتا ہے۔ |
| tx_avst_source_ready | 1 | ان پٹ | جب زور دیا جائے تو اشارہ کرتا ہے کہ نقل و حمل کی تہہ ڈیٹا کو قبول کرنے کے لیے تیار ہے۔ ریڈی لیٹینسی = 0 اس انٹرفیس کے لیے۔ |
| tx_avst_source_empty | 3 | آؤٹ پٹ | جب avst_source_endofpacket پر زور دیا جاتا ہے تو avst_source_data پر خالی بائٹس کی تعداد بتاتا ہے۔ |
| tx_udcomphdr_o | 8 | آؤٹ پٹ | صارف کا ڈیٹا کمپریشن ہیڈر فیلڈ۔ tx_avst_source_valid کے ساتھ ہم وقت ساز۔ کمپریشن طریقہ اور IQ بٹ چوڑائی کی وضاحت کرتا ہے۔ ڈیٹا سیکشن میں صارف کے ڈیٹا کے لیے۔ • [7:4] : udIqWidth • udIqWidth=16 کے لیے 0، بصورت دیگر udIqWidth e,g, کے برابر ہے: - 0000b کا مطلب ہے I اور Q ہر ایک 16 بٹس چوڑے ہیں۔ - 0001b کا مطلب ہے کہ I اور Q ہر ایک 1 بٹ چوڑے ہیں۔ - 1111b کا مطلب ہے I اور Q ہر ایک 15 بٹس چوڑے ہیں۔ • [3:0] : udCompMeth - 0000b - کوئی کمپریشن نہیں۔ - 0001b - بلاک فلوٹنگ پوائنٹ - 0011b - µ-قانون - دیگر - مستقبل کے طریقوں کے لیے محفوظ ہیں۔ |
| tx_metadata_o | METADATA_WIDTH | آؤٹ پٹ | نالی سگنل پاس تھرو کرتی ہے اور کمپریس نہیں ہوتی۔ tx_avst_source_valid کے ساتھ ہم وقت ساز۔ قابل ترتیب بٹ وِتھ METADATA_WIDTH۔ جب آپ آن کرتے ہیں۔ O-RAN کے مطابق، کا حوالہ دیں۔ ٹیبل 13 صفحہ 17 پر۔ جب آپ آف کرتے ہیں۔ O-RAN کے مطابقیہ سگنل صرف اس وقت درست ہے جب tx_avst_source_startofpacket 1 ہو۔ tx_metadata_o میں درست سگنل نہیں ہے اور درست سائیکل کی نشاندہی کرنے کے لیے tx_avst_source_valid استعمال کرتا ہے۔ آپ کے منتخب کرنے پر دستیاب نہیں ہے۔ 0 میٹا ڈیٹا پورٹس کو غیر فعال کریں۔ کے لیے میٹا ڈیٹا کی چوڑائی. |
ٹرانسپورٹ انٹرفیس سگنل وصول کریں۔
جدول 10۔ ٹرانسپورٹ انٹرفیس سگنل وصول کریں۔
اس انٹرفیس پر کوئی بیک پریشر نہیں ہے۔ اس انٹرفیس میں ایولون اسٹریمنگ خالی سگنل ضروری نہیں ہے کیونکہ یہ ہمیشہ صفر ہوتا ہے۔
| سگنل کا نام | بٹ چوڑائی | سمت |
تفصیل |
| rx_avst_sink_valid | 1 | ان پٹ | جب اصرار کیا جاتا ہے، ظاہر کرتا ہے کہ avst_sink_data پر درست ڈیٹا دستیاب ہے۔ اس انٹرفیس پر کوئی avst_sink_ready سگنل نہیں ہے۔ |
| rx_avst_sink_data | 64 | ان پٹ | PRB فیلڈز بشمول udCompParam، iSample اور qSample اگلے سیکشن PRB فیلڈز کو پچھلے سیکشن PRB فیلڈ سے جوڑ دیا گیا ہے۔ |
| rx_avst_sink_startofpacket | 1 | ان پٹ | فریم کے پہلے بائٹ کی نشاندہی کرتا ہے۔ |
| rx_avst_sink_endofpacket | 1 | ان پٹ | فریم کے آخری بائٹ کی نشاندہی کرتا ہے۔ |
| rx_avst_sink_error | 1 | ان پٹ | جب avst_sink_endofpacket کے طور پر اسی چکر میں زور دیا جاتا ہے، تو اشارہ کرتا ہے کہ موجودہ پیکٹ ایک غلطی کا پیکٹ ہے |
| rx_udcomphdr_i | 8 | ان پٹ | صارف کا ڈیٹا کمپریشن ہیڈر فیلڈ۔ rx_metadata_valid_i کے ساتھ ہم وقت ساز۔ ڈیٹا سیکشن میں صارف کے ڈیٹا کے لیے کمپریشن طریقہ اور IQ بٹ چوڑائی کی وضاحت کرتا ہے۔ • [7:4] : udIqWidth • udIqWidth=16 کے لیے 0، بصورت دیگر udIqWidth کے برابر ہے۔ مثال کے طور پر - 0000b کا مطلب ہے I اور Q ہر ایک 16 بٹس چوڑے ہیں۔ - 0001b کا مطلب ہے کہ I اور Q ہر ایک 1 بٹ چوڑے ہیں۔ - 1111b کا مطلب ہے I اور Q ہر ایک 15 بٹس چوڑے ہیں۔ • [3:0] : udCompMeth - 0000b - کوئی کمپریشن نہیں۔ - 0001b - بلاک فلوٹنگ پوائنٹ - 0011b - µ-قانون - دیگر - مستقبل کے طریقوں کے لیے محفوظ ہیں۔ |
| rx_metadata_i | METADATA_WIDTH | ان پٹ | غیر کمپریسڈ نالی سگنل پاس تھرو۔ rx_metadata_i سگنل درست ہوتے ہیں جب rx_metadata_valid_i کا دعوی کیا جاتا ہے، rx_avst_sink_valid کے ساتھ ہم آہنگ۔ قابل ترتیب بٹ وِتھ METADATA_WIDTH۔ جب آپ آن کرتے ہیں۔ O-RAN کے مطابق، کا حوالہ دیں۔ میز 15 صفحہ 18 پر۔ جب آپ آف کرتے ہیں۔ O-RAN کے مطابق، یہ rx_metadata_i سگنل صرف اس وقت درست ہے جب rx_metadata_valid_i اور rx_avst_sink_startofpacket دونوں 1 کے برابر ہوں۔ جب آپ منتخب کریں تو دستیاب نہیں 0 میٹا ڈیٹا پورٹس کو غیر فعال کریں۔ کے لیے میٹا ڈیٹا کی چوڑائی. |
| rx_metadata_valid_i | 1 | ان پٹ | اشارہ کرتا ہے کہ ہیڈرز (rx_udcomphdr_i اور rx_metadata_i) درست ہیں۔ rx_avst_sink_valid کے ساتھ ہم وقت ساز۔ لازمی سگنل۔ O-RAN پسماندہ مطابقت کے لیے، rx_metadata_valid_i پر زور دیں اگر IP میں درست کامن ہیڈر IEs اور بار بار سیکشن IEs ہیں۔ rx_avst_sink_data میں نئے سیکشن فزیکل ریسورس بلاک (PRB) فیلڈز فراہم کرنے پر، rx_metadata_i ان پٹ میں rx_metadata_valid_i کے ساتھ نئے سیکشن IEs فراہم کریں۔ |
ایپلیکیشن انٹرفیس سگنلز منتقل کریں۔
ٹیبل 11. ایپلیکیشن انٹرفیس سگنلز منتقل کریں۔
|
سگنل کا نام |
بٹ چوڑائی | سمت |
تفصیل |
| tx_avst_sink_valid | 1 | ان پٹ | جب زور دیا جاتا ہے، اس بات کی نشاندہی کرتا ہے کہ اس انٹرفیس میں درست PRB فیلڈز دستیاب ہیں۔ سٹریمنگ موڈ میں کام کرتے وقت، اس بات کو یقینی بنائیں کہ پیکٹ کے آغاز اور پیکٹ کے اختتام کے درمیان کوئی درست سگنل ڈیسرٹ نہ ہو۔ |
| tx_avst_sink_data | 128 | ان پٹ | نیٹ ورک بائٹ آرڈر میں ایپلیکیشن لیئر سے ڈیٹا۔ |
| tx_avst_sink_startofpacket | 1 | ان پٹ | ایک پیکٹ کے پہلے PRB بائٹ کی نشاندہی کریں۔ |
| tx_avst_sink_endofpacket | 1 | ان پٹ | ایک پیکٹ کے آخری PRB بائٹ کی نشاندہی کریں۔ |
| tx_avst_sink_ready | 1 | آؤٹ پٹ | جب اصرار کیا جاتا ہے، ظاہر کرتا ہے کہ O-RAN IP ایپلیکیشن انٹرفیس سے ڈیٹا قبول کرنے کے لیے تیار ہے۔ ریڈی لیٹینسی = 0 اس انٹرفیس کے لیے |
| tx_udcomphdr_i | 8 | ان پٹ | صارف کا ڈیٹا کمپریشن ہیڈر فیلڈ۔ tx_avst_sink_valid کے ساتھ ہم وقت ساز۔ ڈیٹا سیکشن میں صارف کے ڈیٹا کے لیے کمپریشن طریقہ اور IQ بٹ چوڑائی کی وضاحت کرتا ہے۔ • [7:4] : udIqWidth • udIqWidth=16 کے لیے 0، بصورت دیگر udIqWidth کے برابر ہے۔ مثال کے طور پر - 0000b کا مطلب ہے I اور Q ہر ایک 16 بٹس چوڑے ہیں۔ - 0001b کا مطلب ہے کہ I اور Q ہر ایک 1 بٹ چوڑے ہیں۔ - 1111b کا مطلب ہے I اور Q ہر ایک 15 بٹس چوڑے ہیں۔ • [3:0] : udCompMeth - 0000b - کوئی کمپریشن نہیں۔ - 0001b - بلاک فلوٹنگ پوائنٹ - 0011b - µ-قانون - دیگر - مستقبل کے طریقوں کے لیے محفوظ ہیں۔ |
| tx_metadata_i | METADATA_WIDTH | ان پٹ | نالی سگنل پاس تھرو کرتی ہے اور کمپریس نہیں ہوتی۔ tx_avst_sink_valid کے ساتھ ہم وقت ساز۔ قابل ترتیب بٹ وِتھ METADATA_WIDTH۔ جب آپ آن کرتے ہیں۔ O-RAN کے مطابق، کا حوالہ دیں۔ میز 13 صفحہ 17 پر۔ جب آپ آف کرتے ہیں۔ O-RAN کے مطابق، یہ سگنل صرف اس وقت درست ہے جب tx_avst_sink_startofpacket 1 کے برابر ہو۔ tx_metadata_i میں درست سگنل اور استعمال نہیں ہے۔ tx_avst_sink_valid درست سائیکل کی نشاندہی کرنے کے لیے۔ آپ کے منتخب کرنے پر دستیاب نہیں ہے۔ 0 میٹا ڈیٹا پورٹس کو غیر فعال کریں۔ کے لیے میٹا ڈیٹا کی چوڑائی. |
ایپلیکیشن انٹرفیس سگنلز وصول کریں۔
ٹیبل 12۔ ایپلیکیشن انٹرفیس سگنلز وصول کریں۔
|
سگنل کا نام |
بٹ چوڑائی | سمت |
تفصیل |
| rx_avst_source_valid | 1 | آؤٹ پٹ | جب زور دیا جاتا ہے، اس بات کی نشاندہی کرتا ہے کہ اس انٹرفیس میں درست PRB فیلڈز دستیاب ہیں۔ اس انٹرفیس پر کوئی avst_source_ready سگنل نہیں ہے۔ |
| rx_avst_source_data | 128 | آؤٹ پٹ | نیٹ ورک بائٹ آرڈر میں ایپلیکیشن لیئر کا ڈیٹا۔ |
| rx_avst_source_startofpacket | 1 | آؤٹ پٹ | ایک پیکٹ کے پہلے PRB بائٹ کی نشاندہی کرتا ہے۔ |
| rx_avst_source_endofpacket | 1 | آؤٹ پٹ | ایک پیکٹ کے آخری PRB بائٹ کی نشاندہی کرتا ہے۔ |
| rx_avst_source_error | 1 | آؤٹ پٹ | اشارہ کرتا ہے کہ پیکٹ میں غلطی ہے۔ |
| rx_udcomphdr_o | 8 | آؤٹ پٹ | صارف کا ڈیٹا کمپریشن ہیڈر فیلڈ۔ rx_avst_source_valid کے ساتھ ہم وقت ساز۔ ڈیٹا سیکشن میں صارف کے ڈیٹا کے لیے کمپریشن طریقہ اور IQ بٹ چوڑائی کی وضاحت کرتا ہے۔ • [7:4] : udIqWidth • udIqWidth=16 کے لیے 0، بصورت دیگر udIqWidth کے برابر ہے۔ مثال کے طور پر - 0000b کا مطلب ہے I اور Q ہر ایک 16 بٹس چوڑے ہیں۔ - 0001b کا مطلب ہے کہ I اور Q ہر ایک 1 بٹ چوڑے ہیں۔ - 1111b کا مطلب ہے I اور Q ہر ایک 15 بٹس چوڑے ہیں۔ • [3:0] : udCompMeth - 0000b - کوئی کمپریشن نہیں۔ - 0001b - بلاک فلوٹنگ پوائنٹ (BFP) - 0011b - µ-قانون - دیگر - مستقبل کے طریقوں کے لیے محفوظ ہیں۔ |
| rx_metadata_o | METADATA_WIDTH | آؤٹ پٹ | غیر کمپریسڈ نالی سگنل پاس تھرو۔ rx_metadata_o سگنل درست ہوتے ہیں جب rx_metadata_valid_o پر زور دیا جاتا ہے، rx_avst_source_valid کے ساتھ مطابقت پذیر ہوتا ہے۔ قابل ترتیب بٹ وِتھ METADATA_WIDTH۔ جب آپ آن کرتے ہیں۔ O-RAN کے مطابق، کا حوالہ دیں۔ ٹیبل 14 صفحہ 18 پر۔ جب آپ آف کرتے ہیں۔ O-RAN کے مطابق, rx_metadata_o صرف اس وقت درست ہے جب rx_metadata_valid_o 1 کے برابر ہو۔ آپ کے منتخب کرنے پر دستیاب نہیں ہے۔ 0 میٹا ڈیٹا پورٹس کو غیر فعال کریں۔ کے لیے میٹا ڈیٹا کی چوڑائی. |
| rx_metadata_valid_o | 1 | آؤٹ پٹ | اشارہ کرتا ہے کہ ہیڈر (rx_udcomphdr_o اور rx_metadata_o) درست ہیں۔ rx_metadata_valid_o کا دعویٰ کیا جاتا ہے جب rx_metadata_o درست ہے، rx_avst_source_valid کے ساتھ مطابقت پذیر ہے۔ |
O-RAN پسماندہ مطابقت کے لیے میٹا ڈیٹا میپنگ
ٹیبل 13. tx_metadata_i 128 بٹ ان پٹ
|
سگنل کا نام |
بٹ چوڑائی | سمت | تفصیل |
میٹا ڈیٹا میپنگ |
| محفوظ | 16 | ان پٹ | محفوظ | tx_metadata_i[127:112] |
| tx_u_size | 16 | ان پٹ | سٹریمنگ موڈ کے لیے بائٹس میں U-plan کے پیکٹ کا سائز۔ | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | ان پٹ | پیکٹ کا SeqID، جو eCPRI ٹرانسپورٹ ہیڈر سے نکالا گیا ہے۔ | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | ان پٹ | PCID برائے eCPRI ٹرانسپورٹ اور RoEflowId ریڈیو اوور ایتھرنیٹ (RoE) ٹرانسپورٹ کے لیے۔ |
tx_metadata_i[79:64] |
| محفوظ | 4 | ان پٹ | محفوظ | tx_metadata_i[63:60] |
| tx_u_data ڈائریکشن | 1 | ان پٹ | جی این بی ڈیٹا کی سمت۔ قدر کی حد: {0b=Rx (یعنی اپ لوڈ)، 1b=Tx (یعنی ڈاؤن لوڈ)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | ان پٹ | IQ ڈیٹا اور ایئر انٹرفیس کے درمیان استعمال کیے جانے والے چینل فلٹر کے لیے انڈیکس کی وضاحت کرتا ہے۔ قدر کی حد: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | ان پٹ | 10 ایم ایس فریمز (ریپنگ پیریڈ 2.56 سیکنڈ) کے لیے ایک کاؤنٹر، خاص طور پر frameId= فریم نمبر ماڈیولو 256۔ قدر کی حد: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | ان پٹ | 1 ایم ایس فریم کے اندر 10 ایم ایس سب فریم کے لیے ایک کاؤنٹر۔ قدر کی حد: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | ان پٹ | یہ پیرامیٹر 1 ms سب فریم کے اندر سلاٹ نمبر ہے۔ ایک ذیلی فریم میں تمام سلاٹ اس پیرامیٹر کے ذریعہ شمار کیے جاتے ہیں۔ قدر کی حد: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | ان پٹ | ایک سلاٹ کے اندر ایک علامت نمبر کی شناخت کرتا ہے۔ قدر کی حد: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | ان پٹ | سیکشن آئی ڈی ڈیٹا سے وابستہ متعلقہ سی-پلین میسج (اور سیکشن ٹائپ) کے لیے U-plane ڈیٹا سیکشن کا نقشہ بناتا ہے۔ قدر کی حد: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | ان پٹ | ریسورس بلاک انڈیکیٹر۔ اس بات کی نشاندہی کریں کہ آیا ہر ریسورس بلاک استعمال ہوا ہے یا ہر دوسرا ریسورس بلاک استعمال کیا گیا ہے۔ قدر کی حد: {0b=ہر وسائل کا استعمال شدہ بلاک؛ 1b=ہر دوسرے وسائل کا استعمال شدہ بلاک |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | ان پٹ | صارف طیارہ ڈیٹا سیکشن کا ابتدائی PRB۔ قدر کی حد: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | ان پٹ | PRBs کی وضاحت کریں جہاں صارف کے جہاز کا ڈیٹا سیکشن درست ہے۔ | tx_metadata_i[7:0] |
| قدر کی حد: {0000 0001b-1111 1111b، 0000 0000b = تمام PRBs مخصوص سب کیرئیر اسپیسنگ (SCS) اور کیریئر بینڈوڈتھ میں } | ||||
| tx_u_udCompHdr | 8 | ان پٹ | ڈیٹا سیکشن میں صارف ڈیٹا کی کمپریشن طریقہ اور IQ بٹ چوڑائی کی وضاحت کریں۔ قدر کی حد: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
جدول 14. rx_metadata_valid_i/o
|
سگنل کا نام |
بٹ چوڑائی | سمت | تفصیل |
میٹا ڈیٹا میپنگ |
| rx_sec_hdr_valid | 1 | آؤٹ پٹ | جب rx_sec_hdr_valid 1 ہے، U-plane سیکشن ڈیٹا فیلڈز درست ہیں۔ عام ہیڈر IEs درست ہوتے ہیں جب rx_sec_hdr_valid پر زور دیا جاتا ہے، avst_sink_u_startofpacket اور avst_sink_u_valid کے ساتھ مطابقت پذیر ہوتا ہے۔ جب rx_sec_hdr_valid کا دعویٰ کیا جاتا ہے، avst_sink_u_valid کے ساتھ مطابقت پذیر ہوتا ہے تو دہرائے جانے والے سیکشن IE درست ہوتے ہیں۔ avst_sink_u_data میں نئے سیکشن PRB فیلڈز فراہم کرنے پر، rx_sec_hdr_valid کے ساتھ نئے سیکشن IEs فراہم کریں۔ |
rx_metadata_valid_o |
ٹیبل 15. rx_metadata_o 128 بٹ آؤٹ پٹ
| سگنل کا نام | بٹ چوڑائی | سمت | تفصیل |
میٹا ڈیٹا میپنگ |
| محفوظ | 32 | آؤٹ پٹ | محفوظ | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | آؤٹ پٹ | پیکٹ کا SeqID، جو eCPRI ٹرانسپورٹ ہیڈر سے نکالا گیا ہے۔ | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | آؤٹ پٹ | eCPRI ٹرانسپورٹ کے لیے PCID اور RoE ٹرانسپورٹ کے لیے RoEflowId | rx_metadata_o[79:64] |
| محفوظ | 4 | آؤٹ پٹ | محفوظ | rx_metadata_o[63:60] |
| rx_u_data ڈائریکشن | 1 | آؤٹ پٹ | جی این بی ڈیٹا کی سمت۔ قدر کی حد: {0b=Rx (یعنی اپ لوڈ)، 1b=Tx (یعنی ڈاؤن لوڈ)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | آؤٹ پٹ | IQ ڈیٹا اور ایئر انٹرفیس کے درمیان استعمال کرنے کے لیے چینل فلٹر کے لیے ایک انڈیکس کی وضاحت کرتا ہے۔ قدر کی حد: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | آؤٹ پٹ | 10 ایم ایس فریموں کے لیے ایک کاؤنٹر (ریپنگ پیریڈ 2.56 سیکنڈ)، خاص طور پر frameId= فریم نمبر ماڈیولو 256۔ قدر کی حد: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | آؤٹ پٹ | 1 ایم ایس فریم کے اندر 10ms ذیلی فریموں کے لیے ایک کاؤنٹر۔ قدر کی حد: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | آؤٹ پٹ | 1ms سب فریم کے اندر سلاٹ نمبر۔ ایک ذیلی فریم میں تمام سلاٹ اس پیرامیٹر کے ذریعہ شمار کیے جاتے ہیں۔ قدر کی حد: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | آؤٹ پٹ | ایک سلاٹ کے اندر ایک علامت نمبر کی شناخت کرتا ہے۔ قدر کی حد: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | آؤٹ پٹ | سیکشن آئی ڈی ڈیٹا سے وابستہ متعلقہ سی-پلین میسج (اور سیکشن ٹائپ) کے لیے U-plane ڈیٹا سیکشن کا نقشہ بناتا ہے۔ قدر کی حد: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | آؤٹ پٹ | ریسورس بلاک انڈیکیٹر۔ اشارہ کرتا ہے کہ آیا ہر ریسورس بلاک استعمال کیا گیا ہے یا ہر دوسرا وسیلہ استعمال کیا گیا ہے۔ قدر کی حد: {0b=ہر وسائل کا استعمال شدہ بلاک؛ 1b=ہر دوسرے وسائل کا استعمال شدہ بلاک |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | آؤٹ پٹ | صارف طیارہ ڈیٹا سیکشن کا ابتدائی PRB۔ قدر کی حد: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | آؤٹ پٹ | PRBs کی وضاحت کرتا ہے جہاں صارف کے طیارے کا ڈیٹا سیکشن درست ہے۔ قدر کی حد: {0000 0001b-1111 1111b، 0000 0000b = تمام PRBs مخصوص SCS اور کیریئر بینڈوتھ میں } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | آؤٹ پٹ | ڈیٹا سیکشن میں صارف ڈیٹا کی کمپریشن طریقہ اور IQ بٹ چوڑائی کی وضاحت کرتا ہے۔ قدر کی حد: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
CSR انٹرفیس سگنلز
ٹیبل 16. CSR انٹرفیس سگنلز
| سگنل کا نام | بٹ چوڑائی | سمت |
تفصیل |
| csr_address | 16 | ان پٹ | کنفیگریشن رجسٹر کا پتہ۔ |
| csr_write | 1 | ان پٹ | کنفیگریشن رجسٹر رائٹ ایبل۔ |
| csr_writedata | 32 | ان پٹ | کنفیگریشن رجسٹر ڈیٹا لکھیں۔ |
| csr_readdata | 32 | آؤٹ پٹ | کنفیگریشن رجسٹر ڈیٹا پڑھیں۔ |
| csr_read | 1 | ان پٹ | کنفیگریشن رجسٹر پڑھنے کو فعال کریں۔ |
| csr_readdatavalid | 1 | آؤٹ پٹ | کنفیگریشن رجسٹر پڑھا ڈیٹا درست ہے۔ |
| csr_waitrequest | 1 | آؤٹ پٹ | کنفیگریشن رجسٹر انتظار کی درخواست۔ |
فرونتھول کمپریشن آئی پی رجسٹر
کنٹرول اور اسٹیٹس انٹرفیس کے ذریعے فرنٹ ہال کمپریشن فعالیت کو کنٹرول اور مانیٹر کریں۔
جدول 17۔ رجسٹر کا نقشہ
| CSR_ADDRESS (ورڈ آفسیٹ) | نام رجسٹر کریں۔ |
| 0x0 | کمپریشن_موڈ |
| 0x1 | tx_error |
| 0x2 | rx_error |
ٹیبل 18. کمپریشن_موڈ رجسٹر
| بٹ چوڑائی | تفصیل | رسائی |
HW ری سیٹ ویلیو |
| 31:9 | محفوظ | RO | 0x0 |
| 8:8 | فنکشنل موڈ: • 1'b0 جامد کمپریشن موڈ ہے۔ • 1'b1 متحرک کمپریشن موڈ ہے۔ |
RW | 0x0 |
| 7:0 | جامد صارف ڈیٹا کمپریشن ہیڈر: • 7:4 udIqWidth ہے۔ - 4'b0000 16 بٹس ہے۔ - 4'b1111 15 بٹس ہے۔ -: - 4'b0001 1 بٹ ہے۔ • 3:0 udCompMeth ہے۔ - 4'b0000 کوئی کمپریشن نہیں ہے۔ - 4'b0001 بلاک فلوٹنگ پوائنٹ ہے۔ — 4'b0011 µ-قانون ہے۔ • دیگر محفوظ ہیں۔ |
RW | 0x0 |
ٹیبل 19. tx ایرر رجسٹر
| بٹ چوڑائی | تفصیل | رسائی |
HW ری سیٹ ویلیو |
| 31:2 | محفوظ | RO | 0x0 |
| 1:1 | غلط IqWidth۔ اگر یہ غلط یا غیر تعاون یافتہ Iqwidth کا پتہ لگاتا ہے تو IP Iqwidth کو 0 (16-bit Iqwidth) پر سیٹ کرتا ہے۔ | RW1C | 0x0 |
| 0:0 | غلط کمپریشن طریقہ۔ آئی پی پیکٹ کو گرا دیتا ہے۔ | RW1C | 0x0 |
ٹیبل 20. rx ایرر رجسٹر
| بٹ چوڑائی | تفصیل | رسائی |
HW ری سیٹ ویلیو |
| 31:8 | محفوظ | RO | 0x0 |
| 1:1 | غلط IqWidth۔ آئی پی پیکٹ کو گرا دیتا ہے۔ | RW1C | 0x0 |
| 0:0 | غلط کمپریشن طریقہ۔ آئی پی کمپریشن کا طریقہ درج ذیل ڈیفالٹ سپورٹ شدہ کمپریشن طریقہ پر سیٹ کرتا ہے: • فعال صرف بلاک فلوٹنگ پوائنٹ: پہلے سے طے شدہ بلاک فلوٹنگ پوائنٹ۔ • صرف μ-قانون کو فعال کیا گیا: ڈیفالٹ سے μ-قانون۔ • بلاک فلوٹنگ پوائنٹ اور μ-قانون دونوں کو فعال کیا: بلاک فلوٹنگ پوائنٹ کے لیے ڈیفالٹ۔ |
RW1C | 0x0 |
فرونتھول کمپریشن انٹیل ایف پی جی اے آئی پی یوزر گائیڈ آرکائیو
اس دستاویز کے تازہ ترین اور پچھلے ورژن کے لیے، ملاحظہ کریں: Fronthaul Compression Intel FPGA IP یوزر گائیڈ۔ اگر IP یا سافٹ ویئر ورژن درج نہیں ہے تو، پچھلے IP یا سافٹ ویئر ورژن کے لیے صارف گائیڈ لاگو ہوتا ہے۔
فرونتھول کمپریشن انٹیل ایف پی جی اے آئی پی یوزر گائیڈ کے لیے دستاویز پر نظرثانی کی تاریخ
|
دستاویز کا ورژن |
انٹیل کوارٹس پرائم ورژن | IP ورژن |
تبدیلیاں |
| 2022.08.08 | 21.4 | 1.0.1 | درست میٹا ڈیٹا چوڑائی 0 سے 0 (میٹا ڈیٹا پورٹس کو غیر فعال کریں)۔ |
| 2022.03.22 | 21.4 | 1.0.1 | • تبدیل شدہ سگنل کی تفصیل: — tx_avst_sink_data اور tx_avst_source_data — rx_avst_sink_data اور rx_avst_source_data شامل کر دیا گیا۔ ڈیوائس سپورٹڈ سپیڈ گریڈز میز شامل کر دیا گیا۔ کارکردگی اور وسائل کا استعمال |
| 2021.12.07 | 21.3 | 1.0.0 | اپ ڈیٹ شدہ آرڈرنگ کوڈ۔ |
| 2021.11.23 | 21.3 | 1.0.0 | ابتدائی رہائی۔ |
انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔ *دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔
آن لائن ورژن
تاثرات بھیجیں۔
ID: 709301
یو جی 20346
ورژن: 2022.08.08
ISO 9001:2015 رجسٹرڈ
دستاویزات / وسائل
 |
انٹیل فرونتھول کمپریشن ایف پی جی اے آئی پی [پی ڈی ایف] یوزر گائیڈ فرونتھول کمپریشن ایف پی جی اے آئی پی، فرونتھول، کمپریشن ایف پی جی اے آئی پی، ایف پی جی اے آئی پی |
 |
انٹیل فرونتھول کمپریشن ایف پی جی اے آئی پی [پی ڈی ایف] یوزر گائیڈ UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, کمپریشن FPGA IP, FPGA IP |
