intel Fronthaul සම්පීඩන FPGA IP පරිශීලක මාර්ගෝපදේශය

Fronthaul සම්පීඩන FPGA IP
පරිශීලක මාර්ගෝපදේශය

අන්තර්ගතය සඟවන්න

1 Fronthaul සම්පීඩන FPGA IP

2 Fronthaul Compression Intel® FPGA IP ගැන

3 Fronthaul Compression Intel FPGA IP සමඟ ආරම්භ කිරීම

4 Fronthaul සම්පීඩන IP ක්රියාකාරී විස්තරය

5 Fronthaul සම්පීඩන IP රෙජිස්ටර්

6 Fronthaul Compression Intel FPGA IPs User Guide Archive

7 Fronthaul Compression Intel FPGA IP පරිශීලක මාර්ගෝපදේශය සඳහා ලේඛන සංශෝධන ඉතිහාසය

8 ලේඛන / සම්පත්

8.1 යොමු කිරීම්

9 අදාළ පළ කිරීම්

Fronthaul සම්පීඩන FPGA IP

Fronthaul Compression Intel® FPGA IP පරිශීලක මාර්ගෝපදේශය
Intel® Quartus® Prime සඳහා යාවත්කාලීන කරන ලදී
නිර්මාණ කට්ටලය: 21.4 IP
අනුවාදය: 1.0.1

Fronthaul Compression Intel® FPGA IP ගැන

Fronthaul Compression IP U-plane IQ දත්ත සඳහා සම්පීඩනය සහ විසංයෝජනය වලින් සමන්විත වේ. සම්පීඩන එන්ජිම පරිශීලක දත්ත සම්පීඩන ශීර්ෂය (udCompHdr) මත පදනම්ව µ-නීතිය හෝ අවහිර පාවෙන ලක්ෂ්‍ය සම්පීඩනය ගණනය කරයි. මෙම IP IQ දත්ත, වාහක සංඥා සහ පාර-දත්ත සහ පැතිබෑන්ඩ් සංඥා සඳහා Avalon ප්‍රවාහ අතුරුමුහුණතක් භාවිතා කරයි, සහ පාලන සහ තත්ව රෙජිස්ටර් (CSRs) සඳහා Avalon මතක සිතියම්ගත අතුරුමුහුණත භාවිතා කරයි.
O-RAN පිරිවිතර O-RAN Fronthaul Control, User and Synchronization Plane Version 3.0 අප්‍රේල් 2020 (O-RAN-WG4.CUS) හි නිශ්චිතව දක්වා ඇති කොටසේ ගෙවීම් රාමු ආකෘතියට අනුව IP සිතියම් සම්පීඩිත IQ සහ පරිශීලක දත්ත සම්පීඩන පරාමිතිය (udCompParam) .0-v03.00). Avalon streaming sink සහ source interface දත්ත පළල යෙදුම් අතුරුමුහුණත සඳහා 128-bits වන අතර 64:2 හි උපරිම compressoin අනුපාතයට සහාය වීම සඳහා ප්‍රවාහන අතුරුමුහුණත සඳහා බිටු 1 කි.
අදාළ තොරතුරු
O-RAN webඅඩවිය
1.1 Fronthaul Compression Intel® FPGA IP විශේෂාංග

-නීතිය සහ වාරණ පාවෙන ලක්ෂ්‍ය සම්පීඩනය සහ විසංයෝජනය
IQ පළල 8-bit සිට 16-bit දක්වා

U-plane IQ ආකෘතියේ සහ සම්පීඩන ශීර්ෂයේ ස්ථිතික සහ ගතික වින්‍යාසය
බහු කොටස් පැකට්ටුව (O-RAN අනුකූලතාව ක්‍රියාත්මක නම්)

1.2 Fronthaul Compression Intel® FPGA IP උපාංග පවුලේ සහාය
Intel FPGA IP සඳහා පහත උපාංග ආධාරක මට්ටම් ඉදිරිපත් කරයි:

අත්තිකාරම් සහාය - මෙම උපාංග පවුල සඳහා අනුකරණය සහ සම්පාදනය සඳහා IP ලබා ගත හැකිය. FPGA වැඩසටහන්කරණය file (.pof) Quartus Prime Pro Stratix 10 සංස්කරණ බීටා මෘදුකාංග සඳහා සහය නොපවතින අතර එවැනි IP කාල සීමාවක් වසා දැමීම සහතික කළ නොහැක. කාල ආකෘතිවලට මුල් පශ්චාත් පිරිසැලසුම් තොරතුරු මත පදනම් වූ ප්‍රමාදයන් පිළිබඳ මූලික ඉංජිනේරු ඇස්තමේන්තු ඇතුළත් වේ. සිලිකන් පරීක්ෂාව සැබෑ සිලිකන් සහ කාල මාදිලි අතර සහසම්බන්ධය වැඩි දියුණු කරන බැවින් කාල ආකෘති වෙනස් වීමට යටත් වේ. පද්ධති ගෘහ නිර්මාණ ශිල්පය සහ සම්පත් උපයෝජන අධ්‍යයනය, අනුකරණය, පින්අවුට්, පද්ධති ප්‍රමාද තක්සේරු කිරීම්, මූලික කාල තක්සේරු කිරීම් (නල මාර්ග අයවැයකරණය) සහ I/O හුවමාරු උපාය (දත්ත-මාර්ග පළල, පිපිරුම් ගැඹුර, I/O ප්‍රමිති හුවමාරු කිරීම් සඳහා ඔබට මෙම IP හරය භාවිතා කළ හැක. )

මූලික සහාය - Intel මෙම උපාංග පවුල සඳහා මූලික කාල ආකෘති සමඟ IP හරය සත්‍යාපනය කරයි. IP හරය සියලුම ක්‍රියාකාරී අවශ්‍යතා සපුරාලයි, නමුත් උපාංග පවුල සඳහා තවමත් කාල විශ්ලේෂණ සිදුවෙමින් පවතී. නිෂ්පාදන සැලසුම් වලදී ඔබට එය ප්‍රවේශමෙන් භාවිතා කළ හැකිය.
අවසාන සහාය-Intel මෙම උපාංග පවුල සඳහා අවසාන කාල මාදිලි සමඟ IP සත්‍යාපනය කරයි. IP උපාංග පවුල සඳහා සියලුම ක්‍රියාකාරී සහ කාල අවශ්‍යතා සපුරාලයි. නිෂ්පාදන සැලසුම් වලදී ඔබට එය භාවිතා කළ හැකිය.

වගුව 1. Fronthaul සම්පීඩන IP උපාංගය පවුලේ සහාය

උපාංග පවුල	සහාය
Intel® Agilex™ (ඊ-ටයිල්)	පූර්වගාමී
Intel Agilex (F-ටයිල්)	අත්තිකාරම්
Intel Arria® 10	අවසන්
Intel Stratix® 10 (H-, සහ E-ටයිල් උපාංග පමණි)	අවසන්
වෙනත් උපාංග පවුල්	සහයෝගයක් නැත

වගුව 2. උපාංග සහය දක්වන වේග ශ්‍රේණි

උපාංග පවුල	FPGA Fabric Speed Grade
ඉන්ටෙල් ඇජිලෙක්ස්	3
Intel Arria 10	2
Intel Stratix 10	2

1.3 Fronthaul Compression Intel FPGA IP සඳහා තොරතුරු නිකුත් කරන්න
Intel FPGA IP අනුවාද v19.1 දක්වා Intel Quartus® Prime Design Suite මෘදුකාංග අනුවාදවලට ගැලපේ. ඉන්ටෙල් ක්වාටස් ප්‍රයිම් ඩිසයින් සූට් මෘදුකාංග අනුවාදය 19.2 සිට, ඉන්ටෙල් එෆ්පීජීඒ අයිපී නව අනුවාද ක්‍රමයක් ඇත.
එක් එක් Intel Quartus Prime මෘදුකාංග අනුවාදය සමඟ Intel FPGA IP අනුවාදය (XYZ) අංකය වෙනස් විය හැක. වෙනසක්:

X IP හි ප්රධාන සංශෝධනයක් දක්වයි. ඔබ Intel Quartus Prime මෘදුකාංගය යාවත්කාලීන කරන්නේ නම්, ඔබ IP නැවත උත්පාදනය කළ යුතුය.

Y මඟින් IP නව විශේෂාංග ඇතුළත් වේ. මෙම නව විශේෂාංග ඇතුළත් කිරීමට ඔබේ IP නැවත උත්පාදනය කරන්න.
Z පෙන්නුම් කරන්නේ IP හි සුළු වෙනස්කම් ඇතුළත් වේ. මෙම වෙනස්කම් ඇතුළත් කිරීමට ඔබගේ IP නැවත උත්පාදනය කරන්න.

වගුව 3. Fronthaul සම්පීඩන IP නිකුත් කිරීමේ තොරතුරු

අයිතමය	විස්තරය
අනුවාදය	1.0.1
නිකුත් කරන දිනය	පෙබරවාරි 2022
ඇණවුම් කේතය	IP-FH-COMP

1.4 Fronthaul සම්පීඩන කාර්ය සාධනය සහ සම්පත් භාවිතය
Intel Agilex උපාංගයක්, Intel Arria 10 උපාංගයක් සහ Intel Stratix 10 උපාංගයක් ඉලක්ක කරගත් IP හි සම්පත්
වගුව 4. Fronthaul සම්පීඩන කාර්ය සාධනය සහ සම්පත් භාවිතය
සියලුම ඇතුළත් කිරීම් සම්පීඩන සහ විසංයෝජන දත්ත දිශාව IP සඳහා වේ

උපාංගය	IP	ALMs	ලොජික් රෙජිස්ටර්		M20K
උපාංගය		ALMs	ප්රාථමික	ද්විතියික	M20K
ඉන්ටෙල් ඇජිලෙක්ස්	Block-floating point	14,969	25,689	6,093	0
	µ-නීතිය	22,704	39,078	7,896	0
	බ්ලොක්-පාවෙන ලක්ෂ්‍යය සහ µ-නීතිය	23,739	41,447	8,722	0
	බ්ලොක්-පාවෙන ලක්ෂ්‍යය, µ-නීතිය සහ විස්තීරණ IQ පළල	23,928	41,438	8,633	0
Intel Arria 10	Block-floating point	12,403	16,156	5,228	0
	µ-නීතිය	18,606	23,617	5,886	0
	බ්ලොක්-පාවෙන ලක්ෂ්‍යය සහ µ-නීතිය	19,538	24,650	6,140	0
	බ්ලොක්-පාවෙන ලක්ෂ්‍යය, µ-නීතිය සහ විස්තීරණ IQ පළල	19,675	24,668	6,141	0
Intel Stratix 10	Block-floating point	16,852	30,548	7,265	0
	µ-නීතිය	24,528	44,325	8,080	0
	බ්ලොක්-පාවෙන ලක්ෂ්‍යය සහ µ-නීතිය	25,690	47,357	8,858	0
	බ්ලොක්-පාවෙන ලක්ෂ්‍යය, µ-නීතිය සහ විස්තීරණ IQ පළල	25,897	47,289	8,559	0

Fronthaul Compression Intel FPGA IP සමඟ ආරම්භ කිරීම

Fronthaul සම්පීඩන IP ස්ථාපනය කිරීම, පරාමිතිකරණය කිරීම, අනුකරණය කිරීම සහ ආරම්භ කිරීම විස්තර කරයි.
2.1 Fronthaul සම්පීඩන IP ලබා ගැනීම, ස්ථාපනය කිරීම සහ බලපත්‍ර ලබා දීම
Fronthaul Compression IP යනු Intel Quartus Prime නිකුතුව සමඟ ඇතුළත් නොවන දීර්ඝ Intel FPGA IP වේ.

ඔබට My Intel ගිණුමක් නොමැති නම් එය සාදන්න.

ස්වයං සේවා බලපත්‍ර මධ්‍යස්ථානයට (SSLC) ප්‍රවේශ වීමට ලොග් වන්න.
Fronthaul සම්පීඩන IP මිලදී ගන්න.

SSLC පිටුවේ, IP සඳහා ධාවනය ක්ලික් කරන්න. SSLC මඟින් ඔබගේ IP ස්ථාපනය සඳහා මඟ පෙන්වීම සඳහා ස්ථාපන සංවාද කොටුවක් සපයයි.
Intel Quartus Prime ෆෝල්ඩරය ඇති ස්ථානයටම ස්ථාපනය කරන්න.

වගුව 5. Fronthaul සම්පීඩන ස්ථාපන ස්ථාන

ස්ථානය	මෘදුකාංග	වේදිකාව
:\intelFPGA_pro\\quartus\ip \altera_Cloud	Intel Quartus Prime Pro සංස්කරණය	වින්ඩෝස් *
:/intelFPGA_pro// quartus/ip/altera_Cloud	Intel Quartus Prime Pro සංස්කරණය	ලිනක්ස් *

Figure 1. Fronthaul Compression IP ස්ථාපන නාමාවලිය ව්‍යුහය Intel Quartus Prime ස්ථාපන නාමාවලිය

Fronthaul Compression Intel FPGA IP දැන් IP නාමාවලියෙහි දිස්වේ.
අදාළ තොරතුරු

Intel FPGA webඅඩවිය

ස්වයං සේවා බලපත්‍ර මධ්‍යස්ථානය (SSLC)

2.2 Fronthaul සම්පීඩන IP පරාමිතිකරණය කිරීම
IP පරාමිති සංස්කාරකය තුළ ඔබගේ අභිරුචි IP විචලනය ඉක්මනින් වින්‍යාස කරන්න.

ඔබේ IP හරය ඒකාබද්ධ කිරීමට Intel Quartus Prime Pro සංස්කරණ ව්‍යාපෘතියක් සාදන්න.
ඒ. Intel Quartus Prime Pro සංස්කරණයේ, ක්ලික් කරන්න File නව Intel Quartus Prime ව්‍යාපෘතියක් නිර්මාණය කිරීමට නව ව්‍යාපෘති විශාරද, හෝ File පවතින Quartus Prime ව්‍යාපෘතියක් විවෘත කිරීමට ව්‍යාපෘතිය විවෘත කරන්න. විශාරද උපාංගයක් සඳහන් කිරීමට ඔබෙන් විමසයි.
බී. IP සඳහා වේග ශ්‍රේණි අවශ්‍යතා සපුරාලන උපාංග පවුල සඳහන් කරන්න.
c. Finish ක්ලික් කරන්න.
IP නාමාවලියෙහි, Fronthaul Compression Intel FPGA IP තෝරන්න. නව IP විචලනය කවුළුව දිස්වේ.
ඔබගේ නව අභිරුචි IP විචලනය සඳහා ඉහළ මට්ටමේ නමක් සඳහන් කරන්න. පරාමිති සංස්කාරකය IP විචල්‍ය සැකසුම් a හි සුරකියි file නම් කර ඇත .ip.
හරි ක්ලික් කරන්න. පරාමිති සංස්කාරකය දිස්වේ.
රූපය 2. Fronthaul සම්පීඩන IP පරාමිති සංස්කාරකය
ඔබගේ IP විචලනය සඳහා පරාමිතීන් සඳහන් කරන්න. විශේෂිත IP පරාමිතීන් පිළිබඳ තොරතුරු සඳහා පරාමිති වෙත යොමු වන්න.
Design Ex ක්ලික් කරන්නample ටැබය සහ ඔබේ නිර්මාණය සඳහා පරාමිතීන් සඳහන් කරන්න example.
රූපය 3. නිර්මාණ Example පරාමිති සංස්කාරකය
HDL උත්පාදනය ක්ලික් කරන්න. Generation සංවාද කොටුව දිස්වේ.
ප්‍රතිදානය සඳහන් කරන්න file උත්පාදන විකල්ප, ඉන්පසු උත්පාදනය ක්ලික් කරන්න. IP විචලනය fileඔබගේ පිරිවිතරයන්ට අනුව උත්පාදනය කරන්න.
Finish ක්ලික් කරන්න. පරාමිති සංස්කාරකය ඉහළ මට්ටමේ .ip එකතු කරයි file වත්මන් ව්යාපෘතියට ස්වයංක්රීයව. .ip අතින් එකතු කිරීමට ඔබෙන් විමසන්නේ නම් file ව්‍යාපෘතියට, Project Add/Remove ක්ලික් කරන්න Fileඑකතු කිරීමට ව්‍යාපෘතියේ s file.
ඔබගේ IP විචලනය උත්පාදනය කිරීමෙන් සහ ක්ෂණිකව ලබා දීමෙන් පසු, තොට සම්බන්ධ කිරීමට සුදුසු පින් පැවරුම් සිදු කරන්න සහ ඕනෑම සුදුසු එක්-උදාහරණ RTL පරාමිති සකසන්න.

2.2.1. Fronthaul සම්පීඩන IP පරාමිතීන්
වගුව 6. Fronthaul සම්පීඩන IP පරාමිතීන්

නම	වලංගු අගයන්	විස්තරය
දත්ත දිශාව	TX සහ RX, TX පමණයි, RX පමණයි	සම්පීඩනය සඳහා TX තෝරන්න; විසංයෝජනය සඳහා RX.
සම්පීඩන ක්රමය	BFP, mu-Law, or BFP සහ mu-Law	බ්ලොක් පාවෙන ලක්ෂ්‍යය, µ-නීතිය හෝ දෙකම තෝරන්න.

පාරදත්ත පළල	0 (පාරදත්ත වරාය අක්‍රීය කරන්න), 32, 64, 96, 128 (බිට්)	පාරදත්ත බසයේ බිට් පළල සඳහන් කරන්න (සම්පීඩිත නොකළ දත්ත).
දිගු කළ IQ පළල සබල කරන්න	සක්‍රිය හෝ අක්‍රිය	8-bit සිට 16-bit දක්වා සහය දක්වන IqWidth සඳහා ක්‍රියාත්මක කරන්න. 9, 12, 14 සහ 16-bits හි සහය දක්වන IqWidth සඳහා අක්‍රිය කරන්න.
O-RAN අනුකූල	සක්‍රිය හෝ අක්‍රිය	පාරදත්ත තොට සඳහා ORAN IP සිතියම්ගත කිරීම අනුගමනය කිරීමට ක්‍රියාත්මක කර එක් එක් කොටස් ශීර්ෂය සඳහා පාරදත්ත වලංගු සංඥා තහවුරු කරන්න. IP 128-bit පළල පාර-දත්ත සඳහා පමණක් සහය දක්වයි. IP එක පැකට්ටුවකට තනි අංශයක් සහ බහු කොටස් සඳහා සහය දක්වයි. පාරදත්ත වලංගු ප්‍රකාශයක් සමඟ එක් එක් කොටසෙහි පාරදත්ත වලංගු වේ. සිතියම්ගත කිරීමේ අවශ්‍යතාවයකින් තොරව IP පාර-දත්ත පාස්ත්‍රෝ වාහක සංඥා ලෙස භාවිතා කරන ලෙස ක්‍රියාවිරහිත කරන්න (උදා: U-plane numPrb උපකල්පනය කරන්නේ 0). IP පාර-දත්ත පළල 0 සඳහා සහය දක්වයි (පාර-දත්ත වරාය අක්‍රීය කරන්න), බිටු 32, 64, 96, 128. IP පැකට්ටුවකට තනි කොටසකට සහය දක්වයි. පාර-දත්ත වලංගු වන්නේ එක් එක් පැකට්ටුව සඳහා පාර-දත්ත වලංගු ප්‍රකාශයේ එක් වරක් පමණි.

2.3 උත්පාදනය කරන ලද IP File ව්යුහය
Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය පහත IP core ප්‍රතිදානය ජනනය කරයි file ව්යුහය.
වගුව 7. ජනනය කරන ලද IP Files

File නම	විස්තරය
<your_ip>.ip	Platform Designer පද්ධතිය හෝ ඉහළ මට්ටමේ IP විචලනය file.your_ip> යනු ඔබ ඔබේ IP විචලනය ලබා දෙන නමයි.
<your_ip>.cmp	VHDL සංරචක ප්‍රකාශය (.cmp) file පාඨයකි file VHDL නිර්මාණයේදී ඔබට භාවිතා කළ හැකි දේශීය සාමාන්‍ය සහ වරාය අර්ථ දැක්වීම් අඩංගු වේ files.
<your_ip>.html	සම්බන්ධතා තොරතුරු අඩංගු වාර්තාවක්, එය සම්බන්ධ කර ඇති එක් එක් ස්වාමියා සම්බන්ධයෙන් එක් එක් වහලෙකුගේ ලිපිනය පෙන්වන මතක සිතියමක් සහ පරාමිති පැවරුම්.
<your_ip>_generation.rpt	IP හෝ Platform Designer උත්පාදන ලොගය file. IP උත්පාදනය අතරතුර පණිවිඩවල සාරාංශයක්.
<your_ip>.qgsimc	වර්ධක පුනර්ජනනයට සහාය වීම සඳහා අනුකරණ පරාමිතීන් ලැයිස්තුගත කරයි.
<your_ip>.qgsynthc	වර්ධක පුනර්ජනනයට සහාය වීම සඳහා සංශ්ලේෂණ පරාමිතීන් ලැයිස්තුගත කරයි.
<your_ip>.qip	Intel Quartus Prime මෘදුකාංගයේ IP සංරචකය ඒකාබද්ධ කිරීමට සහ සම්පාදනය කිරීමට IP සංරචකය පිළිබඳ අවශ්‍ය සියලු තොරතුරු අඩංගු වේ.
<your_ip>.sopcinfo	ඔබගේ Platform Designer පද්ධතියේ සම්බන්ධතා සහ IP සංරචක පරාමිතිකරණයන් විස්තර කරයි. ඔබ IP සංරචක සඳහා මෘදුකාංග ධාවක සංවර්ධනය කරන විට අවශ්‍යතා ලබා ගැනීමට ඔබට එහි අන්තර්ගතය විග්‍රහ කළ හැක. Nios® II මෙවලම් දාමය වැනි පහළ මෙවලම් මෙය භාවිතා කරයි file. .sopcinfo file සහ පද්ධතිය.එච් file Nios II මෙවලම් දාමය සඳහා ජනනය කරන ලද දාසයාට ප්‍රවේශ වන එක් එක් ස්වාමියාට සාපේක්ෂව එක් එක් වහලෙකු සඳහා ලිපින සිතියම් තොරතුරු ඇතුළත් වේ. විශේෂිත වහල් සංරචකයකට ප්‍රවේශ වීමට විවිධ ස්වාමිවරුන්ට වෙනස් ලිපින සිතියමක් තිබිය හැක.
<your_ip>.csv	IP සංරචකයේ යාවත්කාලීන තත්ත්වය පිළිබඳ තොරතුරු අඩංගු වේ.
<your_ip>.bsf	බ්ලොක් සංකේතයක් File (.bsf) Intel Quartus Prime Block Diagram හි භාවිතය සඳහා IP විචලනය නියෝජනය කිරීම Files (.bdf).
<your_ip>.spd	අවශ්‍ය ආදානය file ip-make-simscript සඳහා සහය දක්වන සිමියුලේටර් සඳහා simulation scripts උත්පාදනය කිරීමට. .spd file ලැයිස්තුවක් අඩංගු වේ fileඔබට ආරම්භ කළ හැකි මතකයන් පිළිබඳ තොරතුරු සමඟින්, අනුකරණය සඳහා ජනනය කරන ලද s.

<your_ip>.ppf	පින් සැලසුම්කරු File (.ppf) Pin Planner සමඟ භාවිතා කිරීම සඳහා නිර්මාණය කරන ලද IP සංරචක සඳහා වරාය සහ නෝඩ් පැවරුම් ගබඩා කරයි.
<your_ip>_bb.v	ඔබට Verilog කළු පෙට්ටිය (_bb.v) භාවිතා කළ හැක. file කළු පෙට්ටියක් ලෙස භාවිතා කිරීම සඳහා හිස් මොඩියුල ප්රකාශයක් ලෙස.
<your_ip>_inst.v හෝ _inst.vhd	HDL හිටපුample ක්ෂණික සැකිල්ල. මේකේ තියෙන දේවල් copy paste කරන්න පුළුවන් file ඔබගේ HDL වෙත file IP විචලනය ක්ෂණික කිරීමට.
<your_ip>.v හෝyour_ip>.vhd	HDL fileසංශ්ලේෂණය හෝ අනුකරණය සඳහා එක් එක් උප මොඩියුලය හෝ ළමා IP හරය ක්ෂණිකව ලබා දෙන s.
උපදේශක /	සමාකරණයක් පිහිටුවීමට සහ ධාවනය කිරීමට ModelSim* ස්ක්‍රිප්ට් msim_setup.tcl අඩංගු වේ.
සාරාංශය/vcs/ සාරාංශය/vcsmx/	VCS* සමාකරණයක් පිහිටුවීමට සහ ධාවනය කිරීමට shell script vcs_setup.sh අඩංගු වේ. shell script vcsmx_setup.sh සහ synopsys_ sim.setup අඩංගු වේ file VCS MX* සමාකරණයක් පිහිටුවීමට සහ ධාවනය කිරීමට.
කැඩෙන්ස්/	shell script එකක් ncsim_setup.sh සහ වෙනත් සැකසුම් අඩංගු වේ fileNCSIM* සමාකරණයක් පිහිටුවීමට සහ ධාවනය කිරීමට s.
aldec/	Aldec* අනුකරණයක් සැකසීමට සහ ධාවනය කිරීමට shell script rivierapro_setup.sh අඩංගු වේ.
xcelium/	ෂෙල් ස්ක්‍රිප්ට් xcelium_setup.sh සහ වෙනත් සැකසුම අඩංගු වේ fileXcelium* සමාකරණයක් සකසා ක්‍රියාත්මක කිරීමට s.
උප මොඩියුල /	HDL අඩංගු වේ fileIP core උප මොඩියුල සඳහා s.
<ළමා IP හරය>/	ජනනය කරන ලද සෑම ළමා IP මූලික නාමාවලියක් සඳහාම, Platform Designer විසින් synth/ සහ sim/ උප බහලුම් ජනනය කරයි.

Fronthaul සම්පීඩන IP ක්රියාකාරී විස්තරය

රූපය 4. Fronthaul සම්පීඩන IP සම්පීඩනය සහ විසංයෝජනය සමන්විත වේ. Fronthaul සම්පීඩන IP බ්ලොක් රූප සටහන

සම්පීඩනය සහ අවපීඩනය
පෙර සැකසුම් බ්ලොක් මත පදනම් වූ බිට් මාරු බ්ලොක් එකක් සම්පත් මූලද්‍රව්‍ය (REs) 12 ක සම්පත් බ්ලොක් එකක් සඳහා ප්‍රශස්ත බිට්-මාරු ජනනය කරයි. බ්ලොක් එක ප්‍රමාණාත්මක ශබ්දය අඩු කරයි, විශේෂයෙන් අඩු සඳහාamplitude samples. එබැවින්, එය සම්පීඩනය හඳුන්වා දෙන දෝෂ දෛශික විශාලත්වය (EVM) අඩු කරයි. සම්පීඩන ඇල්ගොරිතම බල අගයෙන් පාහේ ස්වාධීන වේ. සංකීර්ණ ආදානය උපකල්පනය කරමින් samples යනු x = x1 + jxQ, සම්පත් බ්ලොක් සඳහා සැබෑ සහ මනඃකල්පිත සංරචකවල උපරිම නිරපේක්ෂ අගය වන්නේ:
සම්පත් වාරණ සඳහා උපරිම නිරපේක්ෂ අගය තිබීම, පහත සමීකරණය එම සම්පත් කොටස වෙත පවරා ඇති වම් මාරු අගය තීරණය කරයි:මෙහි bitWidth යනු ආදාන බිටු පළල වේ.
IP 8, 9, 10, 11, 12, 13, 14, 15, 16 සම්පීඩන අනුපාත සඳහා සහය දක්වයි.
Mu-Law Compression සහ Decompression
ඇල්ගොරිතම කථන සම්පීඩනය බහුලව භාවිතා කරන Mu-law companding තාක්ෂණය භාවිතා කරයි. මෙම තාක්‍ෂණය, වටකුරු සහ බිටු කප්පාදුවට පෙර, f(x) ශ්‍රිතය සහිත සම්පීඩකයක් හරහා ආදාන අසම්පීඩ සංඥා, x පසුකර යයි. තාක්ෂණය මගින් සම්පීඩිත දත්ත, y, අතුරු මුහුණත හරහා යවයි. ලැබුණු දත්ත ප්‍රසාරණය වන ශ්‍රිතයක් හරහා ගමන් කරයි (එය සම්පීඩකයේ ප්‍රතිලෝමය වන F-1(y) තාක්‍ෂණය මගින් සම්පීඩිත නොකළ දත්ත අවම ප්‍රමාණකරණ දෝෂයකින් ප්‍රතිනිෂ්පාදනය කරයි.
සමීකරණය 1. සම්පීඩක සහ විසංයෝජනය කිරීමේ කාර්යයන්
Mu-law IQ සම්පීඩන ඇල්ගොරිතම O-RAN පිරිවිතර අනුගමනය කරයි.
අදාළ තොරතුරු
O-RAN webඅඩවිය
3.1 Fronthaul සම්පීඩන IP සංඥා
IP සම්බන්ධ කර පාලනය කරන්න.
Clock and Reset Interface Signals=
වගුව 8. ඔරලෝසුව සහ අතුරුමුහුණත් සංඥා යළි පිහිටුවන්න

සංඥා නම	බිටු පළල	දිශාව	විස්තරය
tx_clk	1	ආදානය	සම්ප්රේෂක ඔරලෝසුව. ඔරලෝසු සංඛ්‍යාතය 390.625 Gbps සඳහා 25 MHz සහ 156.25 Gbps සඳහා 10MHz වේ. සියලුම සම්ප්‍රේෂක අතුරුමුහුණත් සංඥා මෙම ඔරලෝසුවට සමමුහුර්ත වේ.
rx_clk	1	ආදානය	ග්රාහක ඔරලෝසුව. ඔරලෝසු සංඛ්‍යාතය 390.625 Gbps සඳහා 25 MHz සහ 156.25 Gbps සඳහා 10MHz වේ. සියලුම ග්‍රාහක අතුරුමුහුණත් සංඥා මෙම ඔරලෝසුවට සමමුහුර්ත වේ.
csr_clk	1	ආදානය	CSR අතුරුමුහුණත සඳහා ඔරලෝසුව. ඔරලෝසු සංඛ්‍යාතය 100 MHz වේ.

tx_rst_n	1	ආදානය	tx_clk වෙත සමමුහුර්ත සම්ප්‍රේෂක අතුරුමුහුණත සඳහා සක්‍රිය අඩු යළි පිහිටුවීම.
rx_rst_n	1	ආදානය	rx_clk වෙත සමමුහුර්ත ග්‍රාහක අතුරුමුහුණත සඳහා ක්‍රියාකාරී අඩු යළි පිහිටුවීම.
csr_rst_n	1	ආදානය	CSR අතුරුමුහුණත සඳහා සක්‍රිය අඩු යළි පිහිටුවීම csr_clk වෙත සමමුහුර්ත වේ.

ප්‍රවාහන අතුරුමුහුණත් සංඥා සම්ප්‍රේෂණය කරන්න
වගුව 9. ප්රවාහන අතුරුමුහුණත් සංඥා සම්ප්රේෂණය කරන්න
සියලුම සංඥා වර්ග අත්සන් නොකළ පූර්ණ සංඛ්‍යා වේ.

සංඥා නම	බිටු පළල	දිශාව	විස්තරය
tx_avst_source_valid	1	ප්රතිදානය	ප්‍රකාශ කළ විට, වලංගු දත්ත avst_source_data මත පවතින බව පෙන්නුම් කරයි.
tx_avst_source_data	64	ප්රතිදානය	udCompParam, iS ඇතුළු PRB ක්ෂේත්‍රample සහ qSample. ඊළඟ කොටසේ PRB ක්ෂේත්‍ර පෙර කොටසේ PRB ක්ෂේත්‍රයට සම්බන්ධ කර ඇත.
tx_avst_source_startofpacket	1	ප්රතිදානය	රාමුවක පළමු බයිටය දක්වයි.
tx_avst_source_endofpacket	1	ප්රතිදානය	රාමුවක අවසාන බයිටය දක්වයි.
tx_avst_source_ready	1	ආදානය	ප්‍රකාශ කළ විට, ප්‍රවාහන ස්තරය දත්ත පිළිගැනීමට සූදානම් බව පෙන්නුම් කරයි. මෙම අතුරුමුහුණත සඳහා readyLateency = 0.
tx_avst_source_empty	3	ප්රතිදානය	avst_source_endofpacket තහවුරු කරන විට avst_source_data හි හිස් බයිට් ගණන සඳහන් කරයි.
tx_udcomphdr_o	8	ප්රතිදානය	පරිශීලක දත්ත සම්පීඩන ශීර්ෂ ක්ෂේත්‍රය. tx_avst_source_valid සමග සමමුහුර්ත. සම්පීඩන ක්‍රමය සහ IQ bit පළල නිර්වචනය කරයි දත්ත කොටසක පරිශීලක දත්ත සඳහා. • [7:4] : udIqWidth • udIqWidth=16 සඳහා 0, එසේ නොමැතිනම් udIqWidth e,g,: — 0000b යනු I සහ Q එක් එක් බිටු 16ක් පළල; — 0001b යනු I සහ Q එක් එක් බිටු 1ක් පළල; — 1111b යනු I සහ Q එක් එක් බිටු 15 පළල වේ • [3:0] : udCompMeth - 0000b - සම්පීඩනය නැත — 0001b - වාරණ පාවෙන ලක්ෂ්යය — 0011b – µ-නීතිය - වෙනත් - අනාගත ක්රම සඳහා වෙන් කර ඇත.
tx_metadata_o	METADATA_WIDTH	ප්රතිදානය	සන්නායක සංඥා හරහා ගමන් කරන අතර සම්පීඩිත නොවේ. tx_avst_source_valid සමග සමමුහුර්ත. වින්‍යාසගත කළ හැකි බිටු පළල METADATA_WIDTH. ඔබ ඔන් කරන විට O-RAN අනුකූල, යොමු කරන්න වගුව 13 17 පිටුවේ. ඔබ අක්‍රිය කළ විට O-RAN අනුකූල, මෙම සංඥාව වලංගු වන්නේ tx_avst_source_startofpacket 1 වන විට පමණි. tx_metadata_o වලංගු සංඥාවක් නොමැති අතර වලංගු චක්‍රය දැක්වීමට tx_avst_source_valid භාවිතා කරයි. ඔබ තෝරන විට ලබා ගත නොහැක 0 පාරදත්ත වරාය අක්‍රීය කරන්න සඳහා පාරදත්ත පළල.

ප්‍රවාහන අතුරුමුහුණත් සංඥා ලබා ගන්න
වගුව 10. ප්රවාහන අතුරුමුහුණත් සංඥා ලබා ගන්න
මෙම අතුරු මුහුණතෙහි පසු පීඩනයක් නොමැත. Avalon streaming හිස් සංඥාවක් මෙම අතුරුමුහුණතෙහි අවශ්‍ය නොවේ මන්ද එය සැමවිටම ශුන්‍ය වේ.

සංඥා නම	බිටු පළල	දිශාව	විස්තරය
rx_avst_sink_valid	1	ආදානය	ප්‍රකාශ කළ විට, වලංගු දත්ත avst_sink_data මත පවතින බව පෙන්නුම් කරයි. මෙම අතුරුමුහුණතෙහි avst_sink_ready සංඥා නොමැත.
rx_avst_sink_data	64	ආදානය	udCompParam, iS ඇතුළු PRB ක්ෂේත්‍රample සහ qSample. ඊළඟ කොටසේ PRB ක්ෂේත්‍ර පෙර කොටසේ PRB ක්ෂේත්‍රයට සම්බන්ධ කර ඇත.
rx_avst_sink_startofpacket	1	ආදානය	රාමුවක පළමු බයිටය දක්වයි.
rx_avst_sink_endofpacket	1	ආදානය	රාමුවක අවසාන බයිටය දක්වයි.
rx_avst_sink_error	1	ආදානය	avst_sink_endofpacket ලෙස එම චක්‍රය තුළම ප්‍රකාශ කළ විට, වත්මන් පැකට්ටුව දෝෂ පැකට්ටුවක් බව පෙන්නුම් කරයි.
rx_udcomphdr_i	8	ආදානය	පරිශීලක දත්ත සම්පීඩන ශීර්ෂ ක්ෂේත්‍රය. rx_metadata_valid_i සමඟ සමමුහුර්ත. දත්ත කොටසක පරිශීලක දත්ත සඳහා සම්පීඩන ක්‍රමය සහ IQ bit පළල නිර්වචනය කරයි. • [7:4] : udIqWidth • udIqWidth=16 සඳහා 0, එසේ නොමැතිනම් udIqWidth ට සමාන වේ. උදා — 0000b යනු I සහ Q එක් එක් බිටු 16ක් පළල; — 0001b යනු I සහ Q එක් එක් බිටු 1ක් පළල; — 1111b යනු I සහ Q එක් එක් බිටු 15 පළල වේ • [3:0] : udCompMeth - 0000b - සම්පීඩනය නැත — 0001b - අවහිර පාවෙන ලක්ෂ්යය — 0011b – µ-නීතිය - වෙනත් - අනාගත ක්රම සඳහා වෙන් කර ඇත.
rx_metadata_i	METADATA_WIDTH	ආදානය	සංකෝචනය නොකළ වාහක සංඥා හරහා ගමන් කරයි. rx_metadata_i සංඥා වලංගු වන්නේ rx_metadata_valid_i තහවුරු කළ විට, rx_avst_sink_valid සමඟ සමමුහුර්ත වේ. වින්‍යාසගත කළ හැකි බිටු පළල METADATA_WIDTH. ඔබ ඔන් කරන විට O-RAN අනුකූල, යොමු කරන්න මේසය 15 18 පිටුවේ. ඔබ අක්රිය කරන විට O-RAN අනුකූල, මෙම rx_metadata_i සංඥාව වලංගු වන්නේ rx_metadata_valid_i සහ rx_avst_sink_startofpacket දෙකම 1 ට සමාන වන විට පමණි. ඔබ තෝරන විට ලබා ගත නොහැක. 0 පාරදත්ත වරාය අක්‍රීය කරන්න සඳහා පාරදත්ත පළල.
rx_metadata_valid_i	1	ආදානය	ශීර්ෂයන් (rx_udcomphdr_i සහ rx_metadata_i) වලංගු බව පෙන්නුම් කරයි. rx_avst_sink_valid සමග සමමුහුර්ත. අනිවාර්ය සංඥාව. O-RAN පසුගාමී ගැළපුම සඳහා, IP වල වලංගු පොදු ශීර්ෂක IEs සහ නැවත නැවතත් කොටස් IEs තිබේ නම් rx_metadata_valid_i තහවුරු කරන්න. rx_avst_sink_data හි නව කොටස් භෞතික සම්පත් බ්ලොක් (PRB) ක්ෂේත්‍ර සැපයීමේදී, rx_metadata_valid_i සමඟ rx_metadata_i ආදානය තුළ නව කොටස් IEs සපයන්න.

යෙදුම් අතුරුමුහුණත් සංඥා සම්ප්රේෂණය කරන්න
වගුව 11. යෙදුම් අතුරුමුහුණත් සංඥා සම්ප්රේෂණය කරන්න

සංඥා නම	බිටු පළල	දිශාව	විස්තරය
tx_avst_sink_valid	1	ආදානය	ප්‍රකාශ කළ විට, මෙම අතුරුමුහුණතෙහි වලංගු PRB ක්ෂේත්‍ර පවතින බව පෙන්නුම් කරයි. ප්‍රවාහ ප්‍රකාරයේදී ක්‍රියා කරන විට, පැකට්ටුවේ ආරම්භය සහ පැකට්ටුවේ අවසානය අතර වලංගු සංඥා අවපාතයක් නොමැති බවට සහතික වන්න එකම ව්‍යතිරේකය වන්නේ සූදානම් සංඥාව අක්‍රිය වූ විටය.
tx_avst_sink_data	128	ආදානය	ජාල බයිට් අනුපිළිවෙලෙහි යෙදුම් ස්ථරයෙන් දත්ත.
tx_avst_sink_startofpacket	1	ආදානය	පැකට්ටුවක පළමු PRB බයිටය දක්වන්න
tx_avst_sink_endofpacket	1	ආදානය	පැකට්ටුවක අවසාන PRB බයිටය දක්වන්න
tx_avst_sink_ready	1	ප්රතිදානය	ප්‍රකාශ කළ විට, O-RAN IP යෙදුම් අතුරුමුහුණතෙන් දත්ත පිළිගැනීමට සූදානම් බව පෙන්නුම් කරයි. මෙම අතුරුමුහුණත සඳහා readyLateency = 0
tx_udcomphdr_i	8	ආදානය	පරිශීලක දත්ත සම්පීඩන ශීර්ෂ ක්ෂේත්‍රය. tx_avst_sink_valid සමග සමමුහුර්ත. දත්ත කොටසක පරිශීලක දත්ත සඳහා සම්පීඩන ක්‍රමය සහ IQ bit පළල නිර්වචනය කරයි. • [7:4] : udIqWidth • udIqWidth=16 සඳහා 0, එසේ නොමැතිනම් udIqWidth ට සමාන වේ. උදා — 0000b යනු I සහ Q එක් එක් බිටු 16ක් පළල; — 0001b යනු I සහ Q එක් එක් බිටු 1ක් පළල; — 1111b යනු I සහ Q එක් එක් බිටු 15 පළල වේ • [3:0] : udCompMeth - 0000b - සම්පීඩනය නැත — 0001b - වාරණ පාවෙන ලක්ෂ්යය — 0011b – µ-නීතිය - වෙනත් - අනාගත ක්රම සඳහා වෙන් කර ඇත.
tx_metadata_i	METADATA_WIDTH	ආදානය	සන්නායක සංඥා හරහා ගමන් කරන අතර සම්පීඩිත නොවේ. tx_avst_sink_valid සමග සමමුහුර්ත. වින්‍යාසගත කළ හැකි බිටු පළල METADATA_WIDTH. ඔබ ඔන් කරන විට O-RAN අනුකූල, යොමු කරන්න මේසය 13 17 පිටුවේ. ඔබ අක්රිය කරන විට O-RAN අනුකූල, මෙම සංඥාව වලංගු වන්නේ tx_avst_sink_startofpacket 1 ට සමාන වූ විට පමණි. tx_metadata_i හි වලංගු සංඥා සහ භාවිතයන් නොමැත වලංගු චක්‍රය දැක්වීමට tx_avst_sink_valid. ඔබ තෝරන විට ලබා ගත නොහැක 0 පාරදත්ත වරාය අක්‍රීය කරන්න සඳහා පාරදත්ත පළල.

යෙදුම් අතුරුමුහුණත් සංඥා ලබා ගන්න
වගුව 12. යෙදුම් අතුරුමුහුණත් සංඥා ලබා ගන්න

සංඥා නම	බිටු පළල	දිශාව	විස්තරය
rx_avst_source_valid	1	ප්රතිදානය	ප්‍රකාශ කළ විට, මෙම අතුරුමුහුණතෙහි වලංගු PRB ක්ෂේත්‍ර පවතින බව පෙන්නුම් කරයි. මෙම අතුරුමුහුණතෙහි avst_source_ready සංඥා නොමැත.
rx_avst_source_data	128	ප්රතිදානය	ජාල බයිට් අනුපිළිවෙලින් යෙදුම් ස්ථරයට දත්ත.
rx_avst_source_startofpacket	1	ප්රතිදානය	පැකට්ටුවක පළමු PRB බයිටය දක්වයි
rx_avst_source_endofpacket	1	ප්රතිදානය	පැකට්ටුවක අවසාන PRB බයිටය දක්වයි
rx_avst_source_error	1	ප්රතිදානය	පැකට් වල දෝෂයක් ඇති බව පෙන්නුම් කරයි
rx_udcomphdr_o	8	ප්රතිදානය	පරිශීලක දත්ත සම්පීඩන ශීර්ෂ ක්ෂේත්‍රය. rx_avst_source_valid සමග සමමුහුර්ත. දත්ත කොටසක පරිශීලක දත්ත සඳහා සම්පීඩන ක්‍රමය සහ IQ bit පළල නිර්වචනය කරයි. • [7:4] : udIqWidth • udIqWidth=16 සඳහා 0, එසේ නොමැතිනම් udIqWidth ට සමාන වේ. උදා — 0000b යනු I සහ Q එක් එක් බිටු 16ක් පළල; — 0001b යනු I සහ Q එක් එක් බිටු 1ක් පළල; — 1111b යනු I සහ Q එක් එක් බිටු 15 පළල වේ • [3:0] : udCompMeth - 0000b - සම්පීඩනය නැත — 0001b - අවහිර පාවෙන ස්ථානය (BFP) — 0011b – µ-නීතිය - වෙනත් - අනාගත ක්රම සඳහා වෙන් කර ඇත.
rx_metadata_o	METADATA_WIDTH	ප්රතිදානය	සංකෝචනය නොකළ වාහක සංඥා හරහා ගමන් කරයි. rx_metadata_valid_o තහවුරු කරන විට rx_metadata_o සංඥා වලංගු වේ, rx_avst_source_valid සමග සමමුහුර්ත වේ. වින්‍යාස කළ හැකි බිටු පළල METADATA_WIDTH. ඔබ ඔන් කරන විට O-RAN අනුකූල, යොමු කරන්න වගුව 14 18 පිටුවේ. ඔබ අක්රිය කරන විට O-RAN අනුකූල, rx_metadata_o වලංගු වන්නේ rx_metadata_valid_o 1 ට සමාන වූ විට පමණි. ඔබ තෝරන විට ලබා ගත නොහැක 0 පාරදත්ත වරාය අක්‍රීය කරන්න සඳහා පාරදත්ත පළල.
rx_metadata_valid_o	1	ප්රතිදානය	ශීර්ෂයන් (rx_udcomphdr_o සහ rx_metadata_o) වලංගු වේ. rx_metadata_valid_o තහවුරු කරනු ලබන්නේ rx_metadata_o වලංගු වන විට, rx_avst_source_valid සමග සමමුහුර්ත වේ.

O-RAN පසුගාමී අනුකූලතාව සඳහා පාරදත්ත සිතියම්ගත කිරීම
වගුව 13. tx_metadata_i 128-bit ආදානය

සංඥා නම	බිටු පළල	දිශාව	විස්තරය	පාරදත්ත සිතියම්ගත කිරීම
වෙන් කර ඇත	16	ආදානය	වෙන් කර ඇත.	tx_metadata_i[127:112]
tx_u_size	16	ආදානය	ප්‍රවාහ ප්‍රකාරය සඳහා U-ප්ලේන් පැකට් ප්‍රමාණය බයිට් වලින්.	tx_metadata_i[111:96]
tx_u_seq_id	16	ආදානය	eCPRI ප්‍රවාහන ශීර්ෂයෙන් උපුටා ගන්නා ලද පැකට්ටුවේ SeqID.	tx_metadata_i[95:80]
tx_u_pc_id	16	ආදානය	eCPRI ප්‍රවාහනය සහ RoEflowId සඳහා PCID රේඩියෝ හරහා ඊතර්නෙට් (RoE) ප්‍රවාහනය සඳහා.	tx_metadata_i[79:64]
වෙන් කර ඇත	4	ආදානය	වෙන් කර ඇත.	tx_metadata_i[63:60]
tx_u_dataDirection	1	ආදානය	gNB දත්ත දිශාව. අගය පරාසය: {0b=Rx (එනම් උඩුගත කිරීම), 1b=Tx (එනම් බාගැනීම)}	tx_metadata_i[59]
tx_u_filterIndex	4	ආදානය	IQ දත්ත සහ වායු අතුරුමුහුණත අතර භාවිතා කළ යුතු නාලිකා පෙරහන සඳහා දර්ශකයක් නිර්වචනය කරයි. අගය පරාසය: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	ආදානය	10 ms රාමු සඳහා කවුන්ටරයක් (එතීමේ කාලය තත්පර 2.56), විශේෂයෙන් frameId= රාමු අංකය මොඩියුල 256. අගය පරාසය: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	ආදානය	1 ms රාමුවක් තුළ 10 ms උප රාමු සඳහා කවුන්ටරයක්. අගය පරාසය: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	ආදානය	මෙම පරාමිතිය 1 ms උප රාමුවක් තුළ ඇති තව් අංකය වේ. එක් උප රාමුවක ඇති සියලුම තව් මෙම පරාමිතිය මගින් ගණනය කෙරේ. අගය පරාසය: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=වෙන් කර ඇත}	tx_metadata_i[42:37]
tx_u_සංකේතය	6	ආදානය	තව් එකක් තුළ සංකේත අංකයක් හඳුනා ගනී. අගය පරාසය: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	ආදානය	SectionID මගින් U-plane දත්ත කොටස් දත්ත සමඟ සම්බන්ධිත C-plane පණිවිඩයට (සහ Section Type) සිතියම්ගත කරයි. අගය පරාසය: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	ආදානය	සම්පත් වාරණ දර්ශකය. සෑම සම්පත් වාරණයක්ම භාවිතා කරන්නේද නැතහොත් අනෙක් සෑම සම්පත් වාරණයක්ම භාවිතා කරන්නේද යන්න දක්වන්න. අගය පරාසය: {0b=භාවිතා කරන සෑම සම්පතක්ම; 1b=භාවිතා කරන අනෙකුත් සියලුම සම්පත් වාරණ}	tx_metadata_i[18]
tx_u_startPrb	10	ආදානය	පරිශීලක ගුවන් යානා දත්ත අංශයක ආරම්භක PRB. අගය පරාසය: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	ආදානය	පරිශීලක ගුවන් යානා දත්ත කොටස වලංගු වන PRB නිර්වචනය කරන්න.	tx_metadata_i[7:0]

			අගය පරාසය: {0000 0001b-1111 1111b, 0000 0000b = නිශ්චිත උපවාහක පරතරය (SCS) සහ වාහක කලාප පළල තුළ ඇති සියලුම PRBs }
tx_u_udCompHdr	8	ආදානය	දත්ත කොටසක පරිශීලක දත්තවල සම්පීඩන ක්‍රමය සහ IQ bit පළල නිර්වචනය කරන්න. අගය පරාසය: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

වගුව 14. rx_metadata_valid_i/o

සංඥා නම	බිටු පළල	දිශාව	විස්තරය	පාරදත්ත සිතියම්ගත කිරීම
rx_sec_hdr_valid	1	ප්රතිදානය	rx_sec_hdr_valid 1 වන විට, U-තලය කොටස් දත්ත ක්ෂේත්‍ර වලංගු වේ. පොදු ශීර්ෂක IEs වලංගු වන්නේ rx_sec_hdr_valid තහවුරු කර ඇති විට, avst_sink_u_startofpacket සහ avst_sink_u_valid සමග සමමුහුර්ත වේ. rx_sec_hdr_valid avst_sink_u_valid සමග සමමුහුර්තව ප්‍රකාශ කළ විට පුනරාවර්තන IEs වලංගු වේ. avst_sink_u_data හි නව කොටස් PRB ක්ෂේත්‍ර සැපයීමේදී, rx_sec_hdr_valid තහවුරු කර ඇති නව කොටස් IE ලබා දෙන්න.	rx_metadata_valid_o

වගුව 15. rx_metadata_o 128-bit ප්‍රතිදානය

සංඥා නම	බිටු පළල	දිශාව	විස්තරය	පාරදත්ත සිතියම්ගත කිරීම
වෙන් කර ඇත	32	ප්රතිදානය	වෙන් කර ඇත.	rx_metadata_o[127:96]
rx_u_seq_id	16	ප්රතිදානය	eCPRI ප්‍රවාහන ශීර්ෂයෙන් උපුටා ගන්නා ලද පැකට්ටුවේ SeqID.	rx_metadata_o[95:80]
rx_u_pc_id	16	ප්රතිදානය	eCPRI ප්රවාහනය සඳහා PCID සහ RoE ප්රවාහනය සඳහා RoEflowId	rx_metadata_o[79:64]
වෙන් කර ඇත	4	ප්රතිදානය	වෙන් කර ඇත.	rx_metadata_o[63:60]
rx_u_dataDirection	1	ප්රතිදානය	gNB දත්ත දිශාව. අගය පරාසය: {0b=Rx (එනම් උඩුගත කිරීම), 1b=Tx (එනම් බාගැනීම)}	rx_metadata_o[59]
rx_u_filterIndex	4	ප්රතිදානය	IQ දත්ත සහ වායු අතුරුමුහුණත අතර භාවිතා කිරීමට නාලිකා පෙරහන සඳහා දර්ශකයක් නිර්වචනය කරයි. අගය පරාසය: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	ප්රතිදානය	10 ms රාමු සඳහා කවුන්ටරයක් (එතීමේ කාලය තත්පර 2.56), විශේෂයෙන් frameId= රාමු අංක මොඩියුලය 256. අගය පරාසය: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	ප්රතිදානය	1 ms රාමුවක් තුළ 10ms උප රාමු සඳහා කවුන්ටරයක්. අගය පරාසය: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	ප්රතිදානය	1ms උප රාමුවක් තුළ ඇති තව් අංකය. එක් උප රාමුවක ඇති සියලුම තව් මෙම පරාමිතිය මගින් ගණනය කෙරේ. අගය පරාසය: {00 0000b-00 1111b=slotID, 01 0000b-111111b=වෙන් කර ඇත}	rx_metadata_o[42:37]
rx_u_සංකේතය	6	ප්රතිදානය	තව් එකක් තුළ සංකේත අංකයක් හඳුනා ගනී. අගය පරාසය: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	ප්රතිදානය	SectionID මගින් U-plane දත්ත කොටස් දත්ත සමඟ සම්බන්ධිත C-plane පණිවිඩයට (සහ Section Type) සිතියම්ගත කරයි. අගය පරාසය: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	ප්රතිදානය	සම්පත් වාරණ දර්ශකය. සෑම සම්පත් වාරණයක්ම භාවිතා කරන්නේද නැතහොත් අනෙක් සෑම සම්පතක්ම භාවිතා කරන්නේද යන්න දක්වයි. අගය පරාසය: {0b=භාවිතා කරන සෑම සම්පතක්ම; 1b=භාවිතා කරන අනෙකුත් සියලුම සම්පත් වාරණ}	rx_metadata_o[18]
rx_u_startPrb	10	ප්රතිදානය	පරිශීලක ගුවන් යානා දත්ත අංශයක ආරම්භක PRB. අගය පරාසය: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	ප්රතිදානය	පරිශීලක ගුවන් යානා දත්ත කොටස වලංගු වන PRB නිර්වචනය කරයි. අගය පරාසය: {0000 0001b-1111 1111b, 0000 0000b = නිශ්චිත SCS සහ වාහක කලාප පළලෙහි සියලුම PRBs }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	ප්රතිදානය	දත්ත කොටසක පරිශීලක දත්තවල සම්පීඩන ක්‍රමය සහ IQ bit පළල නිර්වචනය කරයි. අගය පරාසය: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR අතුරුමුහුණත් සංඥා
වගුව 16. CSR අතුරුමුහුණත් සංඥා

සංඥා නම	බිට් පළල	දිශාව	විස්තරය
csr_ලිපිනය	16	ආදානය	වින්‍යාස ලේඛන ලිපිනය.
csr_write	1	ආදානය	වින්‍යාස ලේඛනය ලිවීම සක්‍රීය කරන්න.
csr_writedtata	32	ආදානය	වින්‍යාස ලේඛනය දත්ත ලිවීම.
csr_readdata	32	ප්රතිදානය	වින්‍යාස ලේඛන දත්ත කියවීම.
csr_කියවන්න	1	ආදානය	වින්‍යාස ලේඛනය කියවීම සක්‍රීය කරන්න.
csr_readdatavalid	1	ප්රතිදානය	වින්‍යාස ලේඛනය කියවීමේ දත්ත වලංගු වේ.
csr_waitrequest	1	ප්රතිදානය	වින්‍යාස ලේඛන පොරොත්තු ඉල්ලීම.

Fronthaul සම්පීඩන IP රෙජිස්ටර්

පාලන සහ තත්ව අතුරුමුහුණත හරහා ඉදිරිපස සම්පීඩන ක්‍රියාකාරිත්වය පාලනය කිරීම සහ අධීක්ෂණය කිරීම.
වගුව 17. ලියාපදිංචි සිතියම

CSR_ADDRESS (වචන ඕෆ්සෙට්)	නම ලියාපදිංචි කරන්න
0x0	සම්පීඩන_ප්‍රකාරය
0x1	tx_error
0x2	rx_error

වගුව 18. compression_mode රෙජිස්ටර්

බිට් පළල	විස්තරය	ප්රවේශය	HW Reset අගය
31:9	වෙන් කර ඇත	RO	0x0
8:8	ක්‍රියාකාරී මාදිලිය: • 1'b0 යනු ස්ථිතික සම්පීඩන ආකාරයයි • 1'b1 යනු ගතික සම්පීඩන මාදිලියයි	RW	0x0
7:0	ස්ථිතික පරිශීලක දත්ත සම්පීඩන ශීර්ෂය: • 7:4 udIqWidth වේ — 4'b0000 යනු බිටු 16කි — 4'b1111 යනු බිටු 15කි -: — 4'b0001 යනු බිට් 1 කි • 3:0 යනු udCompMeth වේ - 4'b0000 සම්පීඩනය නොවේ — 4'b0001 යනු බ්ලොක් පාවෙන ලක්ෂ්‍යයයි — 4'b0011 යනු µ-නීතියයි • වෙනත් අය වෙන් කර ඇත	RW	0x0

වගුව 19. tx දෝෂ ලේඛනය

බිට් පළල	විස්තරය	ප්රවේශය	HW Reset අගය
31:2	වෙන් කර ඇත	RO	0x0
1:1	වලංගු නොවන IqWidth. වලංගු නොවන හෝ සහය නොදක්වන Iqwidth හඳුනා ගන්නේ නම්, IP Iqwidth 0 (16-bit Iqwidth) ලෙස සකසයි.	RW1C	0x0
0:0	වලංගු නොවන සම්පීඩන ක්‍රමය. IP එක පැකට් එක අතහරිනවා.	RW1C	0x0

වගුව 20. rx දෝෂ ලේඛනය

බිට් පළල	විස්තරය	ප්රවේශය	HW Reset අගය
31:8	වෙන් කර ඇත	RO	0x0
1:1	වලංගු නොවන IqWidth. IP එක පැකට් එක අතහරිනවා.	RW1C	0x0
0:0	වලංගු නොවන සම්පීඩන ක්‍රමය. IP සම්පීඩන ක්‍රමය පහත පෙරනිමි සහය දක්වන සම්පීඩන ක්‍රමයට සකසයි: • සක්‍රීය කරන ලද වාරණ-පාවෙන ලක්ෂ්‍යය පමණි: බ්ලොක්-පාවෙන ලක්ෂ්‍යයට පෙරනිමිය. • සක්‍රීය μ-නීතිය පමණි: μ-නීතියට පෙරනිමිය. • block-floating point සහ μ-law යන දෙකම සක්‍රීය කර ඇත: බ්ලොක්-පාවෙන ලක්ෂ්‍යයට පෙරනිමිය.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs User Guide Archive

මෙම ලේඛනයේ නවතම සහ පෙර අනුවාද සඳහා, බලන්න: Fronthaul Compression Intel FPGA IP පරිශීලක මාර්ගෝපදේශය. IP හෝ මෘදුකාංග අනුවාදයක් ලැයිස්තුගත කර නොමැති නම්, පෙර IP හෝ මෘදුකාංග අනුවාදය සඳහා පරිශීලක මාර්ගෝපදේශය අදාළ වේ.

Fronthaul Compression Intel FPGA IP පරිශීලක මාර්ගෝපදේශය සඳහා ලේඛන සංශෝධන ඉතිහාසය

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	IP අනුවාදය	වෙනස්කම්
2022.08.08	21.4	1.0.1	නිවැරදි කරන ලද පාරදත්ත පළල 0 සිට 0 දක්වා (පාරදත්ත වරාය අක්‍රීය කරන්න).
2022.03.22	21.4	1.0.1	• මාරු කළ සංඥා විස්තර: — tx_avst_sink_data සහ tx_avst_source_data — rx_avst_sink_data සහ rx_avst_source_data • එකතු කරන ලදි උපාංග සහය දක්වන වේග ශ්‍රේණි මේසය • එකතු කරන ලදි කාර්ය සාධනය සහ සම්පත් භාවිතය
2021.12.07	21.3	1.0.0	ඇණවුම් කේතය යාවත්කාලීන කරන ලදී.
2021.11.23	21.3	1.0.0	මුල් නිකුතුව.

ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්‍රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ. *අනෙකුත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.

මාර්ගගත සංස්කරණය
ප්‍රතිපෝෂණ යවන්න
ID: 709301
UG-20346
අනුවාදය: 2022.08.08
ISO 9001:2015 ලියාපදිංචි කර ඇත

ලේඛන / සම්පත්

	intel Fronthaul සම්පීඩන FPGA IP [pdf] පරිශීලක මාර්ගෝපදේශය Fronthaul සම්පීඩනය FPGA IP, Fronthaul, සම්පීඩනය FPGA IP, FPGA IP
	intel Fronthaul සම්පීඩන FPGA IP [pdf] පරිශීලක මාර්ගෝපදේශය UG-20346, 709301, Fronthaul සම්පීඩනය FPGA IP, Fronthaul FPGA IP, සම්පීඩන FPGA IP, FPGA IP