Fronthaul Compression FPGA IP
מדריך למשתמש
Fronthaul Compression FPGA IP
Fronthaul Compression Intel® FPGA IP מדריך למשתמש
מעודכן עבור Intel® Quartus® Prime
חבילת עיצוב: 21.4 IP
גרסה: 1.0.1
אודות ה-Fronthaul Compression Intel® FPGA IP
ה-Fronthaul Compression IP מורכב מדחיסה ופירוק עבור נתוני IQ U-plane. מנוע הדחיסה מחשב דחיסת µ-law או בלוק נקודה צפה על סמך כותרת דחיסת נתוני משתמש (udCompHdr). IP זה משתמש בממשק זרימה של Avalon עבור נתוני IQ, אותות צינור, ועבור מטא נתונים ופס-צד, וממשק Avalon ממופה זיכרון עבור אוגרי בקרה ומצבים (CSRs).
ה-IP ממפות IQs דחוסים ופרמטר דחיסת נתוני המשתמש (udCompParam) לפי פורמט מסגרת מטען הסעיף המצוין במפרט O-RAN O-RAN Fronthaul Control, User and Synchronization Plane גרסה 3.0 אפריל 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon הזרמת כיור ורוחב הנתונים של ממשק המקור הם 128 סיביות עבור ממשק האפליקציה ו-64 סיביות עבור ממשק התחבורה כדי לתמוך ביחס דחיסה מרבי של 2:1.
מידע קשור
O-RAN webאֲתַר
1.1. Fronthaul Compression תכונות IP של Intel® FPGA
- -חוק ובלוק דחיסה ופירוק נקודה צפה
- רוחב IQ 8-bit עד 16-bit
- תצורה סטטית ודינמית של פורמט U-plane IQ וכותרת דחיסה
- חבילה מרובה מקטעים (אם פועלת תואמת O-RAN)
1.2. Fronthaul Compression Intel® FPGA IP Device Family Support
אינטל מציעה את רמות התמיכה הבאות בהתקן עבור Intel FPGA IP:
- תמיכה מוקדמת - ה-IP זמין עבור סימולציה והידור עבור משפחת המכשירים הזו. תכנות FPGA file תמיכת (.pof) אינה זמינה עבור תוכנת Quartus Prime Pro Stratix 10 Edition Beta וככזו לא ניתן להבטיח סגירת תזמון IP. מודלים של תזמון כוללים הערכות הנדסיות ראשוניות של עיכובים המבוססים על מידע מוקדם לאחר פריסה. דגמי התזמון כפופים לשינוי מכיוון שבדיקת סיליקון משפרת את המתאם בין הסיליקון בפועל לבין מודל התזמון. אתה יכול להשתמש בליבת ה-IP הזו למחקרי ארכיטקטורת מערכת וניצול משאבים, סימולציה, פינ-אאוט, הערכות חביון מערכת, הערכות תזמון בסיסיות (תקצוב צינורות), ואסטרטגיית העברת קלט/פלט (רוחב נתיב נתונים, עומק פרץ, פשרות בתקני קלט/פלט ).
- תמיכה ראשונית – אינטל מאמתת את ליבת ה-IP עם דגמי תזמון ראשוניים עבור משפחת המכשירים הזו. ליבת ה-IP עומדת בכל הדרישות הפונקציונליות, אך ייתכן שהיא עדיין עוברת ניתוח תזמון עבור משפחת המכשירים. אתה יכול להשתמש בו בעיצובי ייצור בזהירות.
- תמיכה סופית - אינטל מאמתת את ה-IP עם דגמי תזמון סופיים עבור משפחת המכשירים הזו. ה-IP עומד בכל דרישות התפקוד והתזמון עבור משפחת המכשירים. אתה יכול להשתמש בו בעיצובי ייצור.
טבלה 1. תמיכה משפחתית בהתקני IP Fronthaul Compression
| משפחת מכשיר | תְמִיכָה |
| Intel® Agilex™ (E-tile) | מַקדִים |
| Intel Agilex (F-tile) | לְקַדֵם |
| Intel Arria® 10 | סוֹפִי |
| Intel Stratix® 10 (התקני H-ו-E-tile בלבד) | סוֹפִי |
| משפחות מכשירים אחרים | אין תמיכה |
טבלה 2. דרגות מהירות נתמכות במכשיר
| משפחת מכשיר | דרגת מהירות בד FPGA |
| אינטל אגילקס | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. מידע מהדורה עבור Fronthaul Compression Intel FPGA IP
גרסאות Intel FPGA IP תואמות לגרסאות התוכנה Intel Quartus® Prime Design Suite עד v19.1. החל מגרסה 19.2 של תוכנת Intel Quartus Prime Design Suite, ל-Intel FPGA IP יש ערכת גרסאות חדשה.
מספר גרסת Intel FPGA IP (XYZ) יכול להשתנות עם כל גרסת תוכנת Intel Quartus Prime. שינוי ב:
- X מציין עדכון גדול של ה-IP. אם אתה מעדכן את תוכנת Intel Quartus Prime, עליך ליצור מחדש את ה-IP.
- Y מציין שה-IP כולל תכונות חדשות. צור מחדש את ה-IP שלך כדי לכלול את התכונות החדשות הללו.
- Z מציין שה-IP כולל שינויים קלים. צור מחדש את ה-IP שלך כדי לכלול את השינויים האלה.
טבלה 3. מידע על שחרור IP של דחיסת Fronthaul
| פָּרִיט | תֵאוּר |
| גִרְסָה | 1.0.1 |
| תאריך יציאה | פברואר 2022 |
| קוד הזמנה | IP-FH-COMP |
1.4. ביצועי דחיסה Fronthaul ושימוש במשאבים
משאבי ה-IP המכוונים למכשיר Intel Agilex, מכשיר Intel Arria 10 ומכשיר Intel Stratix 10
טבלה 4. ביצועי דחיסה Fronthaul ושימוש במשאבים
כל הערכים מיועדים לכיוון IP של נתוני דחיסה ופירוק
| הֶתקֵן | IP | נְדָבָה | לוגיקה רושמת | M20K | |
| יְסוֹדִי | מִשׁנִי | ||||
| אינטל אגילקס | נקודה צפה בלוקים | 14,969 | 25,689 | 6,093 | 0 |
| µ-חוק | 22,704 | 39,078 | 7,896 | 0 | |
| נקודה צפה בלוק וחוק µ | 23,739 | 41,447 | 8,722 | 0 | |
| נקודה צפה בלוק, µ-חוק ורוחב IQ מורחב | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | נקודה צפה בלוקים | 12,403 | 16,156 | 5,228 | 0 |
| µ-חוק | 18,606 | 23,617 | 5,886 | 0 | |
| נקודה צפה בלוק וחוק µ | 19,538 | 24,650 | 6,140 | 0 | |
| נקודה צפה בלוק, µ-חוק ורוחב IQ מורחב | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | נקודה צפה בלוקים | 16,852 | 30,548 | 7,265 | 0 |
| µ-חוק | 24,528 | 44,325 | 8,080 | 0 | |
| נקודה צפה בלוק וחוק µ | 25,690 | 47,357 | 8,858 | 0 | |
| נקודה צפה בלוק, µ-חוק ורוחב IQ מורחב | 25,897 | 47,289 | 8,559 | 0 | |
תחילת העבודה עם Fronthaul Compression Intel FPGA IP
מתאר התקנה, הגדרת פרמטרים, הדמיה ואתחול של ה-Fronthaul Compression IP.
2.1. השגה, התקנה ורישיון של ה-Fronthaul Compression IP
ה-Fronthaul Compression IP הוא אינטל FPGA IP מורחב שאינו כלול במהדורת Intel Quartus Prime.
- צור חשבון My Intel אם אין לך.
- היכנס כדי לגשת למרכז הרישוי לשירות עצמי (SSLC).
- קנה את ה-IP של דחיסה של Fronthaul.
- בדף SSLC, לחץ על הפעל עבור ה-IP. ה-SSLC מספק תיבת דו-שיח להתקנה כדי להנחות את התקנת ה-IP.
- התקן באותו מיקום כמו תיקיית Intel Quartus Prime.
טבלה 5. מיקומי התקנת דחיסה Fronthaul
| מִקוּם | תוֹכנָה | פּלַטפוֹרמָה |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | מהדורת Intel Quartus Prime Pro | חלונות * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | מהדורת Intel Quartus Prime Pro | לינוקס * |
איור 1. מבנה ספריית התקנת IP Fronthaul Compression מבנה ספריית ההתקנה של Intel Quartus Prime
ה-Fronthaul Compression Intel FPGA IP מופיע כעת בקטלוג ה-IP.
מידע קשור
- אינטל FPGA webאֲתַר
- מרכז רישוי בשירות עצמי (SSLC)
2.2. פרמטריזציה של ה-IP של דחיסה של Fronthaul
הגדר במהירות את גרסת ה-IP המותאמת אישית שלך בעורך פרמטרי IP.
- צור פרויקט של Intel Quartus Prime Pro Edition שבו תוכל לשלב את ליבת ה-IP שלך.
א. ב-Intel Quartus Prime Pro Edition, לחץ File New Project Wizard ליצירת פרויקט חדש של Intel Quartus Prime, או File Open Project לפתיחת פרויקט Quartus Prime קיים. האשף יבקש ממך לציין מכשיר.
ב. ציין את משפחת המכשירים העומדת בדרישות דרגת המהירות עבור ה-IP.
ג. לחץ על סיום. - בקטלוג ה-IP, בחר Fronthaul Compression Intel FPGA IP. החלון וריאציה IP חדשה מופיע.
- ציין שם ברמה העליונה עבור גרסת ה-IP המותאמת אישית החדשה שלך. עורך הפרמטרים שומר את הגדרות גרסת ה-IP ב-a file בשם .ip.
- לחץ על אישור. עורך הפרמטרים מופיע.
איור 2. עורך פרמטרי IP של דחיסת Fronthaul - ציין את הפרמטרים עבור גרסת ה-IP שלך. עיין בפרמטרים למידע על פרמטרי IP ספציפיים.
- לחץ על הדוגמה לעיצובample tab וציין את הפרמטרים עבור העיצוב שלך למשלample.
איור 3. עיצוב דוגמהampעורך הפרמטרים - לחץ על צור HDL. תיבת הדו-שיח Generation מופיעה.
- ציין פלט file אפשרויות הדור ולאחר מכן לחץ על צור. וריאציית ה-IP files ליצור על פי המפרט שלך.
- לחץ על סיום. עורך הפרמטרים מוסיף את ה-.ip ברמה העליונה file לפרויקט הנוכחי באופן אוטומטי. אם תתבקש להוסיף ידנית את ה-.ip file לפרויקט, לחץ על הוסף/הסר פרויקט Files בפרויקט כדי להוסיף את file.
- לאחר יצירת ויצירת וריאציית ה-IP שלך, בצע הקצאות פינים מתאימות לחיבור יציאות והגדר כל פרמטר RTL מתאים לכל מופע.
2.2.1. פרמטרי IP של דחיסת Fronthaul
טבלה 6. פרמטרי IP של דחיסת Fronthaul
| שֵׁם | ערכים חוקיים |
תֵאוּר |
| כיוון נתונים | TX ו-RX, TX בלבד, RX בלבד | בחר TX עבור דחיסה; RX לביטול קומפרסיה. |
| שיטת דחיסה | BFP, mu-Law, או BFP and mu-Law | בחר בלוק נקודה צפה, µ-חוק או שניהם. |
| רוחב מטא נתונים | 0 (השבת יציאות מטא נתונים), 32, 64, 96, 128 (סיביות) | ציין את רוחב הסיביות של אפיק המטא נתונים (נתונים לא דחוסים). |
| אפשר רוחב IQ מורחב | מופעל או מושבת | הפעל עבור IqWidth נתמך של 8-bit עד 16-bit. כבה עבור IqWidth נתמך של 9, 12, 14 ו-16 סיביות. |
| תואם O-RAN | מופעל או מושבת | הפעל כדי לעקוב אחר מיפוי ה-IP של ORAN עבור יציאת מטא נתונים וקבע אות חוקי של מטא נתונים עבור כל כותרת מקטע. ה-IP תומך במטא נתונים ברוחב 128 סיביות בלבד. ה-IP תומך במקטע בודד ובמספר מקטעים לכל מנה. מטא נתונים תקפים בכל חלק עם קביעה חוקית של מטא נתונים. כבה כך שה-IP ישתמש במטא נתונים כאותות צינור מעבר ללא דרישת מיפוי (לדוגמה: ההנחה של מספר U-plane numPrb הוא 0). ה-IP תומך ברוחב של מטא נתונים של 0 (השבת יציאות מטא נתונים), 32, 64, 96, 128 סיביות. ה-IP תומך בקטע בודד לכל מנה. מטא-נתונים תקפים רק פעם אחת בהצהרת המטא-נתונים התקינה עבור כל מנה. |
2.3. IP שנוצר File מִבְנֶה
תוכנת Intel Quartus Prime Pro Edition מייצרת את פלט ליבת ה-IP הבא file מִבְנֶה.
טבלה 7. IP שנוצר Files
| File שֵׁם |
תֵאוּר |
| <your_ip>.ip | מערכת ה-Platform Designer או וריאציית IP ברמה העליונה file.your_ip> הוא השם שאתה נותן לוריאציה של ה-IP שלך. |
| <your_ip>.cmp | הצהרת רכיבי VHDL (.cmp) file הוא טקסט file שמכיל הגדרות גנריות מקומיות ויציאות שבהן אתה יכול להשתמש בעיצוב VHDL files. |
| <your_ip>.html | דוח המכיל מידע חיבור, מפת זיכרון המציגה את הכתובת של כל עבד ביחס לכל מאסטר אליו הוא מחובר והקצאות פרמטרים. |
| <your_ip>_generation.rpt | יומן יצירת IP או פלטפורמת מעצב file. סיכום ההודעות במהלך יצירת IP. |
| <your_ip>.qgsimc | מפרט פרמטרי סימולציה לתמיכה בהתחדשות מצטברת. |
| <your_ip>.qgsynthc | מפרט פרמטרי סינתזה לתמיכה בהתחדשות מצטברת. |
| <your_ip>.qip | מכיל את כל המידע הנדרש על רכיב ה-IP לשילוב והידור של רכיב ה-IP בתוכנת Intel Quartus Prime. |
| <your_ip>.sopcinfo | מתאר את החיבורים והפרמטרים של רכיבי ה-IP במערכת ה-Platform Designer שלך. אתה יכול לנתח את התוכן שלו כדי לקבל דרישות כאשר אתה מפתח מנהלי התקנים עבור רכיבי IP. כלים במורד הזרם כגון שרשרת הכלים Nios® II משתמשים בזה file. ה-.sopcinfo file והמערכת.ח file שנוצר עבור שרשרת הכלים Nios II כוללים מידע על מפת כתובות עבור כל עבד ביחס לכל מאסטר שניגש אל העבד. למאסטרים שונים עשויה להיות מפת כתובות שונה כדי לגשת לרכיב עבד מסוים. |
| <your_ip>.csv | מכיל מידע על מצב השדרוג של רכיב ה-IP. |
| <your_ip>.bsf | סמל בלוק File (.bsf) ייצוג של וריאציית ה-IP לשימוש בתרשים בלוק של Intel Quartus Prime Files (.bdf). |
| <your_ip>.spd | קלט נדרש file עבור ip-make-simscript ליצור סקריפטים של סימולציה עבור סימולטורים נתמכים. ה-.spd file מכיל רשימה של fileנוצר עבור סימולציה, יחד עם מידע על זיכרונות שאתה יכול לאתחל. |
| <your_ip>.ppf | מתכנן הסיכות File (.ppf) מאחסן את הקצאות היציאה והצומת עבור רכיבי IP שנוצרו לשימוש עם מתכנן ה-Pin. |
| <your_ip>_bb.v | אתה יכול להשתמש בקופסה השחורה של Verilog (_bb.v) file כהצהרת מודול ריקה לשימוש כקופסה שחורה. |
| <your_ip>_inst.v או _inst.vhd | HDL לשעברampתבנית מופע. אתה יכול להעתיק ולהדביק את התוכן של זה file לתוך ה-HDL שלך file כדי ליצור את וריאציית ה-IP. |
| <your_ip>.v oryour_ip>.vhd | HDL files שמציגים כל תת-מודול או ליבת IP ילד לסינתזה או סימולציה. |
| מנטור/ | מכיל סקריפט ModelSim* msim_setup.tcl להגדרה והרצה של סימולציה. |
| synopsys/vcs/ synopsys/vcsmx/ | מכיל סקריפט מעטפת vcs_setup.sh להגדרה והרצה של סימולציית VCS*. מכיל סקריפט מעטפת vcsmx_setup.sh ו-synopsys_ sim.setup file כדי להגדיר ולהפעיל סימולציה של VCS MX*. |
| קצב/ | מכיל סקריפט מעטפת ncsim_setup.sh והגדרות אחרות files כדי להגדיר ולהפעיל סימולציה של NCSIM*. |
| aldec/ | מכיל סקריפט מעטפת rivierapro_setup.sh להגדרה והרצה של הדמיית Aldec*. |
| xcelium/ | מכיל סקריפט מעטפת xcelium_setup.sh והגדרות אחרות files כדי להגדיר ולהפעיל סימולציה של Xcelium*. |
| תת-מודולים/ | מכיל HDL files עבור תת-מודולי ליבת ה-IP. |
| <ליבות IP של ילדים>/ | עבור כל ספריית ליבת IP צאצא שנוצרה, Platform Designer מייצר ספריות משנה סינת'/ ו- sim/. |
Fronthaul Compression IP תיאור פונקציונלי
איור 4. ה-Fronthaul Compression IP כולל דחיסה ופירוק. תרשים חסימת IP של דחיסת חזית דחיסה
דחיסה ופירוק
בלוק משמרת סיביות מבוסס בלוק עיבוד מקדים מייצר את הזזות הסיביות האופטימליות עבור בלוק משאבים של 12 רכיבי משאב (REs). הבלוק מפחית את רעש הקוונטיזציה, במיוחד עבורampליטוד סamples. לפיכך, הוא מפחית את גודל וקטור השגיאה (EVM) שדחיסה מציגה. אלגוריתם הדחיסה כמעט בלתי תלוי בערך ההספק. בהנחה שהקלט המורכב samples הוא x = x1 + jxQ, הערך המוחלט המרבי של הרכיבים האמיתיים והדמיוניים עבור בלוק המשאבים הוא:
עם הערך המוחלט המרבי עבור בלוק המשאב, המשוואה הבאה קובעת את ערך ההזזה השמאלי שהוקצה לאותו בלוק משאב:
כאשר bitWidth הוא רוחב סיביות הקלט.
ה-IP תומך ביחסי דחיסה של 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law דחיסה ופירוק
האלגוריתם משתמש בטכניקה של Mu-law companding, שבה נעשה שימוש נרחב בדחיסת דיבור. טכניקה זו מעבירה את אות הקלט הלא דחוס, x, דרך מדחס עם פונקציה, f(x), לפני עיגול וחיתוך סיביות. הטכניקה שולחת נתונים דחוסים, y, על פני הממשק. הנתונים שהתקבלו עוברים דרך פונקציה מתרחבת (שהיא היפוך של המדחס, F-1(y). הטכניקה משחזרת את הנתונים הלא דחוסים עם שגיאת קוונטיזציה מינימלית.
משוואה 1. פונקציות מדחס ופורקן
אלגוריתם הדחיסה של Mu-law IQ עוקב אחר מפרט O-RAN.
מידע קשור
O-RAN webאֲתַר
3.1. אותות IP של דחיסה קדמית
חבר ושלוט ב-IP.
אותות שעון ואיפוס ממשק=
טבלה 8. אותות שעון ואיפוס ממשק
| שם אות | רוחב סיביות | כיוון |
תֵאוּר |
| tx_clk | 1 | קֶלֶט | שעון משדר. תדר השעון הוא 390.625 מגה-הרץ עבור 25 ג'יגה-ביט לשנייה ו-156.25 מגה-הרץ עבור 10 ג'יגה-ביט לשנייה. כל אותות ממשק המשדר הם סינכרוניים לשעון זה. |
| rx_clk | 1 | קֶלֶט | שעון מקלט. תדר השעון הוא 390.625 מגה-הרץ עבור 25 ג'יגה-ביט לשנייה ו-156.25 מגה-הרץ עבור 10 ג'יגה-ביט לשנייה. כל אותות ממשק המקלט הם סינכרוניים לשעון זה. |
| csr_clk | 1 | קֶלֶט | שעון לממשק CSR. תדר השעון הוא 100 מגה-הרץ. |
| tx_rst_n | 1 | קֶלֶט | איפוס נמוך פעיל עבור ממשק משדר סינכרוני ל-tx_clk. |
| rx_rst_n | 1 | קֶלֶט | איפוס נמוך פעיל עבור ממשק מקלט סינכרוני ל-rx_clk. |
| csr_rst_n | 1 | קֶלֶט | איפוס נמוך פעיל עבור ממשק CSR סינכרוני ל-csr_clk. |
העברת אותות ממשק תחבורה
טבלה 9. העברת אותות ממשק תחבורה
כל סוגי האותות הם מספר שלם ללא סימן.
|
שם אות |
רוחב סיביות | כיוון |
תֵאוּר |
| tx_avst_source_valid | 1 | תְפוּקָה | כאשר הוא נטען, מציין כי נתונים חוקיים זמינים ב-avst_source_data. |
| tx_avst_source_data | 64 | תְפוּקָה | שדות PRB כולל udCompParam, iSample ו-qSample. שדות PRB של הסעיף הבא משורשרים לשדה PRB של הסעיף הקודם. |
| tx_avst_source_startofpacket | 1 | תְפוּקָה | מציין בייט ראשון של מסגרת. |
| tx_avst_source_endofpacket | 1 | תְפוּקָה | מציין בייט אחרון של מסגרת. |
| tx_avst_source_ready | 1 | קֶלֶט | כאשר הוא טען, מציין ששכבת התחבורה מוכנה לקבל נתונים. readyLatency = 0 עבור ממשק זה. |
| tx_avst_source_empty | 3 | תְפוּקָה | מציין את מספר הבתים הריקים ב-avst_source_data כאשר avst_source_endofpacket נטען. |
| tx_udcomphdr_o | 8 | תְפוּקָה | שדה כותרת דחיסת נתוני משתמש. סינכרוני עם tx_avst_source_valid. מגדיר את שיטת הדחיסה ורוחב סיביות IQ עבור נתוני המשתמש בקטע נתונים. • [7:4] : udIqWidth • 16 עבור udIqWidth=0, אחרת שווה ל-udIqWidth e,g,: - 0000b אומר ש-I ו-Q הם ברוחב של 16 סיביות כל אחד; - 0001b פירושו ש-I ו-Q כל אחד ברוחב 1 ביט; - 1111b אומר ש-I ו-Q כל אחד ברוחב 15 סיביות • [3:0] : udCompMeth - 0000b - אין דחיסה — 0001b – נקודה צפה בלוק — 0011b – µ-חוק - אחרים - שמורים לשיטות עתידיות. |
| tx_metadata_o | METADATA_WIDTH | תְפוּקָה | אותות צינור עוברים ואינם דחוסים. סינכרוני עם tx_avst_source_valid. רוחב סיביות ניתן להגדרה METADATA_WIDTH. כשאתה מדליק תואם O-RAN, עיין ב טבלה 13 בעמוד 17. כאשר אתה מכבה תואם O-RAN, האות הזה תקף רק כאשר tx_avst_source_startofpacket הוא 1. ל-tx_metadata_o אין אות חוקי והוא משתמש ב-tx_avst_source_valid כדי לציין מחזור חוקי. לא זמין כאשר אתה בוחר 0 השבת יציאות מטא נתונים עֲבוּר רוחב מטא נתונים. |
קבלת אותות ממשק תחבורה
טבלה 10. קבלת אותות ממשק תחבורה
אין לחץ אחורי בממשק הזה. Avalon הזרמת אות ריק אינה הכרחית בממשק זה מכיוון שהוא תמיד אפס.
| שם אות | רוחב סיביות | כיוון |
תֵאוּר |
| rx_avst_sink_valid | 1 | קֶלֶט | כאשר נטען, מציין נתונים חוקיים זמינים ב-avst_sink_data. אין אות avst_sink_ready בממשק זה. |
| rx_avst_sink_data | 64 | קֶלֶט | שדות PRB כולל udCompParam, iSample ו-qSample. שדות PRB של הסעיף הבא משורשרים לשדה PRB של הסעיף הקודם. |
| rx_avst_sink_startofpacket | 1 | קֶלֶט | מציין בייט ראשון של מסגרת. |
| rx_avst_sink_endofpacket | 1 | קֶלֶט | מציין בייט אחרון של מסגרת. |
| rx_avst_sink_error | 1 | קֶלֶט | כאשר נטען באותו מחזור כמו avst_sink_endofpacket, מציין שהחבילה הנוכחית היא חבילת שגיאה |
| rx_udcomphdr_i | 8 | קֶלֶט | שדה כותרת דחיסת נתוני משתמש. סינכרוני עם rx_metadata_valid_i. מגדיר את שיטת הדחיסה ורוחב הסיביות של IQ עבור נתוני המשתמש במקטע נתונים. • [7:4] : udIqWidth • 16 עבור udIqWidth=0, אחרת שווה ל-udIqWidth. לְמָשָׁל - 0000b אומר ש-I ו-Q הם ברוחב של 16 סיביות כל אחד; - 0001b פירושו ש-I ו-Q כל אחד ברוחב 1 ביט; - 1111b אומר ש-I ו-Q כל אחד ברוחב 15 סיביות • [3:0] : udCompMeth - 0000b - אין דחיסה — 0001b – נקודה צפה בלוק — 0011b – µ-חוק - אחרים - שמורים לשיטות עתידיות. |
| rx_metadata_i | METADATA_WIDTH | קֶלֶט | אותות צינור לא דחוס עוברים. אותות rx_metadata_i תקפים כאשר rx_metadata_valid_i נטען, סינכרוני עם rx_avst_sink_valid. רוחב סיביות ניתן להגדרה METADATA_WIDTH. כשאתה מדליק תואם O-RAN, עיין ב לוּחַ 15 בעמוד 18. כשאתה מכבה תואם O-RAN, אות rx_metadata_i זה תקף רק כאשר הן rx_metadata_valid_i והן rx_avst_sink_startofpacket שווים ל-1. לא זמין כאשר תבחר 0 השבת יציאות מטא נתונים עֲבוּר רוחב מטא נתונים. |
| rx_metadata_valid_i | 1 | קֶלֶט | מציין שהכותרות (rx_udcomphdr_i ו-rx_metadata_i) תקפות. סינכרוני עם rx_avst_sink_valid. אות חובה. עבור תאימות לאחור של O-RAN, טען rx_metadata_valid_i אם ל-IP יש IEs כותרות נפוצות חוקיות ו-IEs של סעיפים חוזרים. על אספקת שדות בלוק משאבים פיזיים של מקטע חדש (PRB) ב-rx_avst_sink_data, ספק IE של סעיפים חדשים בקלט rx_metadata_i יחד עם rx_metadata_valid_i. |
העברת אותות ממשק יישומים
טבלה 11. העברת אותות ממשק יישומים
|
שם אות |
רוחב סיביות | כיוון |
תֵאוּר |
| tx_avst_sink_valid | 1 | קֶלֶט | כאשר הוא טען, מציין שדות PRB חוקיים זמינים בממשק זה. כאשר פועלים במצב סטרימינג, ודא שאין ביטול אות תקף בין תחילת החבילה לסוף החבילה. החריג היחיד הוא כאשר האות המוכן התבטל. |
| tx_avst_sink_data | 128 | קֶלֶט | נתונים משכבת האפליקציה בסדר בתים ברשת. |
| tx_avst_sink_startofpacket | 1 | קֶלֶט | ציין את byte PRB הראשון של מנה |
| tx_avst_sink_endofpacket | 1 | קֶלֶט | ציין את byte PRB האחרון של מנה |
| tx_avst_sink_ready | 1 | תְפוּקָה | כאשר הוא נטען, מציין שה-O-RAN IP מוכן לקבל נתונים מממשק האפליקציה. readyLatency = 0 עבור ממשק זה |
| tx_udcomphdr_i | 8 | קֶלֶט | שדה כותרת דחיסת נתוני משתמש. סינכרוני עם tx_avst_sink_valid. מגדיר את שיטת הדחיסה ורוחב הסיביות של IQ עבור נתוני המשתמש במקטע נתונים. • [7:4] : udIqWidth • 16 עבור udIqWidth=0, אחרת שווה ל-udIqWidth. לְמָשָׁל - 0000b אומר ש-I ו-Q הם ברוחב של 16 סיביות כל אחד; - 0001b פירושו ש-I ו-Q כל אחד ברוחב 1 ביט; - 1111b אומר ש-I ו-Q כל אחד ברוחב 15 סיביות • [3:0] : udCompMeth - 0000b - אין דחיסה — 0001b – נקודה צפה בלוק — 0011b – µ-חוק - אחרים - שמורים לשיטות עתידיות. |
| tx_metadata_i | METADATA_WIDTH | קֶלֶט | אותות צינור עוברים ואינם דחוסים. סינכרוני עם tx_avst_sink_valid. רוחב סיביות ניתן להגדרה METADATA_WIDTH. כשאתה מדליק תואם O-RAN, עיין ב לוּחַ 13 בעמוד 17. כשאתה מכבה תואם O-RAN, אות זה תקף רק כאשר tx_avst_sink_startofpacket שווה ל-1. ל-tx_metadata_i אין אות ושימושים חוקיים tx_avst_sink_valid לציון מחזור חוקי. לא זמין כאשר אתה בוחר 0 השבת יציאות מטא נתונים עֲבוּר רוחב מטא נתונים. |
קבלת אותות ממשק יישומים
טבלה 12. קבלת אותות ממשק יישומים
|
שם אות |
רוחב סיביות | כיוון |
תֵאוּר |
| rx_avst_source_valid | 1 | תְפוּקָה | כאשר הוא טען, מציין שדות PRB חוקיים זמינים בממשק זה. אין אות avst_source_ready בממשק זה. |
| rx_avst_source_data | 128 | תְפוּקָה | נתונים לשכבת יישום בסדר בתים ברשת. |
| rx_avst_source_startofpacket | 1 | תְפוּקָה | מציין את בייט PRB הראשון של מנה |
| rx_avst_source_endofpacket | 1 | תְפוּקָה | מציין את בייט ה-PRB האחרון של מנה |
| rx_avst_source_error | 1 | תְפוּקָה | מציין שהמנות מכילות שגיאה |
| rx_udcomphdr_o | 8 | תְפוּקָה | שדה כותרת דחיסת נתוני משתמש. סינכרוני עם rx_avst_source_valid. מגדיר את שיטת הדחיסה ורוחב הסיביות של IQ עבור נתוני המשתמש במקטע נתונים. • [7:4] : udIqWidth • 16 עבור udIqWidth=0, אחרת שווה ל-udIqWidth. לְמָשָׁל - 0000b אומר ש-I ו-Q הם ברוחב של 16 סיביות כל אחד; - 0001b פירושו ש-I ו-Q כל אחד ברוחב 1 ביט; - 1111b אומר ש-I ו-Q כל אחד ברוחב 15 סיביות • [3:0] : udCompMeth - 0000b - אין דחיסה - 0001b - נקודה צפה בלוק (BFP) — 0011b – µ-חוק - אחרים - שמורים לשיטות עתידיות. |
| rx_metadata_o | METADATA_WIDTH | תְפוּקָה | אותות צינור לא דחוס עוברים. אותות rx_metadata_o תקפים כאשר rx_metadata_valid_o נטען, סינכרוני עם rx_avst_source_valid. רוחב סיביות ניתן להגדרה METADATA_WIDTH. כשאתה מדליק תואם O-RAN, עיין ב טבלה 14 בעמוד 18. כשאתה מכבה תואם O-RAN, rx_metadata_o חוקי רק כאשר rx_metadata_valid_o שווה ל-1. לא זמין כאשר אתה בוחר 0 השבת יציאות מטא נתונים עֲבוּר רוחב מטא נתונים. |
| rx_metadata_valid_o | 1 | תְפוּקָה | מציין שהכותרות (rx_udcomphdr_o ו rx_metadata_o) חוקיים. rx_metadata_valid_o נטען כאשר rx_metadata_o חוקי, סינכרוני עם rx_avst_source_valid. |
מיפוי מטא נתונים עבור תאימות לאחור של O-RAN
טבלה 13. קלט tx_metadata_i 128 סיביות
|
שם אות |
רוחב סיביות | כיוון | תֵאוּר |
מיפוי מטא נתונים |
| שָׁמוּר | 16 | קֶלֶט | שָׁמוּר. | tx_metadata_i[127:112] |
| tx_u_size | 16 | קֶלֶט | גודל מנות U-plane בבתים עבור מצב סטרימינג. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | קֶלֶט | SeqID של החבילה, המופקת מכותרת התעבורה eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | קֶלֶט | PCID להובלת eCPRI ו-RoEflowId להובלת רדיו דרך אתרנט (RoE). |
tx_metadata_i[79:64] |
| שָׁמוּר | 4 | קֶלֶט | שָׁמוּר. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | קֶלֶט | כיוון נתוני gNB. טווח ערכים: {0b=Rx (כלומר העלאה), 1b=Tx (כלומר הורדה)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | קֶלֶט | מגדיר אינדקס למסנן הערוץ לשימוש בין נתוני IQ לממשק האוויר. טווח ערכים: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | קֶלֶט | מונה עבור פריימים של 10 אלפיות השנייה (תקופת גלישה 2.56 שניות), במיוחד frameId= frame number modulo 256. טווח ערכים: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | קֶלֶט | מונה עבור תת מסגרות של 1 אלפיות השנייה בתוך מסגרת של 10 אלפיות השנייה. טווח ערכים: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | קֶלֶט | פרמטר זה הוא מספר החריץ בתוך תת-מסגרת של 1 ms. כל המשבצות בתת-מסגרת אחת נספרות לפי פרמטר זה. טווח ערכים: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | קֶלֶט | מזהה מספר סמל בתוך חריץ. טווח ערכים: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | קֶלֶט | ה-SectionID ממפה קטעי נתונים במישור U להודעה המתאימה במישור C (וסוג הקטע) המשויכים לנתונים. טווח ערכים: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | קֶלֶט | מחוון חסימת משאבים. ציין אם נעשה שימוש בכל בלוק משאבים או בכל בלוק משאבים אחר. טווח ערכים: {0b=כל בלוק משאבים בשימוש; 1b=כל בלוק משאבים אחר בשימוש} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | קֶלֶט | ה-PRB ההתחלתי של מקטע נתונים במטוס משתמש. טווח ערכים: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | קֶלֶט | הגדר את ה-PRBs שבהם קטע הנתונים של מישור המשתמש חוקי. | tx_metadata_i[7:0] |
| טווח ערכים: {0000 0001b-1111 1111b, 0000 0000b = כל ה-PRBs במרווח הספק המשנה שצוין (SCS) וברוחב הפס של הספק } | ||||
| tx_u_udCompHdr | 8 | קֶלֶט | הגדר את שיטת הדחיסה ואת רוחב הסיביות של IQ של נתוני המשתמש בקטע נתונים. טווח ערכים: {0000 0000b-1111 1111b} | לא זמין (tx_udcomphdr_i) |
טבלה 14. rx_metadata_valid_i/o
|
שם אות |
רוחב סיביות | כיוון | תֵאוּר |
מיפוי מטא נתונים |
| rx_sec_hdr_valid | 1 | תְפוּקָה | כאשר rx_sec_hdr_valid הוא 1, שדות הנתונים של קטע U-plane חוקיים. IEs של כותרות נפוצות תקפות כאשר rx_sec_hdr_valid מוצהר, סינכרוני עם avst_sink_u_startofpacket ו-avst_sink_u_valid. IE של קטעים חוזרים ונשנים תקפים כאשר rx_sec_hdr_valid נטען, סינכרוני עם avst_sink_u_valid. במתן שדות PRB של סעיפים חדשים ב-avst_sink_u_data, ספק IEs של סעיפים חדשים עם rx_sec_hdr_valid. |
rx_metadata_valid_o |
טבלה 15. rx_metadata_o פלט של 128 סיביות
| שם אות | רוחב סיביות | כיוון | תֵאוּר |
מיפוי מטא נתונים |
| שָׁמוּר | 32 | תְפוּקָה | שָׁמוּר. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | תְפוּקָה | SeqID של החבילה, המופקת מכותרת התעבורה eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | תְפוּקָה | PCID להובלת eCPRI ו-RoEflowId להובלת RoE | rx_metadata_o[79:64] |
| שָׁמוּר | 4 | תְפוּקָה | שָׁמוּר. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | תְפוּקָה | כיוון נתוני gNB. טווח ערכים: {0b=Rx (כלומר העלאה), 1b=Tx (כלומר הורדה)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | תְפוּקָה | מגדיר אינדקס למסנן הערוצים לשימוש בין נתוני IQ לממשק האוויר. טווח ערכים: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | תְפוּקָה | מונה עבור פריימים של 10 אלפיות השנייה (תקופת גלישה 2.56 שניות), ספציפית frameId= frame number modulo 256. טווח ערכים: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | תְפוּקָה | מונה עבור תת-מסגרות של 1ms בתוך מסגרת של 10ms. טווח ערכים: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | תְפוּקָה | מספר המשבצת בתוך תת-מסגרת של 1ms. כל המשבצות בתת-מסגרת אחת נספרות לפי פרמטר זה. טווח ערכים: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | תְפוּקָה | מזהה מספר סמל בתוך חריץ. טווח ערכים: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | תְפוּקָה | ה-SectionID ממפה קטעי נתונים במישור U להודעה המתאימה במישור C (וסוג הקטע) המשויכים לנתונים. טווח ערכים: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | תְפוּקָה | מחוון חסימת משאבים. מציין אם נעשה שימוש בכל בלוק משאבים או בכל משאב אחר. טווח ערכים: {0b=כל בלוק משאבים בשימוש; 1b=כל בלוק משאבים אחר בשימוש} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | תְפוּקָה | ה-PRB ההתחלתי של מקטע נתונים במטוס משתמש. טווח ערכים: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | תְפוּקָה | מגדיר את ה-PRBs שבהם קטע הנתונים של מישור המשתמש חוקי. טווח ערכים: {0000 0001b-1111 1111b, 0000 0000b = כל ה-PRBs ב-SCS שצוין וברוחב הפס של הספק } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | תְפוּקָה | מגדיר את שיטת הדחיסה ורוחב הסיביות של IQ של נתוני המשתמש בקטע נתונים. טווח ערכים: {0000 0000b-1111 1111b} |
לא זמין (rx_udcomphdr_o) |
אותות ממשק CSR
טבלה 16. אותות ממשק CSR
| שם אות | רוחב סיביות | כיוון |
תֵאוּר |
| csr_address | 16 | קֶלֶט | כתובת רישום תצורה. |
| csr_write | 1 | קֶלֶט | הפעלת רישום תצורה. |
| csr_writedata | 32 | קֶלֶט | כתיבת נתוני רשם תצורה. |
| csr_readdata | 32 | תְפוּקָה | אוגר תצורה קריאת נתוני. |
| csr_read | 1 | קֶלֶט | הפעלת קריאה של אוגר תצורה. |
| csr_readdatavalid | 1 | תְפוּקָה | נתוני קריאת אוגר התצורה חוקיים. |
| csr_waitrequest | 1 | תְפוּקָה | בקשת המתנה של רישום תצורה. |
רישומי IP של דחיסה של Fronthaul
שליטה ובקרה על פונקציונליות הדחיסה הקדמית באמצעות ממשק הבקרה והסטטוס.
טבלה 17. מפת רישום
| CSR_ADDRESS (היסט מילים) | רשום שם |
| 0x0 | מצב_דחיסה |
| 0x1 | tx_error |
| 0x2 | rx_error |
טבלה 18. compression_mode Register
| רוחב סיביות | תֵאוּר | גִישָׁה |
ערך איפוס HW |
| 31:9 | שָׁמוּר | RO | 0x0 |
| 8:8 | מצב פונקציונלי: • 1'b0 הוא מצב דחיסה סטטי • 1'b1 הוא מצב דחיסה דינמי |
RW | 0x0 |
| 7:0 | כותרת דחיסת נתוני משתמש סטטית: • 7:4 הוא udIqWidth — 4'b0000 זה 16 סיביות — 4'b1111 זה 15 סיביות -: — 4'b0001 הוא ביט אחד • 3:0 הוא udCompMeth - 4'b0000 אינו דחיסה — 4'b0001 הוא נקודה צפה בלוק — 4'b0011 הוא µ-חוק • אחרים שמורים |
RW | 0x0 |
טבלה 19. רישום שגיאות TX
| רוחב סיביות | תֵאוּר | גִישָׁה |
ערך איפוס HW |
| 31:2 | שָׁמוּר | RO | 0x0 |
| 1:1 | IqWidth לא חוקי. ה-IP מגדיר את Iqwidth ל-0 (16-bit Iqwidth) אם הוא מזהה Iqwidth לא חוקי או לא נתמך. | RW1C | 0x0 |
| 0:0 | שיטת דחיסה לא חוקית. ה-IP מפיל את החבילה. | RW1C | 0x0 |
טבלה 20. רישום שגיאות rx
| רוחב סיביות | תֵאוּר | גִישָׁה |
ערך איפוס HW |
| 31:8 | שָׁמוּר | RO | 0x0 |
| 1:1 | IqWidth לא חוקי. ה-IP מפיל את החבילה. | RW1C | 0x0 |
| 0:0 | שיטת דחיסה לא חוקית. ה-IP מגדיר את שיטת הדחיסה לשיטת ברירת המחדל הנתמכת הבאה: • נקודה צפה בלוק מופעלת בלבד: ברירת המחדל לנקודה צפה בלוק. • μ-law מופעל בלבד: ברירת המחדל ל-μ-law. • מופעל גם נקודה צפה בלוק וגם μ-חוק: ברירת המחדל לנקודה צפה בלוק. |
RW1C | 0x0 |
Fronthaul Compression מדריך למשתמש של Intel FPGA IPs Archive
לגרסה העדכנית והקודמת של מסמך זה, עיין ב: Fronthaul Compression Intel FPGA IP User Guide. אם גרסת IP או תוכנה אינה מופיעה ברשימה, המדריך למשתמש עבור ה-IP או גרסת התוכנה הקודמת חל.
מסמך היסטוריית תיקונים עבור מדריך למשתמש של Intel FPGA IP Compression Fronthaul
|
גרסת מסמך |
גרסת Intel Quartus Prime | גרסת IP |
שינויים |
| 2022.08.08 | 21.4 | 1.0.1 | רוחב מטא נתונים מתוקן 0 עד 0 (השבת יציאות מטא נתונים). |
| 2022.03.22 | 21.4 | 1.0.1 | • תיאורי אותות שהוחלפו: — tx_avst_sink_data ו-tx_avst_source_data — rx_avst_sink_data ו-rx_avst_source_data • נוסף דרגות מהירות נתמכות במכשיר לוּחַ • נוסף ביצועים ושימוש במשאבים |
| 2021.12.07 | 21.3 | 1.0.0 | קוד הזמנה מעודכן. |
| 2021.11.23 | 21.3 | 1.0.0 | שחרור ראשוני. |
תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים. *שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.
גרסה מקוונת
שלח משוב
מזהה: 709301
UG-20346
גרסה: 2022.08.08
ISO 9001:2015 רשום
מסמכים / משאבים
 |
Intel Fronthaul Compression FPGA IP [pdfמדריך למשתמש Fronthaul דחיסה FPGA IP, Fronthaul, דחיסה FPGA IP, FPGA IP |
 |
Intel Fronthaul Compression FPGA IP [pdfמדריך למשתמש UG-20346, 709301, Fronthaul דחיסה FPGA IP, Fronthaul FPGA IP, דחיסה FPGA IP, FPGA IP |
