ALTERA Cyclone V E FPGA ഡവലപ്മെന്റ് ബോർഡ് ഉപയോക്തൃ മാനുവൽ

മെമ്മറി:
- 256-ബിറ്റ് ഡാറ്റ ബസുള്ള രണ്ട് 3-എംബിറ്റ് (MB) DDR16 SDRAM ഉപകരണങ്ങൾ
- ഒരു 18-Mbit (Mb) SSRAM
- ഒരു 512-Mb സിൻക്രണസ് ഫ്ലാഷ്
- 512-ബിറ്റ് ഡാറ്റ ബസുള്ള ഒരു 2-MB LPDDR32 SDRAM (ഈ ബോർഡിൽ 16-ബിറ്റ് ഡാറ്റ ബസ് മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ)
- ഒരു 64-Kb I2C സീരിയൽ വൈദ്യുതപരമായി മായ്‌ക്കാവുന്ന PROM (EEPROM)

മെക്കാനിക്കൽ: 6.5 x 4.5 വലിപ്പമുള്ള ബോർഡ്

ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

അധ്യായം 1: കഴിഞ്ഞുview

പൊതുവായ വിവരണം

സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ് രൂപകൽപ്പന ചെയ്‌തിരിക്കുന്നത് ഭാഗികമായ പുനർക്രമീകരണം പോലുള്ള സവിശേഷതകളുള്ള വിപുലമായ ഡിസൈൻ കഴിവുകൾ നൽകാനാണ്. മുമ്പത്തെ FPGA കുടുംബങ്ങളെ അപേക്ഷിച്ച് ഇത് വേഗത്തിലുള്ള പ്രവർത്തനവും കുറഞ്ഞ ഊർജ്ജ ഉപഭോഗവും മാർക്കറ്റിലേക്ക് വേഗതയേറിയ സമയവും വാഗ്ദാനം ചെയ്യുന്നു.

ഉപയോഗപ്രദമായ ലിങ്കുകൾ

ഇനിപ്പറയുന്ന വിഷയങ്ങളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ബന്ധപ്പെട്ട പ്രമാണങ്ങൾ കാണുക:

സൈക്ലോൺ V ഉപകരണ കുടുംബം: സൈക്ലോൺ V ഉപകരണ ഹാൻഡ്‌ബുക്ക്
HSMC സ്പെസിഫിക്കേഷൻ: ഹൈ സ്പീഡ് മെസാനൈൻ കാർഡ് (HSMC) സ്പെസിഫിക്കേഷൻ

അധ്യായം 2: ബോർഡ് ഘടകങ്ങൾ

ബോർഡ് ഘടക ബ്ലോക്കുകൾ

വികസന ബോർഡ് ഇനിപ്പറയുന്ന പ്രധാന ഘടക ബ്ലോക്കുകൾ അവതരിപ്പിക്കുന്നു:

ഒരു ചുഴലിക്കാറ്റ് VE FPGA (5CEFA7F31I7N) 896-പിൻ ഫൈൻലൈൻ BGA (FBGA)

കൺട്രോളർ: ഫ്ലാഷ് ഫാസ്റ്റ് പാസീവ് പാരലൽ (എഫ്പിപി) കോൺഫിഗറേഷൻ
240 പിൻ FBGA പാക്കേജിൽ MAX II CPLD (EPM100M5I100N)

FPGA റഫറൻസ് ക്ലോക്ക് ഇൻപുട്ടിനുള്ള പ്രോഗ്രാം ചെയ്യാവുന്ന ക്ലോക്ക് ജനറേറ്റർ
FPGA, MAX V CPLD ക്ലോക്ക് ഇൻപുട്ടിനുള്ള 50-MHz സിംഗിൾ-എൻഡ് ഓസിലേറ്റർ
MAX V CPLD കോൺഫിഗറേഷൻ ക്ലോക്ക് ഇൻപുട്ടിനായുള്ള 100-MHz സിംഗിൾ-എൻഡ് ഓസിലേറ്റർ
SMA ഇൻപുട്ട് (LVDS)
മെമ്മറി:
- 256-ബിറ്റ് ഡാറ്റ ബസുള്ള രണ്ട് 3-എംബിറ്റ് (MB) DDR16 SDRAM ഉപകരണങ്ങൾ
- ഒരു 18-Mbit (Mb) SSRAM
- ഒരു 512-Mb സിൻക്രണസ് ഫ്ലാഷ്
- 512-ബിറ്റ് ഡാറ്റ ബസുള്ള ഒരു 2-MB LPDDR32 SDRAM (ഈ ബോർഡിൽ 16-ബിറ്റ് ഡാറ്റ ബസ് മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ)
- ഒരു 64-Kb I2C സീരിയൽ വൈദ്യുതപരമായി മായ്‌ക്കാവുന്ന PROM (EEPROM)

മെക്കാനിക്കൽ

വികസന ബോർഡിന് 6.5 x 4.5 ഇഞ്ച് വലിപ്പമുണ്ട്.

അധ്യായം 3: ബോർഡ് ഘടകങ്ങളുടെ റഫറൻസ്

ഓരോ ബോർഡ് ഘടകത്തെയും അതിൻ്റെ പ്രവർത്തനത്തെയും കുറിച്ചുള്ള വിശദമായ വിവരങ്ങൾ ഈ വിഭാഗം നൽകുന്നു. കൂടുതൽ വിവരങ്ങൾക്ക് സൈക്ലോൺ VE FPGA ഡവലപ്മെൻ്റ് ബോർഡ് റഫറൻസ് മാനുവൽ പരിശോധിക്കുക.

പതിവുചോദ്യങ്ങൾ

ചോദ്യം: ഏറ്റവും പുതിയ എച്ച്എസ്എംസികൾ എനിക്ക് എവിടെ കണ്ടെത്താനാകും?

A: ലഭ്യമായ ഏറ്റവും പുതിയ HSMC-കളുടെ ഒരു ലിസ്റ്റ് കാണാനോ HSMC സ്പെസിഫിക്കേഷൻ്റെ ഒരു പകർപ്പ് ഡൗൺലോഡ് ചെയ്യാനോ, Altera-യുടെ ഡെവലപ്‌മെൻ്റ് ബോർഡ് ഡോട്ടർകാർഡ് പേജ് കാണുക. webസൈറ്റ്.

ചോദ്യം: എന്താണ് അഡ്വാൻtagCyclone VE FPGA ഡവലപ്മെൻ്റ് ബോർഡിൻ്റെ es?

A: Cyclone VE FPGA ഡവലപ്‌മെൻ്റ് ബോർഡ്, മുൻ എഫ്‌പിജിഎ കുടുംബങ്ങളെ അപേക്ഷിച്ച് വേഗത്തിലുള്ള പ്രവർത്തനവും കുറഞ്ഞ വൈദ്യുതി ഉപഭോഗവും വിപണിയിലേക്കുള്ള വേഗത്തിലുള്ള സമയവും ഉറപ്പാക്കുന്ന ഭാഗിക പുനർക്രമീകരണം പോലുള്ള ഡിസൈൻ മുന്നേറ്റങ്ങളും നൂതനത്വങ്ങളും വാഗ്ദാനം ചെയ്യുന്നു.

ചോദ്യം: സൈക്ലോൺ V ഉപകരണ കുടുംബത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ എനിക്ക് എവിടെ കണ്ടെത്താനാകും?

A: Cyclone V ഉപകരണ കുടുംബത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, Cyclone V ഉപകരണ ഹാൻഡ്‌ബുക്ക് കാണുക.

ചോദ്യം: വികസന ബോർഡിൻ്റെ വലുപ്പം എന്താണ്?

A: വികസന ബോർഡിന് 6.5 x 4.5 ഇഞ്ച് വലിപ്പമുണ്ട്.

101 ഇന്നൊവേഷൻ ഡ്രൈവ്
സാൻ ജോസ്, CA 95134
www.altera.com
MNL-01075-1.4

© 2017 Altera കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ALTERA, ARRIA, Cyclone, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS, STRATIX എന്നീ വാക്കുകളും ലോഗോകളും Altera കോർപ്പറേഷൻ്റെ വ്യാപാരമുദ്രകളാണ് കൂടാതെ യുഎസ് പേറ്റൻ്റ്, വ്യാപാരമുദ്ര ഓഫീസിലും മറ്റ് രാജ്യങ്ങളിലും രജിസ്റ്റർ ചെയ്തിട്ടുണ്ട്. www.altera.com/common/legal.html-ൽ വിവരിച്ചിരിക്കുന്ന പ്രകാരം ട്രേഡ്‌മാർക്കുകൾ അല്ലെങ്കിൽ സേവന മാർക്കുകളായി തിരിച്ചറിയുന്ന മറ്റെല്ലാ വാക്കുകളും ലോഗോകളും അതത് ഉടമകളുടെ സ്വത്താണ്. Altera-യുടെ സ്റ്റാൻഡേർഡ് വാറൻ്റിക്ക് അനുസൃതമായി നിലവിലെ സ്പെസിഫിക്കേഷനുകൾക്ക് അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം Altera ഉറപ്പുനൽകുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Altera രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിൻ്റെയോ സേവനത്തിൻ്റെയോ അപേക്ഷയിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ ആൾട്ടേറ ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിന് മുമ്പും ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് സ്വന്തമാക്കാൻ Altera ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു.
ഓഗസ്റ്റ് 2017 ആൾട്ടേറ കോർപ്പറേഷൻ ചുഴലിക്കാറ്റ് VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ്
റഫറൻസ് മാനുവൽ

ഈ പ്രമാണം Cyclone® VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡിൻ്റെ ഹാർഡ്‌വെയർ സവിശേഷതകൾ വിവരിക്കുന്നു, ബോർഡിൻ്റെ എല്ലാ ഘടകങ്ങളുമായും ഇൻ്റർഫേസ് ചെയ്യുന്ന ഇഷ്‌ടാനുസൃത FPGA ഡിസൈനുകൾ സൃഷ്ടിക്കുന്നതിന് ആവശ്യമായ വിശദമായ പിൻ-ഔട്ടും ഘടക റഫറൻസ് വിവരങ്ങളും ഉൾപ്പെടുന്നു.

കഴിഞ്ഞുview

പൊതുവായ വിവരണം

ആൾട്ടേറയുടെ സൈക്ലോൺ VE FPGA ഉപയോഗിച്ച് ലോ-പവർ, ഹൈ-പെർഫോമൻസ്, ലോജിക്-ഇൻ്റൻസീവ് ഡിസൈനുകൾ വികസിപ്പിക്കുന്നതിനും പ്രോട്ടോടൈപ്പ് ചെയ്യുന്നതിനുമുള്ള ഒരു ഹാർഡ്‌വെയർ പ്ലാറ്റ്‌ഫോം സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ് നൽകുന്നു. സൈക്ലോൺ VE FPGA ഡിസൈനുകളുടെ വികസനം സുഗമമാക്കുന്നതിന് ബോർഡ് വിശാലമായ പെരിഫറലുകളും മെമ്മറി ഇൻ്റർഫേസുകളും നൽകുന്നു. Altera®-ൽ നിന്നും വിവിധ പങ്കാളികളിൽ നിന്നും ലഭ്യമായ വിവിധ HSMC-കൾ വഴി അധിക പ്രവർത്തനം ചേർക്കാൻ ഒരു ഹൈ-സ്പീഡ് മെസാനൈൻ കാർഡ് (HSMC) കണക്റ്റർ ലഭ്യമാണ്.

ലഭ്യമായ ഏറ്റവും പുതിയ HSMC-കളുടെ ഒരു ലിസ്റ്റ് കാണാനോ HSMC സ്പെസിഫിക്കേഷൻ്റെ ഒരു പകർപ്പ് ഡൗൺലോഡ് ചെയ്യാനോ, Altera-യുടെ ഡെവലപ്‌മെൻ്റ് ബോർഡ് ഡോട്ടർകാർഡ്‌സ് പേജ് കാണുക. webസൈറ്റ്.
ഭാഗികമായ പുനർക്രമീകരണം പോലുള്ള ഡിസൈൻ മുന്നേറ്റങ്ങളും നൂതനങ്ങളും, സൈക്ലോൺ VE FPGA-കളിൽ നടപ്പിലാക്കിയിരിക്കുന്ന ഡിസൈനുകൾ, കുറഞ്ഞ ശക്തിയിൽ വേഗത്തിലും, മുമ്പത്തെ FPGA ഫാമിലികളേക്കാൾ വേഗത്തിലുള്ള മാർക്കറ്റ് സമയവും പ്രവർത്തിക്കുന്നുണ്ടെന്ന് ഉറപ്പാക്കുന്നു.
ഇനിപ്പറയുന്ന വിഷയങ്ങളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ബന്ധപ്പെട്ട പ്രമാണങ്ങൾ കാണുക:
- സൈക്ലോൺ വി ഉപകരണ കുടുംബം, സൈക്ലോൺ വി ഉപകരണ ഹാൻഡ്‌ബുക്ക് റഫർ ചെയ്യുക.
- HSMC സ്പെസിഫിക്കേഷൻ, ഹൈ സ്പീഡ് മെസാനൈൻ കാർഡ് (HSMC) സ്പെസിഫിക്കേഷൻ കാണുക.

ബോർഡ് ഘടക ബ്ലോക്കുകൾ

വികസന ബോർഡ് ഇനിപ്പറയുന്ന പ്രധാന ഘടക ബ്ലോക്കുകൾ അവതരിപ്പിക്കുന്നു:

വൺ സൈക്ലോൺ VE FPGA (5CEFA7F31I7N) 896-പിൻ ഫൈൻലൈൻ BGA (FBGA) പാക്കേജിൽ
- 149,500 എൽ.ഇ
- 56,480 അഡാപ്റ്റീവ് ലോജിക് മൊഡ്യൂളുകൾ (ALMs)
- 6,860 Kbit (Kb) M10K, 836 Kb MLAB മെമ്മറി
- സെവൻ ഫ്രാക്ഷണൽ ഫേസ് ലോക്ക്ഡ് ലൂപ്പുകൾ (PLLs)
- 312 18×18-ബിറ്റ് ഗുണിതങ്ങൾ
- 480 പൊതു ഉദ്ദേശ്യ ഇൻപുട്ട്/ഔട്ട്പുട്ട് (GPIO)
- 1.1-V കോർ വോള്യംtage

FPGA കോൺഫിഗറേഷൻ സർക്യൂട്ട്
- സജീവ സീരിയൽ (AS) x1 അല്ലെങ്കിൽ AS x4 കോൺഫിഗറേഷൻ (EPCQ256SI16N)
- സിസ്റ്റം കൺട്രോളറായി 5-പിൻ FBGA പാക്കേജിൽ MAX® V CPLD (2210M256ZF5I256N)
- ഫ്ലാഷ് ഫാസ്റ്റ് പാസീവ് പാരലൽ (എഫ്പിപി) കോൺഫിഗറേഷൻ
- MAX II CPLD (EPM240M100I5N) 100-പിൻ FBGA പാക്കേജിൽ Quartus® II പ്രോഗ്രാമർക്കൊപ്പം ഉപയോഗിക്കുന്നതിന് എംബഡഡ് USB-BlasterTM II-ൻ്റെ ഭാഗമായി
ക്ലോക്കിംഗ് സർക്യൂട്ട്
- FPGA റഫറൻസ് ക്ലോക്ക് ഇൻപുട്ടിനുള്ള പ്രോഗ്രാം ചെയ്യാവുന്ന ക്ലോക്ക് ജനറേറ്റർ
- FPGA, MAX V CPLD ക്ലോക്ക് ഇൻപുട്ടിനുള്ള 50-MHz സിംഗിൾ-എൻഡ് ഓസിലേറ്റർ
- MAX V CPLD കോൺഫിഗറേഷൻ ക്ലോക്ക് ഇൻപുട്ടിനായുള്ള 100-MHz സിംഗിൾ-എൻഡ് ഓസിലേറ്റർ
- SMA ഇൻപുട്ട് (LVDS)
മെമ്മറി
- 256-ബിറ്റ് ഡാറ്റ ബസുള്ള രണ്ട് 3-എംബിറ്റ് (MB) DDR16 SDRAM ഉപകരണങ്ങൾ
- ഒരു 18-Mbit (Mb) SSRAM
- ഒരു 512-Mb സിൻക്രണസ് ഫ്ലാഷ്
- 512-ബിറ്റ് ഡാറ്റ ബസുള്ള ഒരു 2-MB LPDDR32 SDRAM (ഈ ബോർഡിൽ 16-ബിറ്റ് ഡാറ്റ ബസ് മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ)
- ഒരു 64-Kb I2C സീരിയൽ വൈദ്യുതപരമായി മായ്‌ക്കാവുന്ന PROM (EEPROM)
പൊതുവായ ഉപയോക്തൃ ഇൻപുട്ട്/ഔട്ട്പുട്ട്
- LED കളും ഡിസ്പ്ലേകളും
- നാല് ഉപയോക്തൃ എൽ.ഇ.ഡി
- ഒരു കോൺഫിഗറേഷൻ ലോഡ് LED
- ഒരു കോൺഫിഗറേഷൻ LED ചെയ്തു
- ഒരു പിശക് LED
- മൂന്ന് കോൺഫിഗറേഷൻ തിരഞ്ഞെടുത്ത LED-കൾ
- ഉൾച്ചേർത്ത നാല് USB-Blaster II സ്റ്റാറ്റസ് LED-കൾ
- മൂന്ന് എച്ച്എസ്എംസി ഇൻ്റർഫേസ് എൽഇഡികൾ
- പത്ത് ഇഥർനെറ്റ് എൽ.ഇ.ഡി
- രണ്ട് UART ഡാറ്റ കൈമാറ്റം ചെയ്യുകയും LED-കൾ സ്വീകരിക്കുകയും ചെയ്യുന്നു
- രണ്ട് USB-UART ഇൻ്റർഫേസ് TX / RX LED-കൾ
- എൽഇഡിയിൽ ഒരു പവർ
- ഒരു രണ്ട്-വരി പ്രതീക LCD ഡിസ്പ്ലേ

ബട്ടണുകൾ അമർത്തുക
- ഒരു CPU റീസെറ്റ് പുഷ് ബട്ടൺ
- ഒരു MAX V റീസെറ്റ് പുഷ് ബട്ടൺ
- ഒരു പ്രോഗ്രാം പുഷ് ബട്ടൺ തിരഞ്ഞെടുക്കുക
- ഒരു പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ
- നാല് പൊതുവായ ഉപയോക്തൃ പുഷ് ബട്ടണുകൾ

ഡിഐപി സ്വിച്ചുകൾ
- നാല് MAX V CPLD സിസ്റ്റം കൺട്രോളർ കൺട്രോൾ സ്വിച്ചുകൾ
- രണ്ട് ജെTAG ചെയിൻ കൺട്രോൾ ഡിഐപി സ്വിച്ചുകൾ
- ഒരു ഫാൻ കൺട്രോൾ ഡിഐപി സ്വിച്ച്
- നാല് പൊതു ഉപയോക്തൃ ഡിഐപി സ്വിച്ചുകൾ
വൈദ്യുതി വിതരണം
14-20-V (ലാപ്ടോപ്പ്) DC ഇൻപുട്ട്

മെക്കാനിക്കൽ
6.5" x 4.5" വലിപ്പമുള്ള ബോർഡ്

വികസന ബോർഡ് ബ്ലോക്ക് ഡയഗ്രം

ചിത്രം 1-1 സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡിൻ്റെ ഒരു ബ്ലോക്ക് ഡയഗ്രം കാണിക്കുന്നു.

ബോർഡ് കൈകാര്യം ചെയ്യുന്നു

ബോർഡ് കൈകാര്യം ചെയ്യുമ്പോൾ, ഇനിപ്പറയുന്ന സ്റ്റാറ്റിക് ഡിസ്ചാർജ് മുൻകരുതൽ നിരീക്ഷിക്കേണ്ടത് പ്രധാനമാണ്:

ജാഗ്രത
ശരിയായ ആന്റി-സ്റ്റാറ്റിക് കൈകാര്യം ചെയ്യാതെ, ബോർഡിന് കേടുപാടുകൾ സംഭവിക്കാം. അതിനാൽ, ബോർഡിൽ തൊടുമ്പോൾ ആന്റി-സ്റ്റാറ്റിക് ഹാൻഡ്ലിംഗ് മുൻകരുതലുകൾ ഉപയോഗിക്കുക.

ബോർഡ് ഘടകങ്ങൾ

ഈ അദ്ധ്യായം Cyclone VE FPGA ഡവലപ്മെൻ്റ് ബോർഡിലെ പ്രധാന ഘടകങ്ങളെ പരിചയപ്പെടുത്തുന്നു. ചിത്രം 2-1 ഘടകം ലൊക്കേഷനുകൾ ചിത്രീകരിക്കുന്നു, പട്ടിക 2-1 ബോർഡിൻ്റെ എല്ലാ ഘടകങ്ങളുടെയും ഒരു ഹ്രസ്വ വിവരണം നൽകുന്നു.

ഒരു സമ്പൂർണ്ണ സ്കീമാറ്റിക്സ്, ഒരു ഫിസിക്കൽ ലേഔട്ട് ഡാറ്റാബേസ്, GERBER എന്നിവ fileസൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് കിറ്റ് ഡോക്യുമെൻറ് ഡയറക്‌ടറിയിൽ ഡവലപ്‌മെൻ്റ് ബോർഡിനുള്ള ങ്ങൾ താമസിക്കുന്നു.

ബോർഡ് പവർ അപ്പ് ചെയ്യുന്നതിനെക്കുറിച്ചും ഡെമോൺസ്‌ട്രേഷൻ സോഫ്‌റ്റ്‌വെയർ ഇൻസ്റ്റാൾ ചെയ്യുന്നതിനെക്കുറിച്ചും വിവരങ്ങൾക്ക്, സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് കിറ്റ് ഉപയോക്തൃ ഗൈഡ് കാണുക.

ഈ അധ്യായത്തിൽ ഇനിപ്പറയുന്ന വിഭാഗങ്ങൾ അടങ്ങിയിരിക്കുന്നു:

“ബോർഡ് ഓവർview”
പേജ് 2-4-ൽ "ഫീച്ചർ ചെയ്‌ത ഉപകരണം: സൈക്ലോൺ VE FPGA"

പേജ് 5-2210-ൽ "MAX V CPLD 2M5 സിസ്റ്റം കൺട്രോളർ"
പേജ് 2-10-ൽ "FPGA കോൺഫിഗറേഷൻ"
പേജ് 2-18-ലെ "ക്ലോക്ക് സർക്യൂട്ട്"

പേജ് 2-20-ൽ "പൊതുവായ ഉപയോക്തൃ ഇൻപുട്ട്/ഔട്ട്പുട്ട്"
പേജ് 2-24-ലെ "ഘടകങ്ങളും ഇൻ്റർഫേസുകളും"
പേജ് 2-32-ലെ "ഓർമ്മ"

പേജ് 2-41-ൽ "വൈദ്യുതി വിതരണം"

ബോർഡ് ഓവർview

ഈ വിഭാഗം ഒരു ഓവർ നൽകുന്നുview ചുഴലിക്കാറ്റ് VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡിൻ്റെ, വ്യാഖ്യാനിച്ച ബോർഡ് ചിത്രവും ഘടക വിവരണങ്ങളും ഉൾപ്പെടെ. ചിത്രം 2-1 ഒരു ഓവർ കാണിക്കുന്നുview ബോർഡിൻ്റെ സവിശേഷതകൾ.

പട്ടിക 2-1 ഘടകങ്ങളെ വിവരിക്കുകയും അവയുടെ അനുബന്ധ ബോർഡ് റഫറൻസുകൾ പട്ടികപ്പെടുത്തുകയും ചെയ്യുന്നു.

പട്ടിക 2-1. ബോർഡ് ഘടകങ്ങൾ (ഭാഗം 1 ൻ്റെ 3)

ബോർഡ് റഫറൻസ്	ടൈപ്പ് ചെയ്യുക	വിവരണം
ഫീച്ചർ ചെയ്തു ഉപകരണങ്ങൾ
U1	FPGA	ചുഴലിക്കാറ്റ് VE FPGA, 5CEFA7F31I7N, 896-pin FBGA.
U13	സി.പി.എൽ.ഡി	MAX V CPLD, 5M2210ZF256I5N, 256-പിൻ FBGA.
കോൺഫിഗറേഷൻ, നില, ഒപ്പം ഘടകങ്ങൾ സജ്ജീകരിക്കുക
J4	JTAG ചെയിൻ ഹെഡർ	ജെയിലേക്ക് പ്രവേശനം നൽകുന്നുTAG ഒരു ബാഹ്യ USB-Blaster കേബിൾ ഉപയോഗിക്കുമ്പോൾ ഉൾച്ചേർത്ത USB-Blaster II ചെയിൻ ചെയ്‌ത് പ്രവർത്തനരഹിതമാക്കുന്നു.
SW2	JTAG ചെയിൻ കൺട്രോൾ ഡിഐപി സ്വിച്ച്	സജീവമായ J-യിൽ ഉപകരണങ്ങൾ നീക്കം ചെയ്യുക അല്ലെങ്കിൽ ഉൾപ്പെടുത്തുകTAG ചങ്ങല.
J10	യുഎസ്ബി ടൈപ്പ്-ബി കണക്റ്റർ	എംബഡഡ് USB-Blaster II J വഴി FPGA പ്രോഗ്രാമിംഗിനും ഡീബഗ്ഗിംഗിനുമുള്ള USB ഇൻ്റർഫേസ്TAG ഒരു ടൈപ്പ്-ബി USB കേബിൾ വഴി.

പട്ടിക 2-1. ബോർഡ് ഘടകങ്ങൾ (ഭാഗം 2 ൻ്റെ 3)

ബോർഡ് റഫറൻസ്	ടൈപ്പ് ചെയ്യുക	വിവരണം
SW3	ബോർഡ് ക്രമീകരണങ്ങൾ DIP സ്വിച്ച്	MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഫംഗ്‌ഷനുകളായ ക്ലോക്ക് പ്രവർത്തനക്ഷമമാക്കുക, SMA ക്ലോക്ക് ഇൻപുട്ട് നിയന്ത്രണം, പവർ-അപ്പിൽ ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് ഏത് ഇമേജ് ലോഡ് ചെയ്യണം എന്നിവ നിയന്ത്രിക്കുന്നു.
SW1	MSEL DIP സ്വിച്ച്	ബോർഡിലെ കോൺഫിഗറേഷൻ സ്കീം നിയന്ത്രിക്കുന്നു. MSEL പിൻസ് 0, 1, 2, 4 എന്നിവ DIP സ്വിച്ചിലേക്ക് ബന്ധിപ്പിക്കുമ്പോൾ MSEL പിൻ 3 ഗ്രൗണ്ടിലേക്ക് ബന്ധിപ്പിക്കുന്നു.
S2	പ്രോഗ്രാം തിരഞ്ഞെടുക്കുക പുഷ് ബട്ടൺ	പ്രോഗ്രാം തിരഞ്ഞെടുത്ത LED-കൾ ടോഗിൾ ചെയ്യുന്നു, അത് ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് FPGA-യിലേക്ക് ലോഡ് ചെയ്യുന്ന പ്രോഗ്രാം ഇമേജ് തിരഞ്ഞെടുക്കുന്നു.
S1	പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ	തിരഞ്ഞെടുത്ത LED-കളുടെ പ്രോഗ്രാമിൻ്റെ ക്രമീകരണങ്ങളെ അടിസ്ഥാനമാക്കി ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് FGPA-യിലേക്ക് ചിത്രം ലോഡ് ചെയ്യുക.
D19	എൽഇഡി കോൺഫിഗറേഷൻ പൂർത്തിയായി	FPGA കോൺഫിഗർ ചെയ്യുമ്പോൾ പ്രകാശിക്കുന്നു.
D18	എൽഇഡി ലോഡ് ചെയ്യുക	MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ FPGA സജീവമായി കോൺഫിഗർ ചെയ്യുമ്പോൾ പ്രകാശിക്കുന്നു.
D17	പിശക് LED	ഫ്ലാഷ് മെമ്മറിയിൽ നിന്നുള്ള FPGA കോൺഫിഗറേഷൻ പരാജയപ്പെടുമ്പോൾ പ്രകാശിക്കുന്നു.
D35	പവർ LED	5.0-V പവർ ഉള്ളപ്പോൾ പ്രകാശിക്കുന്നു.
D25 ~ D27	പ്രോഗ്രാം തിരഞ്ഞെടുത്ത LED-കൾ	നിങ്ങൾ പ്രോഗ്രാം തിരഞ്ഞെടുക്കുക പുഷ് ബട്ടൺ അമർത്തുമ്പോൾ FPGA-യിലേക്ക് ഏത് ഫ്ലാഷ് മെമ്മറി ഇമേജ് ലോഡ് ചെയ്യണമെന്ന് നിർണ്ണയിക്കുന്ന LED ക്രമം കാണിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. LED ക്രമീകരണങ്ങൾക്കായി പട്ടിക 2–6 കാണുക.
D1 ~ D10	ഇഥർനെറ്റ് LED-കൾ	കണക്ഷൻ വേഗത കാണിക്കുന്നതിനും പ്രക്ഷേപണം ചെയ്യുന്നതിനോ ആക്റ്റിവിറ്റി സ്വീകരിക്കുന്നതിനോ പ്രകാശിപ്പിക്കുന്നു.
D20, D21	എച്ച്എസ്എംസി പോർട്ട് എൽഇഡികൾ	പ്രക്ഷേപണം ചെയ്യുന്നതോ സ്വീകരിക്കുന്നതോ ആയ പ്രവർത്തനം സൂചിപ്പിക്കാൻ നിങ്ങൾക്ക് ഈ LED-കൾ കോൺഫിഗർ ചെയ്യാം.
D22	എച്ച്എസ്എംസി പോർട്ട് നിലവിൽ എൽഇഡി	HSMC പോർട്ടിൽ ഒരു മകൾ കാർഡ് പ്ലഗ് ചെയ്യുമ്പോൾ പ്രകാശിക്കുന്നു.
D15, D16	USB-UART LED-കൾ	USB-UART ട്രാൻസ്മിറ്ററും റിസീവറും ഉപയോഗത്തിലായിരിക്കുമ്പോൾ പ്രകാശിക്കുന്നു.
D23, D24	സീരിയൽ UART LED-കൾ	UART ട്രാൻസ്മിറ്ററും റിസീവറും ഉപയോഗത്തിലായിരിക്കുമ്പോൾ പ്രകാശിക്കുന്നു.
ക്ലോക്ക് സർക്യൂട്ട്
X1	പ്രോഗ്രാമബിൾ ഓസിലേറ്റർ	125 മെഗാഹെർട്‌സിൻ്റെ ഡിഫോൾട്ട് ഫ്രീക്വൻസികളുള്ള പ്രോഗ്രാം ചെയ്യാവുന്ന ഓസിലേറ്റർ. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറിൽ പ്രവർത്തിക്കുന്ന ക്ലോക്ക് കൺട്രോൾ GUI ഉപയോഗിച്ച് ഫ്രീക്വൻസി പ്രോഗ്രാം ചെയ്യാവുന്നതാണ്.
U4	50-MHz ഓസിലേറ്റർ	50.000-മെഗാഹെർട്സ് ക്രിസ്റ്റൽ ഓസിലേറ്റർ പൊതു ആവശ്യത്തിനുള്ള യുക്തിക്ക്.
X3	100-MHz ഓസിലേറ്റർ	MAX V CPLD 100.000M5 സിസ്റ്റം കൺട്രോളറിനായുള്ള 2210-MHz ക്രിസ്റ്റൽ ഓസിലേറ്റർ.
ജെ 2, ജെ 3	ക്ലോക്ക് ഇൻപുട്ട് SMA കണക്ടറുകൾ	ക്ലോക്ക് മൾട്ടിപ്ലക്‌സർ ബഫറിലേക്ക് LVDS-അനുയോജ്യമായ ക്ലോക്ക് ഇൻപുട്ടുകൾ ഡ്രൈവ് ചെയ്യുക.
J4	ക്ലോക്ക് ഔട്ട്പുട്ട് SMA കണക്റ്റർ	FPGA-യിൽ നിന്ന് 2.5-V CMOS ക്ലോക്ക് ഔട്ട്പുട്ട് ഓടിക്കുക.
ജനറൽ ഉപയോക്താവ് ഇൻപുട്ട്/ഔട്ട്പുട്ട്
D28 ~ D31	ഉപയോക്തൃ എൽ.ഇ.ഡി	നാല് ഉപയോക്തൃ എൽ.ഇ.ഡി. താഴ്ന്ന് ഓടുമ്പോൾ പ്രകാശിക്കുന്നു.
SW3	ഉപയോക്തൃ ഡിഐപി സ്വിച്ച്	ക്വാഡ് യൂസർ ഡിഐപി സ്വിച്ചുകൾ. സ്വിച്ച് ഓണായിരിക്കുമ്പോൾ, ഒരു ലോജിക് 0 തിരഞ്ഞെടുക്കപ്പെടും.
S4	CPU റീസെറ്റ് പുഷ് ബട്ടൺ	FPGA ലോജിക് പുനഃസജ്ജമാക്കുക.
S3	MAX V റീസെറ്റ് പുഷ് ബട്ടൺ	MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ പുനഃസജ്ജമാക്കുക.
എസ് 5 ~ എസ് 8	പൊതുവായ ഉപയോക്തൃ പുഷ് ബട്ടണുകൾ	നാല് ഉപയോക്തൃ പുഷ് ബട്ടണുകൾ. അമർത്തുമ്പോൾ താഴ്ന്നു.
മെമ്മറി ഉപകരണങ്ങൾ
U7, U8	DDR3 x32 മെമ്മറി	256-ബിറ്റ് ഡാറ്റ ബസുള്ള രണ്ട് 3-MB DDR16 SDRAM.
U9	LPDDR2 x 16 മെമ്മറി	512-MB LPDDR 2 SDRAM, 32-ബിറ്റ് ബസ്, ഈ ബോർഡിൽ 16-ബിറ്റ് ബസ് മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ.

പട്ടിക 2-1. ബോർഡ് ഘടകങ്ങൾ (ഭാഗം 3 ൻ്റെ 3)

ബോർഡ് റഫറൻസ്	ടൈപ്പ് ചെയ്യുക	വിവരണം
U10	ഫ്ലാഷ് x16 മെമ്മറി	അസ്ഥിരമല്ലാത്ത മെമ്മറിക്കായി 512-ബിറ്റ് ഡാറ്റ ബസുള്ള 16-എംബി സിൻക്രണസ് ഫ്ലാഷ് ഉപകരണങ്ങൾ.
U11	SSRAM x16 മെമ്മറി	18-ബിറ്റ് ഡാറ്റ ബസും 12-ബിറ്റ് പാരിറ്റിയുമുള്ള 4-എംബി സ്റ്റാൻഡേർഡ് സിൻക്രണസ് റാം.
U12	EEPROM	64-Mb I2C സീരിയൽ EEPROM.
ആശയവിനിമയം തുറമുഖങ്ങൾ
J1	HSMC പോർട്ട്	HSMC സ്പെസിഫിക്കേഷനിൽ 84 CMOS അല്ലെങ്കിൽ 17 LVDS ചാനലുകൾ നൽകുന്നു.
J11	ഗിഗാബൈറ്റ് ഇഥർനെറ്റ് പോർട്ട്	ഒരു Marvell 45E10 PHY വഴി 100/1000/88 ഇഥർനെറ്റ് കണക്ഷൻ നൽകുന്ന RJ-1111 കണക്റ്റർ, RGMII മോഡിൽ FPGA അടിസ്ഥാനമാക്കിയുള്ള Altera Triple Speed Ethernet MegaCore ഫംഗ്‌ഷൻ.
J12	സീരിയൽ UART പോർട്ട്	RS-9 സീരിയൽ UART ചാനൽ നടപ്പിലാക്കാൻ RS-232 ട്രാൻസ്‌സിവർ ഉള്ള DSUB 232-പിൻ കണക്റ്റർ.
J13	USB-UART പോർട്ട്	സീരിയൽ UART ഇൻ്റർഫേസിനായി USB-to-UART ബ്രിഡ്ജുള്ള USB കണക്റ്റർ.
ജെ 15, ജെ 16	ഡീബഗ് ഹെഡറുകൾ	ഡീബഗ് ആവശ്യങ്ങൾക്കായി രണ്ട് 2×8 തലക്കെട്ടുകൾ.
വീഡിയോയും പ്രദർശിപ്പിക്കുക തുറമുഖങ്ങൾ
J14	പ്രതീകം എൽസിഡി	നൽകിയിട്ടുള്ള 16 പ്രതീകം × 2 ലൈൻ LCD മൊഡ്യൂളിലേക്ക് രണ്ട് സ്റ്റാൻഡ്ഓഫുകൾക്കൊപ്പം ഇൻ്റർഫേസ് ചെയ്യുന്ന കണക്റ്റർ.
ശക്തി വിതരണം
J17	ഡിസി ഇൻപുട്ട് ജാക്ക്	14-20-V DC പവർ സപ്ലൈ സ്വീകരിക്കുന്നു.
SW5	പവർ സ്വിച്ച്	ഡിസി ഇൻപുട്ട് ജാക്കിൽ നിന്ന് വൈദ്യുതി വിതരണം ചെയ്യുമ്പോൾ ബോർഡ് ഓണാക്കുകയോ ഓഫാക്കുകയോ ചെയ്യുക.

ഫീച്ചർ ചെയ്‌ത ഉപകരണം: സൈക്ലോൺ VE FPGA

സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ് 5-പിൻ FBGA പാക്കേജിൽ സൈക്ലോൺ VE FPGA 7CEFA31F7I1N ഉപകരണം (U896) അവതരിപ്പിക്കുന്നു.

സൈക്ലോൺ വി ഉപകരണ കുടുംബത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, സൈക്ലോൺ വി ഉപകരണ ഹാൻഡ്‌ബുക്ക് കാണുക.
Cyclone VE FPGA 2CEFA2F5I7N ഉപകരണത്തിൻ്റെ സവിശേഷതകൾ പട്ടിക 31-7 വിവരിക്കുന്നു.

പട്ടിക 2-2. ചുഴലിക്കാറ്റ് VE FPGA സവിശേഷതകൾ

എ.എൽ.എം	തത്തുല്യം LEs	M10K റാം ബ്ലോക്കുകൾ	ആകെ റാം (കെബിറ്റുകൾ)	18-ബിറ്റ് × 18-ബിറ്റ് ഗുണിതങ്ങൾ	PLL-കൾ	പാക്കേജ് ടൈപ്പ് ചെയ്യുക
56,480	149,500	6,860	836	312	7	896-പിൻ FBGA

I/O ഉറവിടങ്ങൾ
സൈക്ലോൺ VE FPGA 5CEFA7F31I7N ഉപകരണത്തിന് ആകെ 480 ഉപയോക്തൃ I/Os ഉണ്ട്. പട്ടിക 2-3 ബോർഡിലെ ഫംഗ്‌ഷൻ പ്രകാരം സൈക്ലോൺ VE FPGA I/O പിൻ എണ്ണവും ഉപയോഗവും ലിസ്‌റ്റ് ചെയ്യുന്നു.

പട്ടിക 2-3. ചുഴലിക്കാറ്റ് VE FPGA I/O പിൻ എണ്ണം

ഫംഗ്ഷൻ	I/O സ്റ്റാൻഡേർഡ്	I/O എണ്ണുക	പ്രത്യേകം പിന്നുകൾ
DDR3	1.5-V SSTL	71	ഒരു ഡിഫറൻഷ്യൽ x4 DQS പിൻ
LPDDR2	1.2-വി HSUL	37	ഒരു ഡിഫറൻഷ്യൽ x2 DQS പിൻ
ഫ്ലാഷ്, SSRAM, EEPROM, MAX V എഫ്എസ്എം ബസ്	2.5-V CMOS, 3.3-V LVCMOS	69	—
HSMC പോർട്ട്	2.5-V CMOS + LVDS	79	17 LVDS, I2C
ഗിഗാബൈറ്റ് ഇഥർനെറ്റ് പോർട്ട്	2.5-V CMOS	42	—
ഉൾച്ചേർത്ത USB-Blaster II	2.5-V CMOS	20	—
ഡീബഗ് ഹെഡർ	1.5-V, 2.5-V	20	—
UART	3.3-V LVTTL	4	—
USB-UART	2.5-V CMOS	12	—
ബട്ടണുകൾ അമർത്തുക	2.5-V CMOS	5	ഒരു DEV_CLRn പിൻ
ഡിഐപി സ്വിച്ചുകൾ	2.5-V CMOS	4	—
പ്രതീകം എൽസിഡി	2.5-V CMOS	11	—
എൽ.ഇ.ഡി	2.5-V CMOS	9	—
ക്ലോക്ക് അല്ലെങ്കിൽ ഓസിലേറ്ററുകൾ	2.5-V CMOS + LVDS	12	ഒരു ക്ലോക്ക് ഔട്ട് പിൻ
ആകെ I/O ഉപയോഗിച്ചത്:		395

MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ
ഇനിപ്പറയുന്ന ആവശ്യങ്ങൾക്കായി ബോർഡ് 5M2210 സിസ്റ്റം കൺട്രോളർ, ഒരു Altera MAX V CPLD ഉപയോഗിക്കുന്നു:

ഫ്ലാഷിൽ നിന്നുള്ള FPGA കോൺഫിഗറേഷൻ

പവർ അളക്കൽ
റിമോട്ട് സിസ്റ്റം അപ്‌ഡേറ്റിനുള്ള നിയന്ത്രണവും സ്റ്റാറ്റസ് രജിസ്റ്ററുകളും

ചിത്രം 2-2 MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറിൻ്റെ പ്രവർത്തനക്ഷമതയും ബാഹ്യ സർക്യൂട്ട് കണക്ഷനുകളും ഒരു ബ്ലോക്ക് ഡയഗ്രമായി ചിത്രീകരിക്കുന്നു.\

ചിത്രം 2-2. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ബ്ലോക്ക് ഡയഗ്രം

MAX V CPLD 2M4 സിസ്റ്റം കൺട്രോളറിലുള്ള I/O സിഗ്നലുകൾ പട്ടിക 5–2210 പട്ടികപ്പെടുത്തുന്നു. സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും MAX V ഉപകരണവുമായി ബന്ധപ്പെട്ടതാണ്.

നിങ്ങൾക്ക് ഒരു മുൻ ഡൗൺലോഡ് ചെയ്യാംampAltera ഡിസൈൻ സ്റ്റോറിൽ നിന്ന് ഇനിപ്പറയുന്ന പട്ടിക പ്രകാരം പൂർത്തിയാക്കിയ പിൻ ലൊക്കേഷനുകളും അസൈൻമെൻ്റുകളുമുള്ള ഡിസൈൻ. സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് കിറ്റിൽ, ഡിസൈൻ എക്‌സിന് കീഴിൽamples, Cyclone VE FPGA ഡവലപ്മെൻ്റ് കിറ്റ് ബേസ്ലൈൻ പിൻഔട്ട് ക്ലിക്ക് ചെയ്യുക.

പട്ടിക 2-4. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഡിവൈസ് പിൻ-ഔട്ട് (ഭാഗം 1 ൻ്റെ 5)

ബോർഡ് റഫറൻസ് (U13)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
N4	5M2210_JTAG_TMS	3.3-വി	മാക്സ് വി.ജെTAG ടി.എം.എസ്
E9	CLK50_EN	2.5-വി	50 MHz ഓസിലേറ്റർ പ്രവർത്തനക്ഷമമാക്കുന്നു
H12	CLK_CONFIG	2.5-വി	100 MHz കോൺഫിഗറേഷൻ ക്ലോക്ക് ഇൻപുട്ട്
A15	CLK_ENABLE	2.5-വി	ക്ലോക്ക് ഓസിലേറ്റർ പ്രവർത്തനക്ഷമമാക്കുന്നതിനുള്ള ഡിഐപി സ്വിച്ച്
A13	CLK_SEL	2.5-വി	ക്ലോക്ക് തിരഞ്ഞെടുക്കുന്നതിനുള്ള ഡിഐപി സ്വിച്ച്-എസ്എംഎ അല്ലെങ്കിൽ ഓസിലേറ്റർ
J12	CLKIN_50_MAXV	2.5-വി	50 MHz ക്ലോക്ക് ഇൻപുട്ട്
D9	CLOCK_SCL	2.5-വി	പ്രോഗ്രാമബിൾ ഓസിലേറ്റർ I2C ക്ലോക്ക്
C9	CLOCK_SDA	2.5-വി	പ്രോഗ്രാം ചെയ്യാവുന്ന ഓസിലേറ്റർ I2C ഡാറ്റ
D10	CPU_RESETN	2.5-വി	FPGA റീസെറ്റ് പുഷ് ബട്ടൺ
P12	EXTRA_SIG0	2.5-വി	ഉൾച്ചേർത്ത USB-Blaster II ഇൻ്റർഫേസ്. ഭാവിയിലെ ഉപയോഗത്തിനായി കരുതിവച്ചിരിക്കുന്നു
T13	EXTRA_SIG1	2.5-വി	ഉൾച്ചേർത്ത USB-Blaster II ഇൻ്റർഫേസ്. ഭാവിയിലെ ഉപയോഗത്തിനായി കരുതിവച്ചിരിക്കുന്നു
T15	EXTRA_SIG2	2.5-വി	ഉൾച്ചേർത്ത USB-Blaster II ഇൻ്റർഫേസ്. ഭാവിയിലെ ഉപയോഗത്തിനായി കരുതിവച്ചിരിക്കുന്നു
A2	FACTORY_LOAD	2.5-വി	പവർ-അപ്പിൽ ഫാക്ടറി അല്ലെങ്കിൽ ഉപയോക്തൃ ഡിസൈൻ ലോഡ് ചെയ്യാൻ ഡിഐപി സ്വിച്ച്

പട്ടിക 2-4. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഡിവൈസ് പിൻ-ഔട്ട് (ഭാഗം 2 ൻ്റെ 5)

ബോർഡ് റഫറൻസ് (U13)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
R14	FACTORY_REQUEST	2.5-വി	FACTORY കമാൻഡ് അയയ്‌ക്കുന്നതിനുള്ള എംബഡഡ് USB-Blaster II അഭ്യർത്ഥന
N12	FACTORY_STATUS	2.5-വി	ഉൾച്ചേർത്ത USB-Blaster II FACTORY കമാൻഡ് നില
C8	FAN_FORCE_ON	2.5-വി	ഡിഐപി ഫാനിലേക്കോ ഓഫിലേക്കോ സ്വിച്ച് ചെയ്യുക
N7	FLASH_ADVN	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി വിലാസം സാധുവാണ്
R5	FLASH_CEN	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക
R6	FLASH_CLK	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി ക്ലോക്ക്
M6	FLASH_OEN	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി ഔട്ട്പുട്ട് പ്രവർത്തനക്ഷമമാക്കുക
T5	FLASH_RDYBSYN	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി തയ്യാറാണ്
P7	FLASH_RESETN	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി റീസെറ്റ്
N6	FLASH_WEN	2.5-വി	FSM ബസ് ഫ്ലാഷ് മെമ്മറി റൈറ്റ് പ്രവർത്തനക്ഷമമാക്കുക
K1	FPGA_CONF_DONE	3.3-വി	FPGA കോൺഫിഗറേഷൻ LED ചെയ്തു
D3	FPGA_CONFIG_D0	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
C2	FPGA_CONFIG_D1	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
C3	FPGA_CONFIG_D2	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
E3	FPGA_CONFIG_D3	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
D2	FPGA_CONFIG_D4	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
E4	FPGA_CONFIG_D5	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
D1	FPGA_CONFIG_D6	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
E5	FPGA_CONFIG_D7	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
F3	FPGA_CONFIG_D8	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
E1	FPGA_CONFIG_D9	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
F4	FPGA_CONFIG_D10	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
F2	FPGA_CONFIG_D11	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
F1	FPGA_CONFIG_D12	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
F6	FPGA_CONFIG_D13	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
G2	FPGA_CONFIG_D14	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
G3	FPGA_CONFIG_D15	3.3-വി	FPGA കോൺഫിഗറേഷൻ ഡാറ്റ
K4	FPGA_MAX_DCLK	3.3-വി	FPGA കോൺഫിഗറേഷൻ ക്ലോക്ക്
J3	FPGA_DCLK	3.3-വി	FPGA കോൺഫിഗറേഷൻ ക്ലോക്ക്
N1	FPGA_NCONFIG	3.3-വി	FPGA കോൺഫിഗറേഷൻ സജീവമാണ്
J4	FPGA_NSTATUS	3.3-വി	FPGA കോൺഫിഗറേഷൻ തയ്യാറാണ്
H1	FPGA_PR_DONE	3.3-വി	FPGA ഭാഗികമായ പുനർക്രമീകരണം പൂർത്തിയായി
P2	FPGA_PR_ERROR	3.3-വി	FPGA ഭാഗിക പുനഃക്രമീകരണ പിശക്
E2	FPGA_PR_READY	3.3-വി	FPGA ഭാഗിക പുനഃക്രമീകരണം തയ്യാറാണ്
F5	FPGA_PR_REQUEST	3.3-വി	FPGA ഭാഗിക പുനഃക്രമീകരണ അഭ്യർത്ഥന
L5	FPGA_MAX_NCS	3.3-വി	FPGA കോൺഫിഗറേഷൻ ചിപ്പ് തിരഞ്ഞെടുക്കുക
E14	FSM_A1	2.5-വി	FSM വിലാസം ബസ്
C14	FSM_A2	2.5-വി	FSM വിലാസം ബസ്

പട്ടിക 2-4. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഡിവൈസ് പിൻ-ഔട്ട് (ഭാഗം 3 ൻ്റെ 5)

ബോർഡ് റഫറൻസ് (U13)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
C15	FSM_A3	2.5-വി	FSM വിലാസം ബസ്
E13	FSM_A4	2.5-വി	FSM വിലാസം ബസ്
E12	FSM_A5	2.5-വി	FSM വിലാസം ബസ്
D15	FSM_A6	2.5-വി	FSM വിലാസം ബസ്
F14	FSM_A7	2.5-വി	FSM വിലാസം ബസ്
D16	FSM_A8	2.5-വി	FSM വിലാസം ബസ്
F13	FSM_A9	2.5-വി	FSM വിലാസം ബസ്
E15	FSM_A10	2.5-വി	FSM വിലാസം ബസ്
E16	FSM_A11	2.5-വി	FSM വിലാസം ബസ്
F15	FSM_A12	2.5-വി	FSM വിലാസം ബസ്
G14	FSM_A13	2.5-വി	FSM വിലാസം ബസ്
F16	FSM_A14	2.5-വി	FSM വിലാസം ബസ്
G13	FSM_A15	2.5-വി	FSM വിലാസം ബസ്
G15	FSM_A16	2.5-വി	FSM വിലാസം ബസ്
G12	FSM_A17	2.5-വി	FSM വിലാസം ബസ്
G16	FSM_A18	2.5-വി	FSM വിലാസം ബസ്
H14	FSM_A19	2.5-വി	FSM വിലാസം ബസ്
H20	FSM_A20	2.5-വി	FSM വിലാസം ബസ്
H13	FSM_A21	2.5-വി	FSM വിലാസം ബസ്
H16	FSM_A22	2.5-വി	FSM വിലാസം ബസ്
J13	FSM_A23	2.5-വി	FSM വിലാസം ബസ്
J16	FSM_A24	2.5-വി	FSM വിലാസം ബസ്
T2	FSM_A25	2.5-വി	FSM വിലാസം ബസ്
P5	FSM_A26	2.5-വി	FSM വിലാസം ബസ്
J14	FSM_D0	2.5-വി	FSM ഡാറ്റ ബസ്
J15	FSM_D1	2.5-വി	FSM ഡാറ്റ ബസ്
K16	FSM_D2	2.5-വി	FSM ഡാറ്റ ബസ്
K13	FSM_D3	2.5-വി	FSM ഡാറ്റ ബസ്
K15	FSM_D4	2.5-വി	FSM ഡാറ്റ ബസ്
K14	FSM_D5	2.5-വി	FSM ഡാറ്റ ബസ്
L16	FSM_D6	2.5-വി	FSM ഡാറ്റ ബസ്
L11	FSM_D7	2.5-വി	FSM ഡാറ്റ ബസ്
L15	FSM_D8	2.5-വി	FSM ഡാറ്റ ബസ്
L12	FSM_D9	2.5-വി	FSM ഡാറ്റ ബസ്
M16	FSM_D10	2.5-വി	FSM ഡാറ്റ ബസ്
L13	FSM_D11	2.5-വി	FSM ഡാറ്റ ബസ്
M15	FSM_D12	2.5-വി	FSM ഡാറ്റ ബസ്
L14	FSM_D13	2.5-വി	FSM ഡാറ്റ ബസ്
N16	FSM_D14	2.5-വി	FSM ഡാറ്റ ബസ്

പട്ടിക 2-4. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഡിവൈസ് പിൻ-ഔട്ട് (ഭാഗം 4 ൻ്റെ 5)

ബോർഡ് റഫറൻസ് (U13)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
M13	FSM_D15	2.5-വി	FSM ഡാറ്റ ബസ്
B8	HSMA_PRSNTN	2.5-വി	HSMC പോർട്ട് നിലവിലുണ്ട്
L6	JTAG_5M2210_TDI	3.3-വി	MAX V CPLD ജെTAG ചെയിൻ ഡാറ്റ ഇൻ
M5	JTAG_5M2210_TDO	3.3-വി	MAX V CPLD ജെTAG ചെയിൻ ഡാറ്റ ഔട്ട്
P3	JTAG_TCK	3.3-വി	JTAG ചെയിൻ ക്ലോക്ക്
P11	M570_ക്ലോക്ക്	2.5-വി	FACTORY കമാൻഡ് അയയ്‌ക്കുന്നതിന് എംബഡ് ചെയ്‌ത USB-Blaster II-ലേക്ക് 25-MHz ക്ലോക്ക്
M1	M570_JTAG_EN	3.3-വി	ഉൾച്ചേർത്ത USB-Blaster II പ്രവർത്തനരഹിതമാക്കാൻ കുറഞ്ഞ സിഗ്നൽ
P10	MAX5_BEN0	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 0 പ്രവർത്തനക്ഷമമാക്കുന്നു
R11	MAX5_BEN1	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 1 പ്രവർത്തനക്ഷമമാക്കുന്നു
T12	MAX5_BEN2	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 2 പ്രവർത്തനക്ഷമമാക്കുന്നു
N11	MAX5_BEN3	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 3 പ്രവർത്തനക്ഷമമാക്കുന്നു
T11	MAX5_CLK	2.5-വി	FSM ബസ് MAX V ക്ലോക്ക്
R10	MAX5_CSN	2.5-വി	FSM ബസ് MAX V ചിപ്പ് തിരഞ്ഞെടുക്കുക
M10	MAX5_OEN	2.5-വി	FSM ബസ് MAX V ഔട്ട്പുട്ട് പ്രവർത്തനക്ഷമമാക്കുക
N10	MAX5_WEN	2.5-വി	FSM ബസ് MAX V റൈറ്റ് പ്രവർത്തനക്ഷമമാക്കുക
E11	MAX_CONF_DONEN	2.5-വി	ഉൾച്ചേർത്ത USB-Blaster II കോൺഫിഗറേഷൻ LED ചെയ്തു
A4	MAX_ERROR	2.5-വി	FPGA കോൺഫിഗറേഷൻ പിശക് LED
A6	MAX_LOAD	2.5-വി	FPGA കോൺഫിഗറേഷൻ സജീവ LED
M9	MAX_RESETN	2.5-വി	MAX V റീസെറ്റ് പുഷ് ബട്ടൺ
B7	അമിത താപനില	2.5-വി	ടെമ്പറേച്ചർ മോണിറ്റർ ഫാൻ പ്രവർത്തനക്ഷമമാക്കുന്നു
D12	PGM_CONFIG	2.5-വി	PGM LED-കൾ തിരിച്ചറിഞ്ഞ ഫ്ലാഷ് മെമ്മറി ഇമേജ് ലോഡ് ചെയ്യുക
B14	PGM_LED0	2.5-വി	ഫ്ലാഷ് മെമ്മറി PGM സൂചകം 0 തിരഞ്ഞെടുക്കുക
C13	PGM_LED1	2.5-വി	ഫ്ലാഷ് മെമ്മറി PGM സൂചകം 1 തിരഞ്ഞെടുക്കുക
B16	PGM_LED2	2.5-വി	ഫ്ലാഷ് മെമ്മറി PGM സൂചകം 2 തിരഞ്ഞെടുക്കുക
B13	PGM_SEL	2.5-വി	PGM_LED[2:0] LED ക്രമം ടോഗിൾ ചെയ്യുന്നു
H4	PSAS_CSn	3.3-വി	AS കോൺഫിഗറേഷൻ ചിപ്പ് തിരഞ്ഞെടുക്കുക
G1	PSAS_DCLK	3.3-വി	AS കോൺഫിഗറേഷൻ ക്ലോക്ക്
G4	PSAS_CONF_DONE	3.3-വി	AS കോൺഫിഗറേഷൻ പൂർത്തിയായി
H2	PSAS_CONFIGn	3.3-വി	AS കോൺഫിഗറേഷൻ സജീവമാണ്
G5	PSAS_DATA1	3.3-വി	AS കോൺഫിഗറേഷൻ ഡാറ്റ
H3	PSAS_DATA0_ASD0	3.3-വി	AS കോൺഫിഗറേഷൻ ഡാറ്റ
J1	PSAS_CEn	3.3-വി	AS കോൺഫിഗറേഷൻ ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക
R12	SECURITY_MODE	2.5-വി	പവർ അപ്പ് ചെയ്യുമ്പോൾ FACTORY കമാൻഡ് അയയ്‌ക്കുന്നതിന് ഉൾച്ചേർത്ത USB-Blaster II-നുള്ള DIP സ്വിച്ച്
E7	SENSE_CS0N	2.5-വി	പവർ മോണിറ്റർ ചിപ്പ് തിരഞ്ഞെടുക്കുക
A5	SENSE_SCK	2.5-വി	പവർ മോണിറ്റർ SPI ക്ലോക്ക്
D7	SENSE_SDI	2.5-വി	പവർ മോണിറ്റർ SPI ഡാറ്റ ഇൻ
B6	SENSE_SDO	2.5-വി	പവർ മോണിറ്റർ എസ്പിഐ ഡാറ്റ പുറത്ത്

പട്ടിക 2-4. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഡിവൈസ് പിൻ-ഔട്ട് (ഭാഗം 5 ൻ്റെ 5)

ബോർഡ് റഫറൻസ് (U13)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
M13	FSM_D15	2.5-വി	FSM ഡാറ്റ ബസ്
B8	HSMA_PRSNTN	2.5-വി	HSMC പോർട്ട് നിലവിലുണ്ട്
L6	JTAG_5M2210_TDI	3.3-വി	MAX V CPLD ജെTAG ചെയിൻ ഡാറ്റ ഇൻ
M5	JTAG_5M2210_TDO	3.3-വി	MAX V CPLD ജെTAG ചെയിൻ ഡാറ്റ ഔട്ട്
P3	JTAG_TCK	3.3-വി	JTAG ചെയിൻ ക്ലോക്ക്
P11	M570_ക്ലോക്ക്	2.5-വി	FACTORY കമാൻഡ് അയയ്‌ക്കുന്നതിന് എംബഡ് ചെയ്‌ത USB-Blaster II-ലേക്ക് 25-MHz ക്ലോക്ക്
M1	M570_JTAG_EN	3.3-വി	ഉൾച്ചേർത്ത USB-Blaster II പ്രവർത്തനരഹിതമാക്കാൻ കുറഞ്ഞ സിഗ്നൽ
P10	MAX5_BEN0	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 0 പ്രവർത്തനക്ഷമമാക്കുന്നു
R11	MAX5_BEN1	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 1 പ്രവർത്തനക്ഷമമാക്കുന്നു
T12	MAX5_BEN2	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 2 പ്രവർത്തനക്ഷമമാക്കുന്നു
N11	MAX5_BEN3	2.5-വി	FSM ബസ് MAX V ബൈറ്റ് 3 പ്രവർത്തനക്ഷമമാക്കുന്നു
T11	MAX5_CLK	2.5-വി	FSM ബസ് MAX V ക്ലോക്ക്
R10	MAX5_CSN	2.5-വി	FSM ബസ് MAX V ചിപ്പ് തിരഞ്ഞെടുക്കുക
M10	MAX5_OEN	2.5-വി	FSM ബസ് MAX V ഔട്ട്പുട്ട് പ്രവർത്തനക്ഷമമാക്കുക
N10	MAX5_WEN	2.5-വി	FSM ബസ് MAX V റൈറ്റ് പ്രവർത്തനക്ഷമമാക്കുക
E11	MAX_CONF_DONEN	2.5-വി	ഉൾച്ചേർത്ത USB-Blaster II കോൺഫിഗറേഷൻ LED ചെയ്തു
A4	MAX_ERROR	2.5-വി	FPGA കോൺഫിഗറേഷൻ പിശക് LED
A6	MAX_LOAD	2.5-വി	FPGA കോൺഫിഗറേഷൻ സജീവ LED
M9	MAX_RESETN	2.5-വി	MAX V റീസെറ്റ് പുഷ് ബട്ടൺ
B7	അമിത താപനില	2.5-വി	ടെമ്പറേച്ചർ മോണിറ്റർ ഫാൻ പ്രവർത്തനക്ഷമമാക്കുന്നു
D12	PGM_CONFIG	2.5-വി	PGM LED-കൾ തിരിച്ചറിഞ്ഞ ഫ്ലാഷ് മെമ്മറി ഇമേജ് ലോഡ് ചെയ്യുക
B14	PGM_LED0	2.5-വി	ഫ്ലാഷ് മെമ്മറി PGM സൂചകം 0 തിരഞ്ഞെടുക്കുക
C13	PGM_LED1	2.5-വി	ഫ്ലാഷ് മെമ്മറി PGM സൂചകം 1 തിരഞ്ഞെടുക്കുക
B16	PGM_LED2	2.5-വി	ഫ്ലാഷ് മെമ്മറി PGM സൂചകം 2 തിരഞ്ഞെടുക്കുക
B13	PGM_SEL	2.5-വി	PGM_LED[2:0] LED ക്രമം ടോഗിൾ ചെയ്യുന്നു
H4	PSAS_CSn	3.3-വി	AS കോൺഫിഗറേഷൻ ചിപ്പ് തിരഞ്ഞെടുക്കുക
G1	PSAS_DCLK	3.3-വി	AS കോൺഫിഗറേഷൻ ക്ലോക്ക്
G4	PSAS_CONF_DONE	3.3-വി	AS കോൺഫിഗറേഷൻ പൂർത്തിയായി
H2	PSAS_CONFIGn	3.3-വി	AS കോൺഫിഗറേഷൻ സജീവമാണ്
G5	PSAS_DATA1	3.3-വി	AS കോൺഫിഗറേഷൻ ഡാറ്റ
H3	PSAS_DATA0_ASD0	3.3-വി	AS കോൺഫിഗറേഷൻ ഡാറ്റ
J1	PSAS_CEn	3.3-വി	AS കോൺഫിഗറേഷൻ ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക
R12	SECURITY_MODE	2.5-വി	പവർ അപ്പ് ചെയ്യുമ്പോൾ FACTORY കമാൻഡ് അയയ്‌ക്കുന്നതിന് ഉൾച്ചേർത്ത USB-Blaster II-നുള്ള DIP സ്വിച്ച്
E7	SENSE_CS0N	2.5-വി	പവർ മോണിറ്റർ ചിപ്പ് തിരഞ്ഞെടുക്കുക
A5	SENSE_SCK	2.5-വി	പവർ മോണിറ്റർ SPI ക്ലോക്ക്
D7	SENSE_SDI	2.5-വി	പവർ മോണിറ്റർ SPI ഡാറ്റ ഇൻ
B6	SENSE_SDO	2.5-വി	പവർ മോണിറ്റർ എസ്പിഐ ഡാറ്റ പുറത്ത്

FPGA കോൺഫിഗറേഷൻ

Cyclone VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ് പിന്തുണയ്‌ക്കുന്ന FPGA, ഫ്ലാഷ് മെമ്മറി, MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഉപകരണ പ്രോഗ്രാമിംഗ് രീതികൾ എന്നിവ ഈ വിഭാഗം വിവരിക്കുന്നു.

Cyclone VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ് ഇനിപ്പറയുന്ന കോൺഫിഗറേഷൻ രീതികളെ പിന്തുണയ്ക്കുന്നു:

എംബഡഡ് USB-Blaster II എന്നത് J-യിലെ ക്വാർട്ടസ് II പ്രോഗ്രാമർ ഉപയോഗിച്ച് FPGA കോൺഫിഗർ ചെയ്യുന്നതിനുള്ള ഡിഫോൾട്ട് രീതിയാണ്.TAG വിതരണം ചെയ്ത USB കേബിളുള്ള മോഡ്.
പവർ-അപ്പിൽ ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് സംഭരിച്ച ഇമേജുകൾ ഉപയോഗിച്ച് FPGA കോൺഫിഗർ ചെയ്യുന്നതിനായി ഫ്ലാഷ് മെമ്മറി ഡൗൺലോഡ് ചെയ്യുക അല്ലെങ്കിൽ പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ (S1) അമർത്തുക.
J-യുമായി ബന്ധിപ്പിക്കുന്ന ഒരു ബാഹ്യ USB-ബ്ലാസ്റ്റർ ഉപയോഗിച്ച് FPGA കോൺഫിഗർ ചെയ്യുന്നതിനുള്ള ബാഹ്യ USB-ബ്ലാസ്റ്റർTAG ചെയിൻ ഹെഡർ (J4).
AS x1 അല്ലെങ്കിൽ AS x4 കോൺഫിഗറേഷൻ സ്കീമുകളെ പിന്തുണയ്ക്കുന്ന സീരിയൽ അല്ലെങ്കിൽ ക്വാഡ്-സീരിയൽ FPGA കോൺഫിഗറേഷനായുള്ള EPCQ ഉപകരണം.

എംബഡഡ് USB-Blaster II-ലൂടെ FPGA പ്രോഗ്രാമിംഗ്
ഒരു USB കേബിൾ ഉപയോഗിച്ച് FPGA കോൺഫിഗറേഷൻ അനുവദിക്കുന്നതിന് ഈ കോൺഫിഗറേഷൻ രീതി ഒരു USB ടൈപ്പ്-ബി കണക്ടർ (J10), ഒരു USB 2.0 PHY ഉപകരണം (U18), ഒരു Altera MAX II CPLD EPM570GF100I5N (U16) എന്നിവ നടപ്പിലാക്കുന്നു. ഈ USB കേബിൾ ബോർഡിലെ USB ടൈപ്പ്-ബി കണക്ടറിനും Quartus II സോഫ്‌റ്റ്‌വെയർ പ്രവർത്തിക്കുന്ന ഒരു PC-യുടെ USB പോർട്ടിനും ഇടയിൽ നേരിട്ട് ബന്ധിപ്പിക്കുന്നു.
MAX II CPLD EPM570GF100I5N-ൽ ഉൾച്ചേർത്ത USB-Blaster II സാധാരണഗതിയിൽ J-നെ മാസ്റ്റർ ചെയ്യുന്നു.TAG ചങ്ങല.

ചിത്രം 2-3 ചിത്രീകരിക്കുന്നത് ജെTAG ചങ്ങല.

ജെTAG ചെയിൻ കൺട്രോൾ DIP സ്വിച്ച് (SW2) ചിത്രം 2-3 ൽ കാണിച്ചിരിക്കുന്ന ജമ്പറുകളെ നിയന്ത്രിക്കുന്നു.
ചെയിനിൽ ഒരു ഉപകരണമോ ഇൻ്റർഫേസോ ബന്ധിപ്പിക്കുന്നതിന്, അവയുടെ അനുബന്ധ സ്വിച്ച് ഓഫ് സ്ഥാനത്ത് ആയിരിക്കണം. ശൃംഖലയിൽ FPGA മാത്രമുണ്ടാകാൻ എല്ലാ സ്വിച്ചുകളും ഓൺ സ്ഥാനത്തേക്ക് സ്ലൈഡ് ചെയ്യുക.

MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ J-ൽ ആയിരിക്കണംTAG ചില GUI ഇൻ്റർഫേസുകൾ ഉപയോഗിക്കുന്നതിനുള്ള ചെയിൻ.

പട്ടിക 2-5 യുഎസ്ബി 2.0 PHY സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും അവയുടെ അനുബന്ധ ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പറുകളും പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-5. USB 2.0 PHY സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും (ഭാഗം 1 ൻ്റെ 2)

ബോർഡ് റഫറൻസ് (U18)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് വി.ഇ FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
C1	24M_XTALIN	—	3.3-വി	ക്രിസ്റ്റൽ ഓസിലേറ്റർ ഇൻപുട്ട്
C2	24M_XTALOUT	—	3.3-വി	ക്രിസ്റ്റൽ ഓസിലേറ്റർ ഔട്ട്പുട്ട്
E1	FX2_D_N	—	3.3-വി	USB 2.0 PHY ഡാറ്റ
E2	FX2_D_P	—	3.3-വി	USB 2.0 PHY ഡാറ്റ
H7	FX2_FLAGA	—	3.3-വി	സ്ലേവ് FIFO ഔട്ട്പുട്ട് നില

പട്ടിക 2-5. USB 2.0 PHY സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും (ഭാഗം 2 ൻ്റെ 2)

ബോർഡ് റഫറൻസ് (U18)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് വി.ഇ FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
G7	FX2_FLAGB	—	3.3-വി	സ്ലേവ് FIFO ഔട്ട്പുട്ട് നില
H8	FX2_FLAGC	—	3.3-വി	സ്ലേവ് FIFO ഔട്ട്പുട്ട് നില
G6	FX2_PA1	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
F8	FX2_PA2	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
F7	FX2_PA3	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
F6	FX2_PA4	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
C8	FX2_PA5	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
C7	FX2_PA6	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
C6	FX2_PA7	—	3.3-വി	USB 2.0 PHY പോർട്ട് എ ഇൻ്റർഫേസ്
H3	FX2_PB0	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
F4	FX2_PB1	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
H4	FX2_PB2	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
G4	FX2_PB3	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
H5	FX2_PB4	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
G5	FX2_PB5	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
F5	FX2_PB6	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
H6	FX2_PB7	—	3.3-വി	USB 2.0 PHY പോർട്ട് B ഇൻ്റർഫേസ്
A8	FX2_PD0	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
A7	FX2_PD1	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
B6	FX2_PD2	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
A6	FX2_PD3	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
B3	FX2_PD4	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
A3	FX2_PD5	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
C3	FX2_PD6	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
A2	FX2_PD7	—	3.3-വി	USB 2.0 PHY പോർട്ട് ഡി ഇൻ്റർഫേസ്
B8	FX2_RESETN	V21	3.3-വി	ഉൾച്ചേർത്ത USB-Blaster ഹാർഡ് റീസെറ്റ്
F3	FX2_SCL	—	3.3-വി	USB 2.0 PHY സീരിയൽ ക്ലോക്ക്
G3	FX2_SDA	—	3.3-വി	USB 2.0 PHY സീരിയൽ ഡാറ്റ
A1	FX2_SLRDN	—	3.3-വി	സ്ലേവ് FIFO-യ്‌ക്കുള്ള സ്ട്രോബ് വായിക്കുക
B1	FX2_SLWRN	—	3.3-വി	സ്ലേവ് FIFO-യ്ക്ക് വേണ്ടി സ്ട്രോബ് എഴുതുക
B7	FX2_WAKEUP	—	3.3-വി	USB 2.0 PHY വേക്ക് സിഗ്നൽ
G2	USB_CLK	AA23	3.3-വി	USB 2.0 PHY 48-MHz ഇൻ്റർഫേസ് ക്ലോക്ക്

ഫ്ലാഷ് മെമ്മറിയിൽ നിന്നുള്ള FPGA പ്രോഗ്രാമിംഗ്

ഫ്ലാഷ് മെമ്മറി പ്രോഗ്രാമിംഗ് വിവിധ രീതികളിലൂടെ സാധ്യമാണ്. ഫാക്ടറി ഡിസൈൻ-ബോർഡ് അപ്‌ഡേറ്റ് പോർട്ടൽ ഉപയോഗിക്കുന്നതാണ് ഡിഫോൾട്ട് രീതി. ഈ ഡിസൈൻ ഒരു ഉൾച്ചേർത്തതാണ് webബോർഡ് അപ്‌ഡേറ്റ് പോർട്ടലിൽ സേവനം നൽകുന്ന സെർവർ web പേജ്. ദി web ഹാർഡ്‌വെയർ, സോഫ്‌റ്റ്‌വെയർ അല്ലെങ്കിൽ ഇവ രണ്ടും ഉൾപ്പെടെയുള്ള പുതിയ എഫ്‌പിജിഎ ഡിസൈനുകൾ വ്യവസായ-നിലവാരമുള്ള എസ്-രേഖയിൽ തിരഞ്ഞെടുക്കാൻ പേജ് നിങ്ങളെ അനുവദിക്കുന്നു File (.ഫ്ലാഷ്) കൂടാതെ നെറ്റ്‌വർക്കിലൂടെയുള്ള ഫ്ലാഷ് മെമ്മറിയുടെ ഉപയോക്തൃ ഹാർഡ്‌വെയർ പേജിലേക്ക് (പേജ് 1) ഡിസൈൻ എഴുതുക.

ഡെവലപ്‌മെൻ്റ് കിറ്റിൽ ഉൾപ്പെടുത്തിയിട്ടുള്ള പ്രീ-ബിൽറ്റ് പാരലൽ ഫ്ലാഷ് ലോഡർ (PFL) ഡിസൈൻ ഉപയോഗിക്കുന്നതാണ് ദ്വിതീയ രീതി. ഫ്ലാഷ് മെമ്മറി പ്രോഗ്രാമിംഗിനായി ഡെവലപ്‌മെൻ്റ് ബോർഡ് Altera PFL മെഗാഫംഗ്ഷൻ നടപ്പിലാക്കുന്നു. ആൾട്ടറ പ്രോഗ്രാമബിൾ ലോജിക് ഉപകരണത്തിലേക്ക് (FPGA അല്ലെങ്കിൽ CPLD) പ്രോഗ്രാം ചെയ്ത ലോജിക്കിൻ്റെ ഒരു ബ്ലോക്കാണ് PFL മെഗാഫംഗ്ഷൻ. അനുയോജ്യമായ ഫ്ലാഷ് മെമ്മറി ഉപകരണത്തിലേക്ക് എഴുതുന്നതിനുള്ള ഒരു യൂട്ടിലിറ്റിയായി PFL പ്രവർത്തിക്കുന്നു. ക്വാർട്ടസ് II സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിച്ച് USB ഇൻ്റർഫേസിൽ പേജ് 0, പേജ് 1, അല്ലെങ്കിൽ ഫ്ലാഷ് മെമ്മറിയുടെ മറ്റ് മേഖലകൾ എന്നിവ എഴുതാൻ നിങ്ങളെ അനുവദിക്കുന്ന PFL മെഗാഫംഗ്ഷൻ ഈ പ്രീ-ബിൽറ്റ് ഡിസൈനിൽ അടങ്ങിയിരിക്കുന്നു. ഡെവലപ്‌മെൻ്റ് ബോർഡിനെ അതിൻ്റെ ഫാക്ടറി ഡിഫോൾട്ട് ക്രമീകരണങ്ങളിലേക്ക് പുനഃസ്ഥാപിക്കാൻ ഈ രീതി ഉപയോഗിക്കുന്നു.

Nios® II പ്രോസസർ ഉൾപ്പെടെ, ഫ്ലാഷ് മെമ്മറി പ്രോഗ്രാം ചെയ്യുന്നതിനുള്ള മറ്റ് രീതികളും ഉപയോഗിക്കാം.

നിയോസ് II പ്രൊസസറിനെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ആൾട്ടറയുടെ നിയോസ് II പ്രോസസർ പേജ് കാണുക webസൈറ്റ്.
ഒന്നുകിൽ പവർ-അപ്പിലോ പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ അമർത്തിയോ, PGM_CONFIG (S1), MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറിൻ്റെ PFL ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് FPGA കോൺഫിഗർ ചെയ്യുന്നു. PFL megafunction ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് 16-ബിറ്റ് ഡാറ്റ വായിക്കുകയും അതിനെ ഫാസ്റ്റ് പാസീവ് പാരലൽ (FPP) ഫോർമാറ്റിലേക്ക് പരിവർത്തനം ചെയ്യുകയും ചെയ്യുന്നു. ഈ 16-ബിറ്റ് ഡാറ്റ കോൺഫിഗറേഷൻ സമയത്ത് FPGA-യിലെ സമർപ്പിത കോൺഫിഗറേഷൻ പിന്നുകളിലേക്ക് എഴുതുന്നു.
PGM_CONFIG പുഷ് ബട്ടൺ (S1) അമർത്തുന്നത് PGM_LED[2:0] (D25, D26, D27) പ്രകാശിപ്പിക്കുന്ന ഒരു ഹാർഡ്‌വെയർ പേജ് ഉപയോഗിച്ച് FPGA ലോഡുചെയ്യുന്നു. നിങ്ങൾ PGM_CONFIG പുഷ് ബട്ടൺ അമർത്തുമ്പോൾ ലോഡ് ചെയ്യുന്ന ഡിസൈൻ പട്ടിക 2-6 പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-6. PGM_LED ക്രമീകരണങ്ങൾ (1)

PGM_LED0 (ഡി 25)	PGM_LED1 (ഡി 26)	PGM_LED2 (ഡി 27)	ഡിസൈൻ
ON	ഓഫ്	ഓഫ്	ഫാക്ടറി ഹാർഡ്‌വെയർ
ഓഫ്	ON	ഓഫ്	ഉപയോക്തൃ ഹാർഡ്‌വെയർ 1
ഓഫ്	ഓഫ്	ON	ഉപയോക്തൃ ഹാർഡ്‌വെയർ 2

ചിത്രം 2-4 PFL കോൺഫിഗറേഷൻ കാണിക്കുന്നു.

ബോർഡ് അപ്‌ഡേറ്റ് പോർട്ടൽ, PFL ഡിസൈൻ, ഫ്ലാഷ് മെമ്മറി മാപ്പ് സംഭരണം, Cyclone VE FPGA ഡെവലപ്‌മെൻ്റ് കിറ്റ് ഉപയോക്തൃ ഗൈഡ് കാണുക.
PFL മെഗാഫംഗ്ഷൻ, പാരലൽ ഫ്ലാഷ് ലോഡർ മെഗാഫംഗ്ഷൻ ഉപയോക്തൃ ഗൈഡ് കാണുക.

ബാഹ്യ USB-ബ്ലാസ്റ്ററിലൂടെ FPGA പ്രോഗ്രാമിംഗ്
ജെTAG ഒരു പിസിയിൽ പ്രവർത്തിക്കുന്ന ക്വാർട്ടസ് II പ്രോഗ്രാമർ ഉള്ള ഒരു ബാഹ്യ USB-ബ്ലാസ്റ്റർ ഉപകരണം ഉപയോഗിച്ച് FPGA കോൺഫിഗർ ചെയ്യുന്നതിനുള്ള മറ്റൊരു രീതി ചെയിൻ ഹെഡർ നൽകുന്നു. ജെ തമ്മിലുള്ള തർക്കം തടയാൻTAG മാസ്റ്റേഴ്സ്, നിങ്ങൾ ഒരു ബാഹ്യ USB-ബ്ലാസ്റ്ററിനെ J-യിലേക്ക് ബന്ധിപ്പിക്കുമ്പോൾ ഉൾച്ചേർത്ത USB-ബ്ലാസ്റ്റർ സ്വയമേ പ്രവർത്തനരഹിതമാക്കപ്പെടും.TAG ജെ വഴിയുള്ള ചങ്ങലTAG ചെയിൻ ഹെഡർ.

EPCQ ഉപയോഗിച്ച് FPGA പ്രോഗ്രാമിംഗ്
അസ്ഥിരമല്ലാത്ത മെമ്മറിയുള്ള കുറഞ്ഞ വിലയുള്ള ECPQ ഉപകരണം ലളിതമായ ആറ് പിൻ ഇൻ്റർഫേസും ഒരു ചെറിയ ഫോം ഫാക്ടറും ഉൾക്കൊള്ളുന്നു. ECPQ AS x1, x4 മോഡുകളെ പിന്തുണയ്ക്കുന്നു. സ്ഥിരസ്ഥിതിയായി, ഈ ബോർഡിന് ഒരു FPP കോൺഫിഗറേഷൻ സ്കീം ക്രമീകരണമുണ്ട്. കോൺഫിഗറേഷൻ സ്കീം AS മോഡിലേക്ക് സജ്ജമാക്കുന്നതിന്, റെസിസ്റ്റർ പുനർനിർമ്മാണം നടത്തേണ്ടതുണ്ട്. കോൺഫിഗറേഷൻ സ്കീം മാറ്റാൻ MSEL DIP സ്വിച്ച് (SW1) ഉപയോഗിച്ച് MSEL ക്രമീകരണം കോൺഫിഗർ ചെയ്യുക.

EPCQ ഉം Cyclone VE FPGA ഉം തമ്മിലുള്ള ബന്ധം ചിത്രം 2-5 കാണിക്കുന്നു.

ചിത്രം 2-5. EPCQ കോൺഫിഗറേഷൻ

സ്റ്റാറ്റസ് ഘടകങ്ങൾ
വികസന ബോർഡിൽ സ്റ്റാറ്റസ് എൽഇഡികൾ ഉൾപ്പെടുന്നു. ഈ വിഭാഗം സ്റ്റാറ്റസ് ഘടകങ്ങളെ വിവരിക്കുന്നു.

പട്ടിക 2-7 LED ബോർഡ് റഫറൻസുകൾ, പേരുകൾ, പ്രവർത്തന വിവരണങ്ങൾ എന്നിവ പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-7. ബോർഡ്-നിർദ്ദിഷ്ട എൽഇഡികൾ (ഭാഗം 1 ൻ്റെ 2)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
D35	ശക്തി	5.0-വി	നീല LED. 5.0 V പവർ സജീവമാകുമ്പോൾ പ്രകാശിക്കുന്നു.
D19	MAX_CONF_DONEn	2.5-വി	പച്ച LED. FPGA വിജയകരമായി കോൺഫിഗർ ചെയ്യുമ്പോൾ പ്രകാശിക്കുന്നു. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറാണ് പ്രവർത്തിപ്പിക്കുന്നത്.
D17	MAX_ERROR	2.5-വി	ചുവന്ന LED. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ FPGA കോൺഫിഗർ ചെയ്യുന്നതിൽ പരാജയപ്പെടുമ്പോൾ പ്രകാശിക്കുന്നു. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറാണ് പ്രവർത്തിപ്പിക്കുന്നത്.
D18	MAX_LOAD	2.5-വി	പച്ച LED. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ FPGA സജീവമായി കോൺഫിഗർ ചെയ്യുമ്പോൾ പ്രകാശിക്കുന്നു. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറാണ് പ്രവർത്തിപ്പിക്കുന്നത്.
D25 ബി 26 ഡി 27	PGM_LED[0] PGM_LED[1] PGM_LED[2]	2.5-വി	പച്ച എൽ.ഇ.ഡി. നിങ്ങൾ PGM_SEL പുഷ് ബട്ടൺ അമർത്തുമ്പോൾ ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് ഏത് ഹാർഡ്‌വെയർ പേജ് ലോഡുചെയ്യുന്നുവെന്ന് സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു.

പട്ടിക 2-7. ബോർഡ്-നിർദ്ദിഷ്ട എൽഇഡികൾ (ഭാഗം 2 ൻ്റെ 2)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
D11, D12 D13, D14	JTAG_RX, ജെTAG_TX SC_RX, SC_TX	2.5-വി	പച്ച എൽ.ഇ.ഡി. USB-Blaster II പ്രവർത്തനങ്ങൾ സ്വീകരിക്കുകയും പ്രക്ഷേപണം ചെയ്യുകയും ചെയ്യുന്നതിനെ സൂചിപ്പിക്കുന്നതിന് പ്രകാശിപ്പിക്കുന്നു.
D1	ENETA_LED_TX	2.5-വി	പച്ച LED. ഇഥർനെറ്റ് PHY ട്രാൻസ്മിറ്റ് പ്രവർത്തനം സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D2	ENETA_LED_RX	2.5-വി	പച്ച LED. ഇഥർനെറ്റ് PHY സ്വീകരിക്കുന്ന പ്രവർത്തനം സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D5	ENETA_LED_LINK10	2.5-വി	പച്ച LED. 10 Mbps കണക്ഷൻ വേഗതയിൽ ലിങ്ക് ചെയ്‌തിരിക്കുന്ന ഇഥർനെറ്റ് സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D4	ENETA_LED_LINK100	2.5-വി	പച്ച LED. 100 Mbps കണക്ഷൻ വേഗതയിൽ ലിങ്ക് ചെയ്‌തിരിക്കുന്ന ഇഥർനെറ്റ് സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D3	ENETA_LED_LINK1000	2.5-വി	പച്ച LED. 1000 Mbps കണക്ഷൻ വേഗതയിൽ ലിങ്ക് ചെയ്‌തിരിക്കുന്ന ഇഥർനെറ്റ് സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D19	ENETB_LED_TX	2.5-വി	പച്ച LED. ഇഥർനെറ്റ് PHY B ട്രാൻസ്മിറ്റ് പ്രവർത്തനം സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D22	ENETB_LED_RX	2.5-വി	പച്ച LED. ഇഥർനെറ്റ് PHY B ആക്റ്റിവിറ്റി സ്വീകരിക്കുന്നത് സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D24	ENETB_LED_LINK10	2.5-വി	പച്ച LED. 10 Mbps കണക്ഷൻ വേഗതയിൽ ലിങ്ക് ചെയ്‌തിരിക്കുന്ന ഇഥർനെറ്റ് ബി സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D20	ENETB_LED_LINK100	2.5-വി	പച്ച LED. 100 Mbps കണക്ഷൻ വേഗതയിൽ ലിങ്ക് ചെയ്‌തിരിക്കുന്ന ഇഥർനെറ്റ് ബി സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D21	ENETB_LED_LINK1000	2.5-വി	പച്ച LED. 1000 Mbps കണക്ഷൻ വേഗതയിൽ ലിങ്ക് ചെയ്‌തിരിക്കുന്ന ഇഥർനെറ്റ് ബി സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു. മാർവെൽ 88E1111 PHY ഡ്രൈവ് ചെയ്യുന്നത്.
D15, D16	USB_UART_TX_TOGGLE, USB_UART_RX_TOGGLE	2.5-വി	പച്ച LED. USB_UART സ്വീകരിക്കുന്നതും പ്രക്ഷേപണം ചെയ്യുന്നതുമായ പ്രവർത്തനങ്ങൾ സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു.
D23, D24	UART_RXD_LED, UART_TXD_LED	2.5-വി	പച്ച LED. UART സ്വീകരിക്കുന്നതും പ്രക്ഷേപണം ചെയ്യുന്നതുമായ പ്രവർത്തനങ്ങൾ സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്നു.
D3	HSMA_PRSNTn	3.3-വി	പച്ച LED. HSMC പോർട്ടിൽ ഒരു ബോർഡോ കേബിളോ പ്ലഗ്-ഇൻ ചെയ്‌തിരിക്കുമ്പോൾ, പിൻ 160 ഗ്രൗണ്ട് ചെയ്യപ്പെടുമ്പോൾ പ്രകാശിക്കുന്നു. ആഡ്-ഇൻ കാർഡ് വഴി നയിക്കപ്പെടുന്നു.

ഘടകങ്ങൾ സജ്ജീകരിക്കുക
വികസന ബോർഡിൽ വിവിധ തരത്തിലുള്ള സജ്ജീകരണ ഘടകങ്ങൾ ഉൾപ്പെടുന്നു. ഈ വിഭാഗം ഇനിപ്പറയുന്ന സജ്ജീകരണ ഘടകങ്ങളെ വിവരിക്കുന്നു:

ബോർഡ് ക്രമീകരണങ്ങൾ DIP സ്വിച്ച്
JTAG ക്രമീകരണങ്ങൾ DIP സ്വിച്ച്
CPU റീസെറ്റ് പുഷ് ബട്ടൺ
MAX V റീസെറ്റ് പുഷ് ബട്ടൺ
പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ
പ്രോഗ്രാം തിരഞ്ഞെടുക്കുക പുഷ് ബട്ടൺ

ഡിഐപി സ്വിച്ചുകളുടെ സ്ഥിരസ്ഥിതി ക്രമീകരണങ്ങളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് കിറ്റ് ഉപയോക്തൃ ഗൈഡ് കാണുക.

ബോർഡ് ക്രമീകരണങ്ങൾ DIP സ്വിച്ച്
ബോർഡ് സെറ്റിംഗ്സ് ഡിഐപി സ്വിച്ച് (എസ്ഡബ്ല്യു 4) ബോർഡിനും മാക്സ് വി സി പി എൽ ഡി 5 എം 2210 സിസ്റ്റം കൺട്രോളർ ലോജിക് ഡിസൈനിനുമുള്ള വിവിധ സവിശേഷതകളെ നിയന്ത്രിക്കുന്നു. സ്വിച്ച് നിയന്ത്രണങ്ങളും വിവരണങ്ങളും പട്ടിക 2-8 പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-8. ബോർഡ് ക്രമീകരണങ്ങൾ DIP സ്വിച്ച് നിയന്ത്രണങ്ങൾ

മാറുക	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	വിവരണം
1	CLK_SEL	ഓൺ: പ്രോഗ്രാമബിൾ ഓസിലേറ്റർ ക്ലോക്ക് തിരഞ്ഞെടുക്കുക ഓഫ്: SMA ഇൻപുട്ട് ക്ലോക്ക് തിരഞ്ഞെടുക്കുക
2	CLK_ENABLE	ഓൺ: ഓൺ-ബോർഡ് ഓസിലേറ്റർ പ്രവർത്തനരഹിതമാക്കുക ഓഫ്: ഓൺ-ബോർഡ് ഓസിലേറ്റർ പ്രവർത്തനക്ഷമമാക്കുക
3	FACTORY_LOAD	ഓൺ: പവർ അപ്പ് ചെയ്യുമ്പോൾ ഫ്ലാഷിൽ നിന്ന് ഉപയോക്തൃ ഡിസൈൻ ലോഡുചെയ്യുക ഓഫ്: പവർ അപ്പ് ചെയ്യുമ്പോൾ ഫ്ലാഷിൽ നിന്ന് ഫാക്ടറി ഡിസൈൻ ലോഡ് ചെയ്യുക
4	SECURITY_MODE	ഓൺ: എംബഡഡ് USB-Blaster II പവർ അപ്പ് ചെയ്യുമ്പോൾ FACTORY കമാൻഡ് അയയ്ക്കുന്നു. ഓഫ്: എംബഡഡ് USB-Blaster II പവർ അപ്പ് ചെയ്യുമ്പോൾ FACTORY കമാൻഡ് അയയ്‌ക്കുന്നില്ല.

JTAG ചെയിൻ കൺട്രോൾ ഡിഐപി സ്വിച്ച്
ജെTAG ചെയിൻ കൺട്രോൾ ഡിഐപി സ്വിച്ച് (എസ്ഡബ്ല്യു2) ഒന്നുകിൽ സജീവമായ ജെയിലെ ഉപകരണങ്ങൾ നീക്കംചെയ്യുകയോ ഉൾപ്പെടുത്തുകയോ ചെയ്യുന്നുTAG ചങ്ങല. ചുഴലിക്കാറ്റ് VE FPGA എല്ലായ്പ്പോഴും ജെയിലാണ്TAG ചങ്ങല. പട്ടിക 2-9 സ്വിച്ച് നിയന്ത്രണങ്ങളും അതിൻ്റെ വിവരണങ്ങളും പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2–9. ജെTAG ചെയിൻ കൺട്രോൾ ഡിഐപി സ്വിച്ച്

മാറുക	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	വിവരണം
1	5M2210_JTAG_EN	ഓൺ: ബൈപാസ് MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഓഫ്: MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ ഇൻ-ചെയിൻ
2	HSMC_JTAG_EN	ഓൺ: ബൈപാസ് HSMC പോർട്ട് ഓഫ്: എച്ച്എസ്എംസി പോർട്ട് ഇൻ-ചെയിൻ
3	FAN_FORCE_ON	ഓൺ: ഫാൻ പ്രവർത്തനക്ഷമമാക്കുക ഓഫ്: ഫാൻ പ്രവർത്തനരഹിതമാക്കുക
4	റിസർവ് ചെയ്തു	സംവരണം

CPU റീസെറ്റ് പുഷ് ബട്ടൺ
CPU റീസെറ്റ് പുഷ് ബട്ടൺ, CPU_RESETn (S4), സൈക്ലോൺ VE FPGA DEV_CLRn പിന്നിലേക്കുള്ള ഇൻപുട്ടാണ്, MAX V CPLD സിസ്റ്റം കൺട്രോളറിൽ നിന്നുള്ള ഒരു ഓപ്പൺ-ഡ്രെയിൻ I/O ആണ്. ഈ പുഷ് ബട്ടൺ FPGA, CPLD ലോജിക്കുകൾക്കുള്ള ഡിഫോൾട്ട് റീസെറ്റ് ആണ്. MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറും പവർ-ഓൺ-റീസെറ്റ് സമയത്ത് (POR) ഈ പുഷ് ബട്ടൺ ഡ്രൈവ് ചെയ്യുന്നു.

MAX V റീസെറ്റ് പുഷ് ബട്ടൺ
MAX V റീസെറ്റ് പുഷ് ബട്ടൺ, MAX_RESETn (S3), MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറിലേക്കുള്ള ഒരു ഇൻപുട്ടാണ്. CPLD ലോജിക്കിനുള്ള ഡിഫോൾട്ട് റീസെറ്റ് ആണ് ഈ പുഷ് ബട്ടൺ.

പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ
പ്രോഗ്രാം കോൺഫിഗറേഷൻ പുഷ് ബട്ടൺ, PGM_CONFIG (S1), MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറിലേക്കുള്ള ഒരു ഇൻപുട്ടാണ്. ഈ ഇൻപുട്ട് ഫ്ലാഷ് മെമ്മറിയിൽ നിന്ന് ഒരു FPGA പുനർക്രമീകരണം നിർബന്ധിക്കുന്നു. ഫ്ലാഷ് മെമ്മറിയിലെ സ്ഥാനം PGM_LED[2:0] എന്നതിൻ്റെ ക്രമീകരണങ്ങളെ അടിസ്ഥാനമാക്കിയുള്ളതാണ്, ഇത് PGM_SEL എന്ന പ്രോഗ്രാം സെലക്ട് പുഷ് ബട്ടൺ ആണ് നിയന്ത്രിക്കുന്നത്. FPGA ഡിസൈനുകൾക്കായി നീക്കിവച്ചിരിക്കുന്ന ഫ്ലാഷ് മെമ്മറിയിലെ മൂന്ന് പേജുകളിൽ PGM_LED0, PGM_LED1, അല്ലെങ്കിൽ PGM_LED2 എന്നിവ സാധുവായ ക്രമീകരണങ്ങളിൽ ഉൾപ്പെടുന്നു.

പ്രോഗ്രാം പുഷ് ബട്ടൺ തിരഞ്ഞെടുക്കുക
പ്രോഗ്രാം സെലക്ട് പുഷ് ബട്ടൺ, PGM_SEL (S2), MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറിലേക്കുള്ള ഒരു ഇൻപുട്ടാണ്. FPGA കോൺഫിഗർ ചെയ്യുന്നതിന് ഫ്ലാഷ് മെമ്മറിയിൽ ഏത് ലൊക്കേഷൻ ഉപയോഗിക്കണമെന്ന് തിരഞ്ഞെടുക്കുന്ന PGM_LED[2:0] ക്രമം ഈ പുഷ് ബട്ടൺ ടോഗിൾ ചെയ്യുന്നു. PGM_LED[2:6] അനുക്രമ നിർവചനങ്ങൾക്കായി പട്ടിക 2–0 കാണുക.

ക്ലോക്ക് സർക്യൂട്ട്
ഈ വിഭാഗം ബോർഡിൻ്റെ ക്ലോക്ക് ഇൻപുട്ടുകളും ഔട്ട്പുട്ടുകളും വിവരിക്കുന്നു.

ഓൺ-ബോർഡ് ഓസിലേറ്ററുകൾ
വികസന ബോർഡിൽ 50-MHz, 100-MHz ആവൃത്തിയുള്ള ഓസിലേറ്ററുകൾ, ഒരു പ്രോഗ്രാമബിൾ ഓസിലേറ്റർ എന്നിവ ഉൾപ്പെടുന്നു.

സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡിലേക്ക് പോകുന്ന എല്ലാ ബാഹ്യ ക്ലോക്കുകളുടെയും ഡിഫോൾട്ട് ഫ്രീക്വൻസികൾ ചിത്രം 2-6 കാണിക്കുന്നു.

ചിത്രം 2-6. ചുഴലിക്കാറ്റ് VE FPGA വികസന ബോർഡ് ക്ലോക്കുകൾ

പട്ടിക 2-10 ഓസിലേറ്ററുകൾ, അതിൻ്റെ I/O സ്റ്റാൻഡേർഡ്, വോളിയം എന്നിവ പട്ടികപ്പെടുത്തുന്നുtagവികസന ബോർഡിന് ആവശ്യമാണ്.

പട്ടിക 2-10. ഓൺ-ബോർഡ് ഓസിലേറ്ററുകൾ

ഉറവിടം	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ആവൃത്തി	I/O സ്റ്റാൻഡേർഡ്	ചുഴലിക്കാറ്റ് വി.ഇ FPGA പിൻ നമ്പർ	അപേക്ഷ
U4	CLKIN_50_FPGA_TOP	50.000 MHz	സിംഗിൾ-എന്റഡ്	L14	മുകളിലും വലത്തോട്ടും
U4	CLKIN_50_FPGA_RIGHT	50.000 MHz	സിംഗിൾ-എന്റഡ്	P22	മുകളിലും വലത്തോട്ടും
X3	CLK_CONFIG	100.000 MHz	2.5V CMOS	—	വേഗത്തിലുള്ള FPGA കോൺഫിഗറേഷൻ
X1, U3 (ബഫർ)	DIFF_CLKIN_TOP_125_P	125.000 MHz	എൽ.വി.ഡി.എസ്	L15	മുകളിലും താഴെയുമുള്ള അറ്റം
	DIFF_CLKIN_TOP_125_N			K15
	DIFF_CLKIN_BOT_125_P			AB17
	DIFF_CLKIN_BOT_125_N			AB18

ഓഫ്-ബോർഡ് ക്ലോക്ക് ഇൻപുട്ട്/ഔട്ട്പുട്ട്
ഡെവലപ്‌മെൻ്റ് ബോർഡിന് ഇൻപുട്ട്, ഔട്ട്‌പുട്ട് ക്ലോക്കുകൾ ഉണ്ട്, അത് ബോർഡിലേക്ക് ഓടിക്കാൻ കഴിയും. FPGA ഉപകരണത്തിൻ്റെ സ്പെസിഫിക്കേഷൻ അനുസരിച്ച് ഔട്ട്പുട്ട് ക്ലോക്കുകൾ വ്യത്യസ്ത തലങ്ങളിലേക്കും I/O സ്റ്റാൻഡേർഡുകളിലേക്കും പ്രോഗ്രാം ചെയ്യാവുന്നതാണ്.

ഡെവലപ്‌മെൻ്റ് ബോർഡിനുള്ള ക്ലോക്ക് ഇൻപുട്ടുകൾ പട്ടിക 2–11 പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-11. ഓഫ്-ബോർഡ് ക്ലോക്ക് ഇൻപുട്ടുകൾ

ഉറവിടം	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	ചുഴലിക്കാറ്റ് V E FPGA പിൻ നമ്പർ	വിവരണം
എസ്.എം.എ	CLKIN_SMA_P	എൽ.വി.ഡി.എസ്	—	LVDS ഫാൻ-ഔട്ട് ബഫറിലേക്കുള്ള ഇൻപുട്ട്.
എസ്.എം.എ	CLKIN_SMA_N	എൽ.വി.ഡി.എസ്	—	LVDS ഫാൻ-ഔട്ട് ബഫറിലേക്കുള്ള ഇൻപുട്ട്.
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_IN0	2.5-വി	AB16	ഇൻസ്റ്റാൾ ചെയ്ത എച്ച്എസ്എംസി കേബിളിൽ നിന്നോ ബോർഡിൽ നിന്നോ ഉള്ള ഒറ്റ എൻഡ് ഇൻപുട്ട്.
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_IN_P1	LVDS/2.5-V	AB14	ഇൻസ്റ്റാൾ ചെയ്ത HSMC കേബിളിൽ നിന്നോ ബോർഡിൽ നിന്നോ LVDS ഇൻപുട്ട്. 2x LVTTL ഇൻപുട്ടുകളെ പിന്തുണയ്ക്കാനും കഴിയും.
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_IN_N1	LVDS/LVTTL	AC14
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_IN_P2	LVDS/LVTTL	Y15	ഇൻസ്റ്റാൾ ചെയ്ത HSMC കേബിളിൽ നിന്നോ ബോർഡിൽ നിന്നോ LVDS ഇൻപുട്ട്. 2x LVTTL ഇൻപുട്ടുകളെ പിന്തുണയ്ക്കാനും കഴിയും.
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_IN_N2	LVDS/LVTTL	AA15

പട്ടിക 2-12 ഡെവലപ്‌മെൻ്റ് ബോർഡിനുള്ള ക്ലോക്ക് ഔട്ട്‌പുട്ടുകൾ പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-12. ഓഫ്-ബോർഡ് ക്ലോക്ക് ഔട്ട്പുട്ടുകൾ

ഉറവിടം	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	I/O സ്റ്റാൻഡേർഡ്	ചുഴലിക്കാറ്റ് V E FPGA പിൻ നമ്പർ	വിവരണം
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_OUT0	2.5V CMOS	AJ14	FPGA CMOS ഔട്ട്പുട്ട് (അല്ലെങ്കിൽ GPIO)
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_OUT_P1	LVDS/2.5V CMOS	AE22	LVDS ഔട്ട്പുട്ട്. 2x CMOS ഔട്ട്പുട്ടുകളും പിന്തുണയ്ക്കാൻ കഴിയും.
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_OUT_N1	LVDS/2.5V CMOS	AF23
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_OUT_P2	LVDS/2.5V CMOS	AG23	LVDS ഔട്ട്പുട്ട്. 2x CMOS ഔട്ട്പുട്ടുകളും പിന്തുണയ്ക്കാൻ കഴിയും.
സാംടെക് എച്ച്എസ്എംസി	HSMA_CLK_OUT_N2	LVDS/2.5V CMOS	AH22
എസ്.എം.എ	CLKOUT_SMA	2.5V CMOS	F9	FPGA CMOS ഔട്ട്പുട്ട് (അല്ലെങ്കിൽ GPIO)

പൊതുവായ ഉപയോക്തൃ ഇൻപുട്ട്/ഔട്ട്പുട്ട്
പുഷ് ബട്ടണുകൾ, ഡിഐപി സ്വിച്ചുകൾ, എൽഇഡികൾ, ക്യാരക്ടർ എൽസിഡി എന്നിവയുൾപ്പെടെ എഫ്പിജിഎയിലേക്കുള്ള യൂസർ ഐ/ഒ ഇൻ്റർഫേസിനെ ഈ വിഭാഗം വിവരിക്കുന്നു.

ഉപയോക്തൃ-നിർവചിക്കപ്പെട്ട പുഷ് ബട്ടണുകൾ
ഡെവലപ്‌മെൻ്റ് ബോർഡിൽ ഉപയോക്തൃ-നിർവചിക്കപ്പെട്ട മൂന്ന് പുഷ് ബട്ടണുകൾ ഉൾപ്പെടുന്നു. സിസ്റ്റത്തെ കുറിച്ചുള്ള വിവരങ്ങൾക്കും സുരക്ഷിതമായ പുനഃസജ്ജീകരണ പുഷ് ബട്ടണുകൾക്കും, പേജ് 2-16-ലെ "സെറ്റപ്പ് എലമെൻ്റുകൾ" കാണുക. ബോർഡ് റഫറൻസുകൾ S5, S6, S7, S8 എന്നിവ Cyclone VE FPGA ഉപകരണത്തിലേക്ക് ലോഡ് ചെയ്യുന്ന FPGA ഡിസൈനുകൾ നിയന്ത്രിക്കുന്നതിനുള്ള പുഷ് ബട്ടണുകളാണ്. നിങ്ങൾ സ്വിച്ച് അമർത്തി പിടിക്കുമ്പോൾ, ഉപകരണ പിൻ ലോജിക് 0 ആയി സജ്ജീകരിച്ചിരിക്കുന്നു; നിങ്ങൾ സ്വിച്ച് റിലീസ് ചെയ്യുമ്പോൾ, ഉപകരണ പിൻ ലോജിക് 1 ആയി സജ്ജീകരിക്കും. ഈ പൊതുവായ ഉപയോക്തൃ പുഷ് ബട്ടണുകൾക്ക് ബോർഡ്-നിർദ്ദിഷ്ട ഫംഗ്ഷനുകളൊന്നുമില്ല.

പട്ടിക 2–13 ഉപയോക്താക്കൾ നിർവചിച്ചിരിക്കുന്ന പുഷ് ബട്ടൺ സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും അവയുടെ അനുബന്ധ ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പറുകളും പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2–13. ഉപയോക്തൃ-നിർവചിക്കപ്പെട്ട പുഷ് ബട്ടൺ സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്
S5	USER_PB0	AB12	2.5-വി
S6	USER_PB1	AB13	2.5-വി
S7	USER_PB2	AF13	2.5-വി
S8	USER_PB3	AG12	2.5-വി

ഉപയോക്തൃ-നിർവചിച്ച DIP സ്വിച്ച്
ബോർഡ് റഫറൻസ് SW3 ഒരു നാല് പിൻ DIP സ്വിച്ചാണ്. ഈ സ്വിച്ച് ഉപയോക്തൃ-നിർവചിക്കപ്പെട്ടതാണ് കൂടാതെ അധിക FPGA ഇൻപുട്ട് നിയന്ത്രണം നൽകുന്നു. സ്വിച്ച് ഓഫ് സ്ഥാനത്ത് ആയിരിക്കുമ്പോൾ, ഒരു ലോജിക് 1 തിരഞ്ഞെടുക്കപ്പെടുന്നു. സ്വിച്ച് ഓൺ സ്ഥാനത്തായിരിക്കുമ്പോൾ, ഒരു ലോജിക് 0 തിരഞ്ഞെടുക്കപ്പെടും. ഈ സ്വിച്ചിന് ബോർഡ്-നിർദ്ദിഷ്ട ഫംഗ്‌ഷനുകളൊന്നുമില്ല.

പട്ടിക 2–14 ഉപയോക്താക്കൾ നിർവചിച്ചിരിക്കുന്ന DIP സ്വിച്ച് സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും അവയുടെ അനുബന്ധ ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പറുകളും പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2–14. ഉപയോക്തൃ-നിർവചിക്കപ്പെട്ട DIP സ്വിച്ച് സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്
S5	USER_PB0	AB12	2.5-വി
S6	USER_PB1	AB13	2.5-വി
S7	USER_PB2	AF13	2.5-വി
S8	USER_PB3	AG12	2.5-വി

ഉപയോക്തൃ-നിർവചിക്കപ്പെട്ട LED-കൾ
വികസന ബോർഡിൽ പൊതുവായതും എച്ച്എസ്എംസി ഉപയോക്തൃ-നിർവചിച്ച LED-കളും ഉൾപ്പെടുന്നു. ഉപയോക്തൃ നിർവചിച്ച എല്ലാ LED-കളെയും ഈ വിഭാഗം വിവരിക്കുന്നു. ബോർഡ് നിർദ്ദിഷ്ട അല്ലെങ്കിൽ സ്റ്റാറ്റസ് LED-കളെ കുറിച്ചുള്ള വിവരങ്ങൾക്ക്, പേജ് 2-15-ലെ "സ്റ്റാറ്റസ് ഘടകങ്ങൾ" കാണുക.

പൊതു എൽ.ഇ.ഡി
ബോർഡ് റഫറൻസുകൾ D28 മുതൽ D31 വരെയുള്ള നാല് ഉപയോക്തൃ നിർവചിച്ച LED-കളാണ്. Cyclone VE FPGA-യിൽ ലോഡുചെയ്ത ഡിസൈനുകളിൽ നിന്ന് സ്റ്റാറ്റസും ഡീബഗ്ഗിംഗ് സിഗ്നലുകളും LED-കളിലേക്ക് നയിക്കപ്പെടുന്നു. I/O പോർട്ടിൽ ഒരു ലോജിക് 0 ഡ്രൈവ് ചെയ്യുന്നത്, ഒരു ലോജിക് ഡ്രൈവ് ചെയ്യുമ്പോൾ LED ഓണാക്കുന്നു 1 LED ഓഫാകും. ഈ LED-കൾക്കായി ബോർഡ്-നിർദ്ദിഷ്ട ഫംഗ്‌ഷനുകളൊന്നുമില്ല.

പട്ടിക 2–15 പൊതുവായ LED സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും അവയുടെ അനുബന്ധ ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പറുകളും പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2-15. പൊതുവായ LED സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ നാമം	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്
D28	USER_LED0	എകെ 3	2.5-വി
D29	USER_LED1	AJ4	2.5-വി
D30	USER_LED2	AJ5	2.5-വി
D31	USER_LED3	എകെ 6	2.5-വി

എച്ച്എസ്എംസി എൽഇഡികൾ
ബോർഡ് റഫറൻസുകൾ D20, D21 എന്നിവ HSMC പോർട്ടിനുള്ള LED-കളാണ്. HSMC LED-കൾക്കായി പ്രത്യേക ബോർഡ് ഫംഗ്‌ഷനുകളൊന്നുമില്ല. LED-കൾ TX, RX എന്നിങ്ങനെ ലേബൽ ചെയ്‌തിരിക്കുന്നു, കണക്‌റ്റ് ചെയ്‌ത മകൾ കാർഡുകളിലേക്കും പുറത്തേക്കും ഡാറ്റാ ഫ്ലോ പ്രദർശിപ്പിക്കാൻ ഉദ്ദേശിച്ചുള്ളവയാണ്. സൈക്ലോൺ VE FPGA ഉപകരണമാണ് LED-കൾ പ്രവർത്തിപ്പിക്കുന്നത്.

HSMC LED സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും അവയുടെ അനുബന്ധ സൈക്ലോൺ VE FPGA പിൻ നമ്പറുകളും പട്ടിക 2–16 പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2–16. HSMC LED സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ നാമം	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്
D1	HSMC_RX_LED	AH12	2.5-വി
D2	HSMC_TX_LED	AH11	2.5-വി

പ്രതീകം എൽസിഡി
ഡെവലപ്‌മെൻ്റ് ബോർഡിൽ ഒരു 14-പിൻ 0.1″ പിച്ച് ഡ്യുവൽ-വരി തലക്കെട്ട് ഉൾപ്പെടുന്നു, അത് 2 ലൈൻ × 16 ക്യാരക്‌ടർ ലുമെക്‌സ് പ്രതീക എൽസിഡിയിലേക്ക് ഇൻ്റർഫേസ് ചെയ്യുന്നു. ബോർഡിൻ്റെ 14-പിൻ ഹെഡറിലേക്ക് നേരിട്ട് മൗണ്ട് ചെയ്യുന്ന 14-പിൻ പാത്രം എൽസിഡിക്ക് ഉണ്ട്, അതിനാൽ ഡിസ്പ്ലേയ്ക്ക് കീഴിലുള്ള ഘടകങ്ങളിലേക്ക് ആക്സസ് ചെയ്യാൻ ഇത് എളുപ്പത്തിൽ നീക്കംചെയ്യാം. ഡീബഗ്ഗിംഗ് അല്ലെങ്കിൽ മറ്റ് ആവശ്യങ്ങൾക്ക് നിങ്ങൾക്ക് തലക്കെട്ട് ഉപയോഗിക്കാം.

പട്ടിക 2–17 പ്രതീക എൽസിഡി പിൻ അസൈൻമെൻ്റുകൾ സംഗ്രഹിക്കുന്നു. സിഗ്നൽ നാമങ്ങളും ദിശകളും സൈക്ലോൺ VE FPGA ഉപകരണവുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2–17. പ്രതീക എൽസിഡി പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ

ബോർഡ് റഫറൻസ് (J14)	സ്കീമാറ്റിക് സിഗ്നൽ നാമം	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
7	LCD_DATA0	AJ7	2.5-വി	LCD ഡാറ്റ ബസ്
8	LCD_DATA1	എകെ 7	2.5-വി	LCD ഡാറ്റ ബസ്
9	LCD_DATA2	AJ8	2.5-വി	LCD ഡാറ്റ ബസ്
10	LCD_DATA3	എകെ 8	2.5-വി	LCD ഡാറ്റ ബസ്
11	LCD_DATA4	AF9	2.5-വി	LCD ഡാറ്റ ബസ്
12	LCD_DATA5	AG9	2.5-വി	LCD ഡാറ്റ ബസ്
13	LCD_DATA6	AH9	2.5-വി	LCD ഡാറ്റ ബസ്
14	LCD_DATA7	AJ9	2.5-വി	LCD ഡാറ്റ ബസ്

ബോർഡ് റഫറൻസ് (J14)	സ്കീമാറ്റിക് സിഗ്നൽ നാമം	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
4	LCD_D_Cn	എകെ 11	2.5-വി	LCD ഡാറ്റ അല്ലെങ്കിൽ കമാൻഡ് തിരഞ്ഞെടുക്കുക
5	LCD_WEn	എകെ 10	2.5-വി	LCD റൈറ്റ് പ്രവർത്തനക്ഷമമാക്കുക
6	LCD_CSn	AJ12	2.5-വി	LCD ചിപ്പ് തിരഞ്ഞെടുക്കുക

പട്ടിക 2–18 എൽസിഡി പിൻ നിർവചനങ്ങൾ പട്ടികപ്പെടുത്തുന്നു, ഇത് ലുമെക്സ് ഡാറ്റ ഷീറ്റിൽ നിന്നുള്ള ഒരു ഉദ്ധരണിയാണ്.

പട്ടിക 2–18. LCD പിൻ നിർവചനങ്ങളും പ്രവർത്തനങ്ങളും

പിൻ നമ്പർ	ചിഹ്നം	ലെവൽ	ഫംഗ്ഷൻ
1	വി.ഡി.ഡി	—	വൈദ്യുതി വിതരണം	5 വി
2	വി.എസ്.എസ്	—		GND (0 V)
3	V₀	—		LCD ഡ്രൈവിനായി
4	RS	എച്ച്/എൽ	തിരഞ്ഞെടുത്ത സിഗ്നൽ എച്ച് രജിസ്റ്റർ ചെയ്യുക: ഡാറ്റ ഇൻപുട്ട് എൽ: ഇൻസ്ട്രക്ഷൻ ഇൻപുട്ട്
5	R/W	എച്ച്/എൽ	H: ഡാറ്റ റീഡ് (മൊഡ്യൂൾ മുതൽ MPU വരെ) എൽ: ഡാറ്റ റൈറ്റ് (എംപിയു മുതൽ മൊഡ്യൂൾ വരെ)
6	E	എച്ച്, എച്ച് മുതൽ എൽ വരെ	പ്രവർത്തനക്ഷമമാക്കുക
7–14	DB0-DB7	എച്ച്/എൽ	ഡാറ്റ ബസ്-സോഫ്റ്റ്‌വെയർ തിരഞ്ഞെടുക്കാവുന്ന 4-ബിറ്റ് അല്ലെങ്കിൽ 8-ബിറ്റ് മോഡ്

സമയം, പ്രതീക മാപ്പുകൾ, ഇൻ്റർഫേസ് മാർഗ്ഗനിർദ്ദേശങ്ങൾ, മറ്റ് അനുബന്ധ ഡോക്യുമെൻ്റേഷൻ എന്നിവ പോലുള്ള കൂടുതൽ വിവരങ്ങൾക്ക് സന്ദർശിക്കുക www.lumex.com.

ഡീബഗ് ഹെഡർ
ഈ വികസന ബോർഡിൽ ഡീബഗ് ആവശ്യങ്ങൾക്കായി രണ്ട് 2×8 ഡീബഗ് ഹെഡറുകൾ ഉൾപ്പെടുന്നു. FPGA I/Os നേരിട്ട് ഡിസൈൻ ടെസ്റ്റിംഗ്, ഡീബഗ്ഗിംഗ് അല്ലെങ്കിൽ ദ്രുത സ്ഥിരീകരണം എന്നിവയ്‌ക്കായി ഹെഡറിലേക്ക് നയിക്കുന്നു.

പട്ടിക 2-19 ഡീബഗ് ഹെഡർ പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ സംഗ്രഹിക്കുന്നു.

പട്ടിക 2–19. ഡീബഗ് ഹെഡർ പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 1 ൻ്റെ 2)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
ഡീബഗ് ചെയ്യുക തലക്കെട്ട് (J15)
1	HEADER_D0	H21	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
5	HEADER_D1	G21	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
9	HEADER_D2	G22	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
13	HEADER_D3	E26	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
4	HEADER_D4	E25	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
8	HEADER_D5	C27	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
12	HEADER_D6	C26	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ

പട്ടിക 2–19. ഡീബഗ് ഹെഡർ പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 2 ൻ്റെ 2)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
16	HEADER_D7	B27	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
ഡീബഗ് ചെയ്യുക തലക്കെട്ട് (J16)
1, 2	HEADER_P0, HEADER_N0 എന്നിവ	H25, H26	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
3, 4	HEADER_P1 ഒപ്പം HEADER_N1	P20, N20	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
7, 8	HEADER_P2, HEADER_N2 എന്നിവ	J22, J23	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
9, 10	HEADER_P3, HEADER_N3 എന്നിവ	D28, D29	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
13, 14	HEADER_P4, HEADER_N4 എന്നിവ	E27, D27	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
15, 16	HEADER_P5, HEADER_N5 എന്നിവ	H24, J25	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ

ഘടകങ്ങളും ഇൻ്റർഫേസുകളും
സൈക്ലോൺ VE FPGA ഉപകരണവുമായി ബന്ധപ്പെട്ട വികസന ബോർഡിൻ്റെ ആശയവിനിമയ പോർട്ടുകളും ഇൻ്റർഫേസ് കാർഡുകളും ഈ വിഭാഗം വിവരിക്കുന്നു. വികസന ബോർഡ് ഇനിപ്പറയുന്ന ആശയവിനിമയ തുറമുഖങ്ങളെ പിന്തുണയ്ക്കുന്നു:

RS-232 സീരിയൽ UART
10/100/1000 ഇഥർനെറ്റ്
എച്ച്.എസ്.എം.സി
USB UART

10/100/1000 ഇഥർനെറ്റ്
രണ്ട് എക്സ്റ്റേണൽ Marvell 10E100 PHY, Altera Triple-Speed Ethernet MegaCore MAC ഫംഗ്‌ഷൻ ഉപയോഗിച്ച് രണ്ട് 1000/88/1111 ബേസ്-T ഇഥർനെറ്റിനെ ഡെവലപ്‌മെൻ്റ് ബോർഡ് പിന്തുണയ്ക്കുന്നു. PHY-to-MAC ഇൻ്റർഫേസുകൾ RGMII ഇൻ്റർഫേസ് ഉപയോഗിക്കുന്നു. സാധാരണ നെറ്റ്‌വർക്കിംഗ് ആപ്ലിക്കേഷനുകൾക്കായി FPGA-യിൽ MAC ഫംഗ്‌ഷൻ നൽകണം. Marvell 88E1111 PHY 2.5-V, 1.0-V പവർ റെയിലുകൾ ഉപയോഗിക്കുന്നു, കൂടാതെ ഒരു പ്രത്യേക ഓസിലേറ്ററിൽ നിന്ന് പ്രവർത്തിപ്പിക്കുന്ന 25-MHz റഫറൻസ് ക്ലോക്ക് ആവശ്യമാണ്. ഇഥർനെറ്റ് ട്രാഫിക്കിനൊപ്പം കോപ്പർ ലൈനുകൾ ഓടിക്കാൻ ഉപയോഗിക്കാവുന്ന ആന്തരിക കാന്തികതയുള്ള ഒരു RJ45 മോഡലിലേക്ക് PHY ഇൻ്റർഫേസ് ചെയ്യുന്നു.

FPGA (MAC), Marvell 2E7 PHY എന്നിവയ്‌ക്കിടയിലുള്ള RGMII ഇൻ്റർഫേസ് ചിത്രം 88–1111 കാണിക്കുന്നു.

ചിത്രം 2-7. FPGA (MAC), Marvell 88E1111 PHY എന്നിവയ്‌ക്കിടയിലുള്ള RGMII ഇൻ്റർഫേസ്

ഇഥർനെറ്റ് PHY ഇൻ്റർഫേസ് പിൻ അസൈൻമെൻ്റുകൾ പട്ടിക 2-20 പട്ടികപ്പെടുത്തുന്നു

പട്ടിക 2-20. ഇഥർനെറ്റ് PHY പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും (ഭാഗം 1 ൻ്റെ 3)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
16	HEADER_D7	B27	1.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്ക് മാത്രമുള്ള സിംഗിൾ-എൻഡ് സിഗ്നൽ
ഡീബഗ് ചെയ്യുക തലക്കെട്ട് (J16)
1, 2	HEADER_P0, HEADER_N0 എന്നിവ	H25, H26	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
3, 4	HEADER_P1 ഒപ്പം HEADER_N1	P20, N20	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
7, 8	HEADER_P2, HEADER_N2 എന്നിവ	J22, J23	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
9, 10	HEADER_P3, HEADER_N3 എന്നിവ	D28, D29	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
13, 14	HEADER_P4, HEADER_N4 എന്നിവ	E27, D27	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ
15, 16	HEADER_P5, HEADER_N5 എന്നിവ	H24, J25	2.5-വി	ഡീബഗ് ആവശ്യങ്ങൾക്കായി മാത്രം വ്യാജ-ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ

പട്ടിക 2-20. ഇഥർനെറ്റ് PHY പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും (ഭാഗം 2 ൻ്റെ 3)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
33	ENETA_MDI_P1	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
34	ENETA_MDI_N1	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
39	ENETA_MDI_P2	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
41	ENETA_MDI_N2	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
42	ENETA_MDI_P3	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
43	ENETA_MDI_N3	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
ഇഥർനെറ്റ് PHY B (U11)
8	ENETB_GTX_CLK	E28	2.5-V CMOS	125-MHz RGMII ട്രാൻസ്മിറ്റ് ക്ലോക്ക്
23	ENETB_INTN	K22	2.5-V CMOS	മാനേജ്മെൻ്റ് ബസ് തടസ്സപ്പെട്ടു
60	ENETB_LED_DUPLEX	—	2.5-V CMOS	ഡ്യൂപ്ലെക്സ് അല്ലെങ്കിൽ കൂട്ടിയിടി LED. ഉപയോഗിച്ചിട്ടില്ല
70	ENETB_LED_DUPLEX	—	2.5-V CMOS	ഡ്യൂപ്ലെക്സ് അല്ലെങ്കിൽ കൂട്ടിയിടി LED. ഉപയോഗിച്ചിട്ടില്ല
76	ENETB_LED_LINK10	—	2.5-V CMOS	10-Mb ലിങ്ക് LED
74	ENETB_LED_LINK100	—	2.5-V CMOS	100-Mb ലിങ്ക് LED
73	ENETB_LED_LINK1000	—	2.5-V CMOS	1000-Mb ലിങ്ക് LED
58	ENETB_LED_RX	—	2.5-V CMOS	RX ഡാറ്റ സജീവ LED
69	ENETB_LED_RX	—	2.5-V CMOS	RX ഡാറ്റ സജീവ LED
68	ENETB_LED_TX	—	2.5-V CMOS	TX ഡാറ്റ സജീവ LED
25	ENETB_MDC	A29	2.5-V CMOS	മാനേജ്മെൻ്റ് ബസ് ഡാറ്റ ക്ലോക്ക്
24	ENETB_MDIO	L23	2.5-V CMOS	മാനേജ്മെൻ്റ് ബസ് ഡാറ്റ
28	ENETB_RESETN	M21	2.5-V CMOS	ഉപകരണം റീസെറ്റ്
2	ENETB_RX_CLK	R23	2.5-V CMOS	RGMII ക്ലോക്ക് സ്വീകരിക്കുന്നു
95	ENETB_RX_D0	F25	2.5-V CMOS	RGMII ഡാറ്റ ബസ് സ്വീകരിക്കുന്നു
92	ENETB_RX_D1	F26	2.5-V CMOS	RGMII ഡാറ്റ ബസ് സ്വീകരിക്കുന്നു
93	ENETB_RX_D2	R20	2.5-V CMOS	RGMII ഡാറ്റ ബസ് സ്വീകരിക്കുന്നു
91	ENETB_RX_D3	T21	2.5-V CMOS	RGMII ഡാറ്റ ബസ് സ്വീകരിക്കുന്നു
94	ENETB_RX_DV	L24	2.5-V CMOS	RGMII സാധുവായ ഡാറ്റ സ്വീകരിക്കുന്നു
11	ENETB_TX_D0	F29	2.5-V CMOS	RGMII ട്രാൻസ്മിറ്റ് ഡാറ്റ ബസ്
12	ENETB_TX_D1	D30	2.5-V CMOS	RGMII ട്രാൻസ്മിറ്റ് ഡാറ്റ ബസ്
14	ENETB_TX_D2	C30	2.5-V CMOS	RGMII ട്രാൻസ്മിറ്റ് ഡാറ്റ ബസ്
16	ENETB_TX_D3	F28	2.5-V CMOS	RGMII ട്രാൻസ്മിറ്റ് ഡാറ്റ ബസ്
9	ENETB_TX_EN	B29	2.5-V CMOS	RGMII ട്രാൻസ്മിറ്റ് പ്രവർത്തനക്ഷമമാക്കുക
55	ENETB_XTAL_25MHZ	—	2.5-V CMOS	25-MHz RGMII ട്രാൻസ്മിറ്റ് ക്ലോക്ക്
29	ENETB_MDI_P0	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
31	ENETB_MDI_N0	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
33	ENETB_MDI_P1	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
34	ENETB_MDI_N1	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
39	ENETB_MDI_P2	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
41	ENETB_MDI_N2	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്

പട്ടിക 2-20. ഇഥർനെറ്റ് PHY പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും (ഭാഗം 3 ൻ്റെ 3)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
42	ENETB_MDI_P3	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്
43	ENETB_MDI_N3	—	2.5-V CMOS	മീഡിയ ആശ്രിത ഇന്റർഫേസ്

എച്ച്.എസ്.എം.സി

വികസന ബോർഡ് ഒരു HSMC ഇൻ്റർഫേസിനെ പിന്തുണയ്ക്കുന്നു. HSMC ഇൻ്റർഫേസ് ഒരു പൂർണ്ണ SPI4.2 ഇൻ്റർഫേസ് (17 LVDS ചാനലുകൾ), മൂന്ന് ഇൻപുട്ട്, ഔട്ട്പുട്ട് ക്ലോക്കുകൾ, അതുപോലെ J എന്നിവയെ പിന്തുണയ്ക്കുന്നു.TAG കൂടാതെ SMB സിഗ്നലുകളും. എൽവിഡിഎസ് ചാനലുകൾ സിഎംഒഎസ് സിഗ്നലിങ്ങിനും എൽവിഡിഎസിനും ഉപയോഗിക്കാം.
HSMC എന്നത് ആൾട്ടേറ-വികസിപ്പിച്ച ഓപ്പൺ സ്പെസിഫിക്കേഷനാണ്, ഇത് മകൾ കാർഡുകൾ (എച്ച്എസ്എംസി) ചേർക്കുന്നതിലൂടെ ഡെവലപ്മെൻ്റ് ബോർഡിൻ്റെ പ്രവർത്തനം വിപുലീകരിക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു.
സിഗ്നലിംഗ് സ്റ്റാൻഡേർഡുകൾ, സിഗ്നൽ ഇൻ്റഗ്രിറ്റി, അനുയോജ്യമായ കണക്ടറുകൾ, മെക്കാനിക്കൽ വിവരങ്ങൾ എന്നിവ പോലുള്ള HSMC സ്പെസിഫിക്കേഷനെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ഹൈ സ്പീഡ് മെസാനൈൻ കാർഡ് (HSMC) സ്പെസിഫിക്കേഷൻ മാനുവൽ കാണുക.
എച്ച്എസ്എംസി കണക്ടറിന് 172 സിഗ്നൽ പിന്നുകൾ, 120 പവർ പിന്നുകൾ, 39 ഗ്രൗണ്ട് പിന്നുകൾ എന്നിവയുൾപ്പെടെ ആകെ 13 പിന്നുകളുണ്ട്. സിഗ്നലിൻ്റെയും പവർ പിന്നുകളുടെയും രണ്ട് നിരകൾക്കിടയിലാണ് ഗ്രൗണ്ട് പിന്നുകൾ സ്ഥിതി ചെയ്യുന്നത്, ഇത് ഒരു ഷീൽഡും റഫറൻസുമായി പ്രവർത്തിക്കുന്നു. എച്ച്എസ്എംസി ഹോസ്റ്റ് കണക്ടർ സാംടെക്കിൽ നിന്നുള്ള ഹൈ-സ്പീഡ്, ബോർഡ്-ടു-ബോർഡ് കണക്ടറുകളുടെ 0.5 എംഎം-പിച്ച് ക്യുഎസ്എച്ച്/ക്യുടിഎച്ച് കുടുംബത്തെ അടിസ്ഥാനമാക്കിയുള്ളതാണ്. ഈ കണക്ടറിൽ മൂന്ന് ബാങ്കുകൾ ഉണ്ട്. QSH-DP/QTH-DP ശ്രേണിയിൽ ചെയ്‌തിരിക്കുന്നതുപോലെ ബാങ്ക് 1-ൽ ഓരോ മൂന്നാമത്തെ പിൻ നീക്കം ചെയ്‌തിരിക്കുന്നു. ബാങ്ക് 2, ബാങ്ക് 3 എന്നിവയിൽ ക്യുഎസ്എച്ച്/ക്യുടിഎച്ച് സീരീസിൽ ചെയ്‌തിരിക്കുന്നതുപോലെ എല്ലാ പിന്നുകളും ഉണ്ട്. സൈക്ലോൺ VE FPGA ഡെവലപ്‌മെൻ്റ് ബോർഡ് ഒരു ട്രാൻസ്‌സിവർ ബോർഡ് അല്ലാത്തതിനാൽ, HSMC-യുടെ ട്രാൻസ്‌സിവർ പിന്നുകൾ സൈക്ലോൺ VE FPGA ഉപകരണവുമായി ബന്ധിപ്പിച്ചിട്ടില്ല.

സാംടെക് കണക്ടറിൻ്റെ മൂന്ന് ബാങ്കുകളുമായി ബന്ധപ്പെട്ട് സിഗ്നലുകളുടെ ബാങ്ക് ക്രമീകരണം ചിത്രം 2-8 കാണിക്കുന്നു.

ചിത്രം 2-8. HSMC സിഗ്നലും ബാങ്ക് ഡയഗ്രാമും

HSMC ഇൻ്റർഫേസിന് 2.5-V LVCMOS ആയി ഉപയോഗിക്കാവുന്ന പ്രോഗ്രാമബിൾ ബൈ-ഡയറക്ഷണൽ I/O പിൻസ് ഉണ്ട്, അത് 3.3-V LVTTL-അനുയോജ്യമാണ്. 17 ഫുൾ-ഡ്യുപ്ലെക്സ് ചാനലുകളുള്ള എൽവിഡിഎസ്, മിനി-എൽവിഡിഎസ്, ആർഎസ്ഡിഎസ് എന്നിവയുൾപ്പെടെ, എന്നാൽ ഇവയിൽ മാത്രം പരിമിതപ്പെടുത്താതെ, വിവിധ ഡിഫറൻഷ്യൽ ഐ/ഒ സ്റ്റാൻഡേർഡുകളായി ഈ പിന്നുകൾ ഉപയോഗിക്കാം.
ഹൈ സ്പീഡ് മെസാനൈൻ കാർഡ് (എച്ച്എസ്എംസി) സ്‌പെസിഫിക്കേഷൻ മാനുവലിൽ സൂചിപ്പിച്ചിരിക്കുന്നതുപോലെ, എൽവിഡിഎസും സിംഗിൾ-എൻഡ് ഐ/ഒ സ്റ്റാൻഡേർഡുകളും ജനറിക് സിംഗിൾ-എൻഡ് പിൻ-ഔട്ട് അല്ലെങ്കിൽ ജെനറിക് ഡിഫറൻഷ്യൽ പിൻ-ഔട്ടിന് അനുസൃതമായി പ്രവർത്തിക്കുമ്പോൾ മാത്രമേ പ്രവർത്തിക്കൂ.

HSMC ഇൻ്റർഫേസ് പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ പട്ടിക 2-21 പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 2–21. HSMC ഇൻ്റർഫേസ് പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 1 ൻ്റെ 3)

ബോർഡ് റഫറൻസ് (J7)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് V E FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
33	HSMC_SDA	AB22	2.5-V CMOS	മാനേജ്മെൻ്റ് സീരിയൽ ഡാറ്റ
34	HSMC_SCL	AC22	2.5-V CMOS	മാനേജ്മെൻ്റ് സീരിയൽ ക്ലോക്ക്
35	JTAG_TCK	AC7	2.5-V CMOS	JTAG ക്ലോക്ക് സിഗ്നൽ
36	HSMC_JTAG_TMS	—	2.5-V CMOS	JTAG മോഡ് സിഗ്നൽ തിരഞ്ഞെടുക്കുക
37	HSMC_JTAG_TDO	—	2.5-V CMOS	JTAG ഡാറ്റ ഔട്ട്പുട്ട്
38	JTAC_FPGA_TDO_RETIMER	—	2.5-V CMOS	JTAG ഡാറ്റ ഇൻപുട്ട്
39	HSMC_CLK_OUT0	AJ14	2.5-V CMOS	സമർപ്പിത CMOS ക്ലോക്ക് ഔട്ട്
40	HSMC_CLK_IN0	AB16	2.5-V CMOS	സമർപ്പിത CMOS ക്ലോക്ക് ഇൻ
41	HSMC_D0	AH10	2.5-V CMOS	സമർപ്പിത CMOS I/O ബിറ്റ് 0
42	HSMC_D1	AJ10	2.5-V CMOS	സമർപ്പിത CMOS I/O ബിറ്റ് 1
43	HSMC_D2	Y13	2.5-V CMOS	സമർപ്പിത CMOS I/O ബിറ്റ് 2
44	HSMC_D3	AA14	2.5-V CMOS	സമർപ്പിത CMOS I/O ബിറ്റ് 3
47	HSMC_TX_D_P0	എകെ 27	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 0 അല്ലെങ്കിൽ CMOS ബിറ്റ് 4
48	HSMC_RX_D_P0	Y16	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 0 അല്ലെങ്കിൽ CMOS ബിറ്റ് 5
49	HSMC_TX_D_N0	എകെ 28	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 0n അല്ലെങ്കിൽ CMOS ബിറ്റ് 6
50	HSMC_RX_D_N0	AA26	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 0n അല്ലെങ്കിൽ CMOS ബിറ്റ് 7
53	HSMC_TX_D_P1	AJ27	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 1 അല്ലെങ്കിൽ CMOS ബിറ്റ് 8
54	HSMC_RX_D_P1	Y17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 1 അല്ലെങ്കിൽ CMOS ബിറ്റ് 9
55	HSMC_TX_D_N1	എകെ 26	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 1n അല്ലെങ്കിൽ CMOS ബിറ്റ് 10
56	HSMC_RX_D_N1	Y18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 1n അല്ലെങ്കിൽ CMOS ബിറ്റ് 11
59	HSMC_TX_D_P2	AG26	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 2 അല്ലെങ്കിൽ CMOS ബിറ്റ് 12
60	HSMC_RX_D_P2	AA18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 2 അല്ലെങ്കിൽ CMOS ബിറ്റ് 13
61	HSMC_TX_D_N2	AH26	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 2n അല്ലെങ്കിൽ CMOS ബിറ്റ് 14
62	HSMC_RX_D_N2	AA19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 2n അല്ലെങ്കിൽ CMOS ബിറ്റ് 15
65	HSMC_TX_D_P3	AJ25	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 3 അല്ലെങ്കിൽ CMOS ബിറ്റ് 16
66	HSMC_RX_D_P3	Y20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 3 അല്ലെങ്കിൽ CMOS ബിറ്റ് 17
67	HSMC_TX_D_N3	എകെ 25	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 3n അല്ലെങ്കിൽ CMOS ബിറ്റ് 18
68	HSMC_RX_D_N3	AA20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 3n അല്ലെങ്കിൽ CMOS ബിറ്റ് 19
71	HSMC_TX_D_P4	AH24	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 4 അല്ലെങ്കിൽ CMOS ബിറ്റ് 20

പട്ടിക 2–21. HSMC ഇൻ്റർഫേസ് പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 2 ൻ്റെ 3)

ബോർഡ് റഫറൻസ് (J7)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് V E FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
72	HSMC_RX_D_P4	AA21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 4 അല്ലെങ്കിൽ CMOS ബിറ്റ് 21
73	HSMC_TX_D_N4	AJ24	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 4n അല്ലെങ്കിൽ CMOS ബിറ്റ് 22
74	HSMC_RX_D_N4	AB21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 4n അല്ലെങ്കിൽ CMOS ബിറ്റ് 23
77	HSMC_TX_D_P5	AH21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 5 അല്ലെങ്കിൽ CMOS ബിറ്റ് 24
78	HSMC_RX_D_P5	AB19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 5 അല്ലെങ്കിൽ CMOS ബിറ്റ് 25
79	HSMC_TX_D_N5	AJ22	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 5n അല്ലെങ്കിൽ CMOS ബിറ്റ് 26
80	HSMC_RX_D_N5	AC19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 5n അല്ലെങ്കിൽ CMOS ബിറ്റ് 27
83	HSMC_TX_D_P6	AJ23	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 6 അല്ലെങ്കിൽ CMOS ബിറ്റ് 28
84	HSMC_RX_D_P6	AC21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 6 അല്ലെങ്കിൽ CMOS ബിറ്റ് 29
85	HSMC_TX_D_N6	എകെ 23	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 6n അല്ലെങ്കിൽ CMOS ബിറ്റ് 30
86	HSMC_RX_D_N6	AD20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 6n അല്ലെങ്കിൽ CMOS ബിറ്റ് 31
89	HSMC_TX_D_P7	എകെ 21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 7 അല്ലെങ്കിൽ CMOS ബിറ്റ് 32
90	HSMC_RX_D_P7	AD19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 7 അല്ലെങ്കിൽ CMOS ബിറ്റ് 33
91	HSMC_TX_D_N7	എകെ 22	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 7n അല്ലെങ്കിൽ CMOS ബിറ്റ് 34
92	HSMC_RX_D_N7	AE20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 7n അല്ലെങ്കിൽ CMOS ബിറ്റ് 35
95	HSMC_CLK_OUT_P1	AE22	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് ഔട്ട് 1 അല്ലെങ്കിൽ CMOS ബിറ്റ് 36
96	HSMC_CLK_IN_P1	AB14	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് 1 അല്ലെങ്കിൽ CMOS ബിറ്റ് 37
97	HSMC_CLK_OUT_N1	AF23	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് ഔട്ട് 1 അല്ലെങ്കിൽ CMOS ബിറ്റ് 38
98	HSMC_CLK_IN_N1	AC14	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് 1 അല്ലെങ്കിൽ CMOS ബിറ്റ് 39
101	HSMC_TX_D_P8	AJ20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 8 അല്ലെങ്കിൽ CMOS ബിറ്റ് 40
102	HSMC_RX_D_P8	AF21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 8 അല്ലെങ്കിൽ CMOS ബിറ്റ് 41
103	HSMC_TX_D_N8	എകെ 20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 8n അല്ലെങ്കിൽ CMOS ബിറ്റ് 42
104	HSMC_RX_D_N8	AG22	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 8n അല്ലെങ്കിൽ CMOS ബിറ്റ് 43
107	HSMC_TX_D_P9	AJ19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 9 അല്ലെങ്കിൽ CMOS ബിറ്റ് 44
108	HSMC_RX_D_P9	AF20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 9 അല്ലെങ്കിൽ CMOS ബിറ്റ് 45
109	HSMC_TX_D_N9	എകെ 18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 9n അല്ലെങ്കിൽ CMOS ബിറ്റ് 46
110	HSMC_RX_D_N9	AG21	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 9n അല്ലെങ്കിൽ CMOS ബിറ്റ് 47
113	HSMC_TX_D_P10	AJ17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 10 അല്ലെങ്കിൽ CMOS ബിറ്റ് 48
114	HSMC_RX_D_P10	AF18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 10 അല്ലെങ്കിൽ CMOS ബിറ്റ് 49
115	HSMC_TX_D_N10	AJ18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 10n അല്ലെങ്കിൽ CMOS ബിറ്റ് 50
116	HSMC_RX_D_N10	AF19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 10n അല്ലെങ്കിൽ CMOS ബിറ്റ് 51
119	HSMC_TX_D_P11	എകെ 25	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 11 അല്ലെങ്കിൽ CMOS ബിറ്റ് 52
120	HSMC_RX_D_P11	AG18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 11 അല്ലെങ്കിൽ CMOS ബിറ്റ് 53
121	HSMC_TX_D_N11	AG24	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 11n അല്ലെങ്കിൽ CMOS ബിറ്റ് 54
122	HSMC_RX_D_N11	AG19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 11n അല്ലെങ്കിൽ CMOS ബിറ്റ് 55
125	HSMC_TX_D_P12	AH19	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 12 അല്ലെങ്കിൽ CMOS ബിറ്റ് 56
126	HSMC_RX_D_P12	എകെ 16	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 12 അല്ലെങ്കിൽ CMOS ബിറ്റ് 57
127	HSMC_TX_D_N12	AH20	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 12n അല്ലെങ്കിൽ CMOS ബിറ്റ് 58

പട്ടിക 2–21. HSMC ഇൻ്റർഫേസ് പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 3 ൻ്റെ 3)

ബോർഡ് റഫറൻസ് (J7)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് V E FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
128	HSMC_RX_D_N12	എകെ 17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 12n അല്ലെങ്കിൽ CMOS ബിറ്റ് 59
131	HSMC_TX_D_P13	AG17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 13 അല്ലെങ്കിൽ CMOS ബിറ്റ് 60
132	HSMC_RX_D_P13	AF16	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 13 അല്ലെങ്കിൽ CMOS ബിറ്റ് 61
133	HSMC_TX_D_N13	AH17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 13n അല്ലെങ്കിൽ CMOS ബിറ്റ് 62
134	HSMC_RX_D_N13	AG16	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 13n അല്ലെങ്കിൽ CMOS ബിറ്റ് 63
137	HSMC_TX_D_P14	AJ15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 14 അല്ലെങ്കിൽ CMOS ബിറ്റ് 64
138	HSMC_RX_D_P14	AE16	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 14 അല്ലെങ്കിൽ CMOS ബിറ്റ് 65
139	HSMC_TX_D_N14	എകെ 15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 14n അല്ലെങ്കിൽ CMOS ബിറ്റ് 66
140	HSMC_RX_D_N14	AF15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 14n അല്ലെങ്കിൽ CMOS ബിറ്റ് 67
143	HSMC_TX_D_P15	AH14	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 15 അല്ലെങ്കിൽ CMOS ബിറ്റ് 68
144	HSMC_RX_D_P15	AD17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 15 അല്ലെങ്കിൽ CMOS ബിറ്റ് 69
145	HSMC_TX_D_N15	AH15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 15n അല്ലെങ്കിൽ CMOS ബിറ്റ് 70
146	HSMC_RX_D_N15	AE17	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 15n അല്ലെങ്കിൽ CMOS ബിറ്റ് 71
149	HSMC_TX_D_P16	AE15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 16 അല്ലെങ്കിൽ CMOS ബിറ്റ് 72
150	HSMC_RX_D_P16	AD18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 16 അല്ലെങ്കിൽ CMOS ബിറ്റ് 73
151	HSMC_TX_D_N16	AF14	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS TX ബിറ്റ് 16n അല്ലെങ്കിൽ CMOS ബിറ്റ് 74
152	HSMC_RX_D_N16	AE18	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS RX ബിറ്റ് 16n അല്ലെങ്കിൽ CMOS ബിറ്റ് 75
155	HSMC_CLK_OUT_P2	AG23	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് ഔട്ട് 2 അല്ലെങ്കിൽ CMOS ബിറ്റ് 76
156	HSMC_CLK_IN_P2	Y15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് 2 അല്ലെങ്കിൽ CMOS ബിറ്റ് 77
157	HSMC_CLK_OUT_N2	AH22	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് ഔട്ട് 2 അല്ലെങ്കിൽ CMOS ബിറ്റ് 78
158	HSMC_CLK_IN_N2	AA15	LVDS അല്ലെങ്കിൽ 2.5-V	LVDS അല്ലെങ്കിൽ CMOS ക്ലോക്ക് 2 അല്ലെങ്കിൽ CMOS ബിറ്റ് 79
160	HSMC_PRSNTn	എകെ 5	2.5-V CMOS	HSMC പോർട്ട് സാന്നിധ്യം കണ്ടെത്തൽ

RS-232 സീരിയൽ UART
ഈ ബോർഡിൽ ഒരു സ്റ്റാൻഡേർഡ് RS-9 സീരിയൽ UART ചാനൽ നടപ്പിലാക്കുന്നതിന് പിന്തുണ നൽകുന്ന RS-232 ട്രാൻസ്‌സിവർ സഹിതമുള്ള ഒരു സ്ത്രീ ആംഗിൾ DSUB 232-പിൻ കണക്ടറും നൽകുന്നു. കണക്ടറിന് ഒരു ഡാറ്റ ടെർമിനൽ ഉപകരണത്തിന് സമാനമായ പിൻഔട്ടുകൾ ഉണ്ട് കൂടാതെ ഒരു സാധാരണ കേബിൾ മാത്രമേ ആവശ്യമുള്ളൂ (PC ഇൻ്റർഫേസിന് നൾ മോഡം ആവശ്യമില്ല). LVTTL, RS-232 ലെവലുകൾക്കിടയിൽ വിവർത്തനം ചെയ്യാൻ ഒരു സമർപ്പിത ലെവൽ-ഷിഫ്റ്റിംഗ് ബഫർ ഉപയോഗിക്കുന്നു. ബോർഡ് റഫറൻസുകൾ D23, D24 എന്നിവ RX, TX പ്രവർത്തനങ്ങളെ സൂചിപ്പിക്കാൻ പ്രകാശിപ്പിക്കുന്ന സീരിയൽ UART LED-കളാണ്.

പട്ടിക 2-24 RS-232 സീരിയൽ UART പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ പട്ടികപ്പെടുത്തുന്നു.

സിഗ്നൽ പേരുകളും തരങ്ങളും I/O ക്രമീകരണത്തിൻ്റെയും ദിശയുടെയും അടിസ്ഥാനത്തിൽ Cyclone VE FPGA-യുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2-22. RS-232 സീരിയൽ UART സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U20)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
14	UART_TXD	AB9	3.3-വി	ഡാറ്റ കൈമാറുക
15	UART_RTS	AH6	3.3-വി	അയയ്ക്കാൻ അഭ്യർത്ഥിക്കുന്നു

പട്ടിക 2-22. RS-232 സീരിയൽ UART സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U20)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
16	UART_RXD	AG6	3.3-വി	ഡാറ്റ സ്വീകരിക്കുക
13	UART_CTS	AF8	3.3-വി	അയയ്ക്കാൻ വ്യക്തമാണ്

USB-UART
സിലിക്കൺ ലാബ്സ് CP2104 യുഎസ്ബി-ടു-യുഎആർടി ബ്രിഡ്ജ് ഉപയോഗിച്ച് യുഎസ്ബി കണക്റ്റർ വഴി യുഎആർടി ഇൻ്റർഫേസിനെ ഡെവലപ്മെൻ്റ് ബോർഡ് പിന്തുണയ്ക്കുന്നു. CP2104 ഉപയോഗിച്ച് ഹോസ്റ്റ് ആശയവിനിമയം സുഗമമാക്കുന്നതിന്, നിങ്ങൾ USB-to-UART ബ്രിഡ്ജ് വെർച്വൽ COM പോർട്ട് (VCP) ഡ്രൈവറുകൾ ഉപയോഗിക്കേണ്ടതുണ്ട്.

VCP ഡ്രൈവറുകൾ ഇവിടെ ലഭ്യമാണ്: www.silabs.com/products/mcu/Pages/USBtoUARTBridgeVCPDrivers.aspx

പട്ടിക 2-23 USB-UART പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ ലിസ്റ്റ് ചെയ്യുന്നു. I/O ക്രമീകരണത്തിൻ്റെയും ദിശയുടെയും അടിസ്ഥാനത്തിൽ സിഗ്നൽ പേരുകളും തരങ്ങളും VE FPGA ചുഴലിക്കാറ്റുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2–23. USB-UART സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U20)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
1	USB_UART_RI	AD12	2.5-വി	റിംഗ് ഇൻഡിക്കേറ്റർ കൺട്രോൾ ഇൻപുട്ട് (ആക്റ്റീവ് ലോ)
24	USB_UART_DCD	AD13	2.5-വി	ഡാറ്റ കാരിയർ കൺട്രോൾ ഇൻപുട്ട് കണ്ടെത്തുന്നു (സജീവ കുറവ്)
22	USB_UART_DSR	V12	2.5-വി	ഡാറ്റ സെറ്റ് റെഡി കൺട്രോൾ ഇൻപുട്ട് (സജീവ കുറവ്)
21	USB_UART_RXD	AF10	2.5-വി	അസിൻക്രണസ് ഡാറ്റ ഇൻപുട്ട് (UART സ്വീകരിക്കുക)
19	USB_UART_RTS	AE12	2.5-വി	നിയന്ത്രണ ഔട്ട്‌പുട്ട് അയയ്‌ക്കാൻ തയ്യാറാണ് (സജീവ കുറവ്)
12	USB_UART_GPIO2	AE13	2.5-വി	ഉപയോക്താവിന് ക്രമീകരിക്കാവുന്ന ഇൻപുട്ട് അല്ലെങ്കിൽ ഔട്ട്പുട്ട്.
23	USB_UART_DTR	AE10	2.5-വി	ഡാറ്റ ടെർമിനൽ റെഡി കൺട്രോൾ ഔട്ട്പുട്ട് (സജീവ കുറവാണ്)
20	USB_UART_TXD	W12	2.5-വി	അസിൻക്രണസ് ഡാറ്റ ഔട്ട്പുട്ട് (UART ട്രാൻസ്മിറ്റ്)
18	USB_UART_CTS	AJ1	2.5-വി	നിയന്ത്രണ ഇൻപുട്ട് അയയ്‌ക്കാൻ മായ്‌ക്കുക (സജീവമായ കുറവ്)
15	USB_UART_SUSPENDn	—	2.5-വി	CP2104 USB സസ്പെൻഡ് അവസ്ഥയിലായിരിക്കുമ്പോൾ പിൻ ലോജിക് കുറവാണ്.
17	USB_UART_SUSPEND	—	2.5-വി	CP2104 USB സസ്പെൻഡ് അവസ്ഥയിലായിരിക്കുമ്പോൾ പിൻ ലോജിക് ഉയർന്നതാണ്.
9	USB_UART_RSTn	—	2.5-വി	ഉപകരണം റീസെറ്റ്

മെമ്മറി
ഈ വിഭാഗം ഡെവലപ്‌മെൻ്റ് ബോർഡിൻ്റെ മെമ്മറി ഇൻ്റർഫേസ് പിന്തുണയും അവയുടെ സിഗ്നൽ പേരുകളും തരങ്ങളും ചുഴലിക്കാറ്റ് VE FPGA-യുമായി ബന്ധപ്പെട്ട കണക്റ്റിവിറ്റിയും വിവരിക്കുന്നു. വികസന ബോർഡിന് ഇനിപ്പറയുന്ന മെമ്മറി ഇൻ്റർഫേസുകൾ ഉണ്ട്:

DDR3 SDRAM
LPDDR2 SDRAM
EEPROM
സിൻക്രണസ് SRAM
സിൻക്രണസ് ഫ്ലാഷ്

മെമ്മറി ഇൻ്റർഫേസുകളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, ഇനിപ്പറയുന്ന പ്രമാണങ്ങൾ കാണുക:

എക്സ്റ്റേണൽ മെമ്മറി ഇൻ്റർഫേസ് ഹാൻഡ്ബുക്കിലെ ടൈമിംഗ് അനാലിസിസ് വിഭാഗം.
എക്സ്റ്റേണൽ മെമ്മറി ഇൻ്റർഫേസ് ഹാൻഡ്‌ബുക്കിലെ DDR, DDR2, DDR3 SDRAM ഡിസൈൻ ട്യൂട്ടോറിയലുകൾ വിഭാഗം.

DDR3 SDRAM

ഡെവലപ്‌മെൻ്റ് ബോർഡ് രണ്ട് 16Mx16x8, രണ്ട് 16Mx8x8 DDR3 SDRAM ഇൻ്റർഫേസുകളെ വളരെ ഉയർന്ന സ്പീഡ് സീക്വൻഷ്യൽ മെമ്മറി ആക്‌സസിനായി പിന്തുണയ്ക്കുന്നു.
32-ബിറ്റ് ഡാറ്റ ബസിൽ സോഫ്റ്റ് മെമ്മറി കൺട്രോളർ (എസ്എംസി) ഇൻ്റർഫേസ് ഉപയോഗിക്കുന്ന രണ്ട് x16 ഉപകരണങ്ങൾ ഉൾപ്പെടുന്നു. എസ്എംസിയിൽ, ഈ മെമ്മറി ഇൻ്റർഫേസ് 300 മെഗാഹെർട്സ് ടാർഗെറ്റ് ഫ്രീക്വൻസിയിൽ 9.6 ജിബിപിഎസിൽ കൂടുതൽ സൈദ്ധാന്തിക ബാൻഡ്‌വിഡ്ത്ത് പ്രവർത്തിക്കുന്നു. ഈ DDR3 ഉപകരണത്തിൻ്റെ പരമാവധി ആവൃത്തി 800 MHz ആണ്, CAS ലേറ്റൻസി 11 ആണ്.
DDR2 പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ പട്ടിക 24-3 പട്ടികപ്പെടുത്തുന്നു. സിഗ്നൽ പേരുകളും തരങ്ങളും I/O ക്രമീകരണത്തിൻ്റെയും ദിശയുടെയും അടിസ്ഥാനത്തിൽ Cyclone VE FPGA-യുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2-24. DDR3 ഉപകരണ പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 1 ൻ്റെ 4)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
DDR3 x16 (U8)
N3	DDR3_A0	A16	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P7	DDR3_A1	G23	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P3	DDR3_A2	E21	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
N2	DDR3_A3	E22	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P8	DDR3_A4	A20	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P2	DDR3_A5	A26	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R8	DDR3_A6	A15	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R2	DDR3_A7	B26	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
T8	DDR3_A8	H17	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R3	DDR3_A9	D14	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
L7	DDR3_A10	E23	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്

പട്ടിക 2-24. DDR3 ഉപകരണ പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 2 ൻ്റെ 4)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
R7	DDR3_A11	E20	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
N7	DDR3_A12	C25	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
T3	DDR3_A13	B13	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
M2	DDR3_BA0	J18	1.5-V SSTL ക്ലാസ് I	ബാങ്ക് വിലാസം ബസ്
N8	DDR3_BA1	F20	1.5-V SSTL ക്ലാസ് I	ബാങ്ക് വിലാസം ബസ്
M3	DDR3_BA2	D19	1.5-V SSTL ക്ലാസ് I	ബാങ്ക് വിലാസം ബസ്
K3	DDR3_CASN	L20	1.5-V SSTL ക്ലാസ് I	വരി വിലാസം തിരഞ്ഞെടുക്കുക
K9	DDR3_CKE	C11	1.5-V SSTL ക്ലാസ് I	കോളം വിലാസം തിരഞ്ഞെടുക്കുക
J7	DDR3_CLK_P	J20	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡിഫറൻഷ്യൽ ഔട്ട്പുട്ട് ക്ലോക്ക്
K7	DDR3_CLK_N	H20	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡിഫറൻഷ്യൽ ഔട്ട്പുട്ട് ക്ലോക്ക്
L2	DDR3_CSN	G17	1.5-V SSTL ക്ലാസ് I	ചിപ്പ് തിരഞ്ഞെടുക്കുക
E7	DDR3_DM0	D23	1.5-V SSTL ക്ലാസ് I	മാസ്ക് ബൈറ്റ് ലെയ്ൻ എഴുതുക
D3	DDR3_DM1	D18	1.5-V SSTL ക്ലാസ് I	മാസ്ക് ബൈറ്റ് ലെയ്ൻ എഴുതുക
E3	DDR3_DQ0	A25	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
H8	DDR3_DQ1	D22	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
F7	DDR3_DQ2	C21	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
H7	DDR3_DQ3	C19	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
F2	DDR3_DQ4	C20	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
G2	DDR3_DQ5	C22	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
F8	DDR3_DQ6	D25	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
H3	DDR3_DQ7	D20	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
A7	DDR3_DQ8	B24	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
C3	DDR3_DQ9	A21	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
A3	DDR3_DQ10	B21	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
D7	DDR3_DQ11	F19	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
A2	DDR3_DQ12	C24	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
C2	DDR3_DQ13	B23	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
B8	DDR3_DQ14	E18	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
C8	DDR3_DQ15	A23	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
F3	DDR3_DQS_P0	K20	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 0
G3	DDR3_DQS_N0	J19	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 0
C7	DDR3_DQS_P1	L18	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 1
B7	DDR3_DQS_N1	K18	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 1
K1	DDR3_ODT	H19	1.5-V SSTL ക്ലാസ് I	ഓൺ-ഡൈ ടെർമിനേഷൻ പ്രവർത്തനക്ഷമമാക്കുക

പട്ടിക 2-24. DDR3 ഉപകരണ പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 3 ൻ്റെ 4)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
J3	DDR3_RASN	A24	1.5-V SSTL ക്ലാസ് I	വരി വിലാസം തിരഞ്ഞെടുക്കുക
T2	DDR3_RESETN	L19	1.5-V SSTL ക്ലാസ് I	പുനഃസജ്ജമാക്കുക
L3	DDR3_WEN	B22	1.5-V SSTL ക്ലാസ് I	എഴുതുക പ്രവർത്തനക്ഷമമാക്കുക
L8	DDR3_ZQ01	—	1.5-V SSTL ക്ലാസ് I	ZQ ഇംപെഡൻസ് കാലിബ്രേഷൻ
DDR3 x16 (U7)
N3	DDR3_A0	A16	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P7	DDR3_A1	G23	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P3	DDR3_A2	E21	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
N2	DDR3_A3	E22	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P8	DDR3_A4	A20	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
P2	DDR3_A5	A26	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R8	DDR3_A6	A15	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R2	DDR3_A7	B26	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
T8	DDR3_A8	H17	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R3	DDR3_A9	D14	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
L7	DDR3_A10	E23	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
R7	DDR3_A11	E20	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
N7	DDR3_A12	C25	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
T3	DDR3_A13	B13	1.5-V SSTL ക്ലാസ് I	വിലാസം ബസ്
M2	DDR3_BA0	J18	1.5-V SSTL ക്ലാസ് I	ബാങ്ക് വിലാസം ബസ്
N8	DDR3_BA1	F20	1.5-V SSTL ക്ലാസ് I	ബാങ്ക് വിലാസം ബസ്
M3	DDR3_BA2	D19	1.5-V SSTL ക്ലാസ് I	ബാങ്ക് വിലാസം ബസ്
K3	DDR3_CASN	L20	1.5-V SSTL ക്ലാസ് I	വരി വിലാസം തിരഞ്ഞെടുക്കുക
K9	DDR3_CKE	എകെ 18	1.5-V SSTL ക്ലാസ് I	കോളം വിലാസം തിരഞ്ഞെടുക്കുക
K7	DDR3_CLK_P	J20	1.5-V SSTL ക്ലാസ് I	ഡിഫറൻഷ്യൽ ഔട്ട്പുട്ട് ക്ലോക്ക്
J7	DDR3_CLK_N	H20	1.5-V SSTL ക്ലാസ് I	ഡിഫറൻഷ്യൽ ഔട്ട്പുട്ട് ക്ലോക്ക്
L2	DDR3_CSN	G17	1.5-V SSTL ക്ലാസ് I	ചിപ്പ് തിരഞ്ഞെടുക്കുക
E7	DDR3_DM2	A19	1.5-V SSTL ക്ലാസ് I	മാസ്ക് ബൈറ്റ് ലെയ്ൻ എഴുതുക
D3	DDR3_DM3	B14	1.5-V SSTL ക്ലാസ് I	മാസ്ക് ബൈറ്റ് ലെയ്ൻ എഴുതുക
F2	DDR3_DQ16	G18	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
F8	DDR3_DQ17	B18	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
E3	DDR3_DQ18	A18	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
F7	DDR3_DQ19	F18	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
H3	DDR3_DQ20	C14	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
G2	DDR3_DQ21	C17	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
H7	DDR3_DQ22	B17	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
H8	DDR3_DQ23	B19	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
A2	DDR3_DQ24	C15	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3

പട്ടിക 2-24. DDR3 ഉപകരണ പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 4 ൻ്റെ 4)

ബോർഡ് റഫറൻസ്	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
C2	DDR3_DQ25	D17	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
D7	DDR3_DQ26	C12	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
A7	DDR3_DQ27	E17	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
A3	DDR3_DQ28	C16	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
C3	DDR3_DQ29	A14	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
B8	DDR3_DQ30	D12	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
C8	DDR3_DQ31	A13	1.5-V SSTL ക്ലാസ് I	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
F3	DDR3_DQS_P2	K16	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 2
G3	DDR3_DQS_N2	L16	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 2
C7	DDR3_DQS_P3	K17	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 3
B7	DDR3_DQS_N3	J17	ഡിഫറൻഷ്യൽ 1.5-V SSTL ക്ലാസ് I	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 3
K1	DDR3_ODT	H19	1.5-V SSTL ക്ലാസ് I	ഓൺ-ഡൈ ടെർമിനേഷൻ പ്രവർത്തനക്ഷമമാക്കുക
J3	DDR3_RASN	A24	1.5-V SSTL ക്ലാസ് I	വരി വിലാസം തിരഞ്ഞെടുക്കുക
T2	DDR3_RESETN	L19	1.5-V SSTL ക്ലാസ് I	പുനഃസജ്ജമാക്കുക
L3	DDR3_WEN	B22	1.5-V SSTL ക്ലാസ് I	എഴുതുക പ്രവർത്തനക്ഷമമാക്കുക
L8	DDR3_ZQ2	—	1.5-V SSTL ക്ലാസ് I	ZQ ഇംപെഡൻസ് കാലിബ്രേഷൻ

LPDDR2 SDRAM
2 V-ൽ പ്രവർത്തിക്കുന്ന ഒരു മൊബൈൽ ലോ-പവർ DDR2 SDRAM ഉപകരണമാണ് LPDDR1.2. ഈ ഇൻ്റർഫേസ് FPGA ഉപകരണത്തിൻ്റെ മുകളിലെ അറ്റത്തുള്ള തിരശ്ചീനമായ I/O ബാങ്കുകളുമായി ബന്ധിപ്പിക്കുന്നു.
ഉപകരണത്തിൻ്റെ വേഗത 300 MHz ആണ്. ബോർഡിലെ LPDDR16 SDRAM ഒരു x2 ഉപകരണമാണെങ്കിലും x32 കോൺഫിഗറേഷൻ മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ.
LPDDR2 SDRAM പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ പട്ടിക 25-2 പട്ടികപ്പെടുത്തുന്നു.
സിഗ്നൽ പേരുകളും തരങ്ങളും I/O ക്രമീകരണത്തിൻ്റെയും ദിശയുടെയും അടിസ്ഥാനത്തിൽ Cyclone VE FPGA-യുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2-25. LPDDR2 SDRAM സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U9)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് വി.ഇ FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
AC6	LPDDR2_CA0	Y30	1.2-വി HSUL	വിലാസം ബസ്
AB6	LPDDR2_CA1	T30	1.2-വി HSUL	വിലാസം ബസ്
AC7	LPDDR2_CA2	W29	1.2-വി HSUL	വിലാസം ബസ്
AB8	LPDDR2_CA3	AB29	1.2-വി HSUL	വിലാസം ബസ്
AB9	LPDDR2_CA4	W30	1.2-വി HSUL	വിലാസം ബസ്
W1	LPDDR2_CA5	U29	1.2-വി HSUL	വിലാസം ബസ്
V2	LPDDR2_CA6	AC30	1.2-വി HSUL	വിലാസം ബസ്
U1	LPDDR2_CA7	R30	1.2-വി HSUL	വിലാസം ബസ്

പട്ടിക 2-25. LPDDR2 SDRAM സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U9)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് വി.ഇ FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
T2	LPDDR2_CA8	T28	1.2-വി HSUL	വിലാസം ബസ്
T1	LPDDR2_CA9	T25	1.2-വി HSUL	വിലാസം ബസ്
Y2	LPDDR2_CK	V21	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡിഫറൻഷ്യൽ ഔട്ട്പുട്ട് ക്ലോക്ക് പി
Y1	LPDDR2_CKN	V22	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡിഫറൻഷ്യൽ ഔട്ട്പുട്ട് ക്ലോക്ക് എൻ
AC3	LPDDR2_CKE	T29	1.2-വി HSUL	ക്ലോക്ക് പ്രവർത്തനക്ഷമമാക്കുക
AB3	LPDDR2_CSN	R26	1.2-വി HSUL	ചിപ്പ് തിരഞ്ഞെടുക്കുക
N23	LPDDR2_DM0	AG29	1.2-വി HSUL	ഡാറ്റ മാസ്ക്
L23	LPDDR2_DM1	AB27	1.2-വി HSUL	ഡാറ്റ മാസ്ക്
AB20	LPDDR2_DM2	—	1.2-വി HSUL	ഡാറ്റ മാസ്ക്
B20	LPDDR2_DM3	—	1.2-വി HSUL	ഡാറ്റ മാസ്ക്
AA23	LPDDR2_DQ0	AG28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
Y22	LPDDR2_DQ1	AH30	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
W22	LPDDR2_DQ2	AA28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
W23	LPDDR2_DQ3	AH29	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
V23	LPDDR2_DQ4	Y28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
U22	LPDDR2_DQ5	AE30	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
T22	LPDDR2_DQ6	AJ28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
T23	LPDDR2_DQ7	AD30	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 0
H22	LPDDR2_DQ8	AC29	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
H23	LPDDR2_DQ9	AF30	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
G23	LPDDR2_DQ10	AA30	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
F22	LPDDR2_DQ11	AE28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
E22	LPDDR2_DQ12	AF29	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
E23	LPDDR2_DQ13	AD28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
D23	LPDDR2_DQ14	V27	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
C22	LPDDR2_DQ15	W28	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 1
AB12	LPDDR2_DQ16	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AC13	LPDDR2_DQ17	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AB14	LPDDR2_DQ18	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AC14	LPDDR2_DQ19	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AB15	LPDDR2_DQ20	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AC16	LPDDR2_DQ21	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AB17	LPDDR2_DQ22	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
AC17	LPDDR2_DQ23	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 2
B17	LPDDR2_DQ24	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
A17	LPDDR2_DQ25	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
A16	LPDDR2_DQ26	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
B15	LPDDR2_DQ27	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
B14	LPDDR2_DQ28	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3

പട്ടിക 2-25. LPDDR2 SDRAM സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U9)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് വി.ഇ FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
A14	LPDDR2_DQ29	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
A13	LPDDR2_DQ30	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
B12	LPDDR2_DQ31	—	1.2-വി HSUL	ഡാറ്റ ബസ് ബൈറ്റ് ലെയ്ൻ 3
R23	LPDDR2_DQS0	V26	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 0
P22	LPDDR2_DQSN0	U26	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 0
J22	LPDDR2_DQS1	U27	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 1
K23	LPDDR2_DQSN1	U28	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 1
AB18	LPDDR2_DQS2	—	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 2
AC19	LPDDR2_DQSN2	—	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 2
B18	LPDDR2_DQS3	—	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് പി ബൈറ്റ് ലെയ്ൻ 3
A19	LPDDR2_DQSN4	—	ഡിഫറൻഷ്യൽ 1.2-V HSUL	ഡാറ്റ സ്ട്രോബ് N ബൈറ്റ് ലെയിൻ 3
P1	LPDDR2_ZQ	—	1.2-വി	ZQ ഇംപെഡൻസ് കാലിബ്രേഷൻ

EEPROM
ഈ ബോർഡിൽ 64-Kb EEPROM ഉപകരണം ഉൾപ്പെടുന്നു. ഈ ഉപകരണത്തിന് 2-വയർ സീരിയൽ ഇൻ്റർഫേസ് ബസ് I2C ഉണ്ട്.
പട്ടിക 2-26 EEPROM പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ പട്ടികപ്പെടുത്തുന്നു. സിഗ്നൽ പേരുകളും തരങ്ങളും I/O ക്രമീകരണത്തിൻ്റെയും ദിശയുടെയും അടിസ്ഥാനത്തിൽ Cyclone VE FPGA-യുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2–26. EEPROM സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങളും പ്രവർത്തനങ്ങളും

ബോർഡ് റഫറൻസ് (U12)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
1	EEPROM_A0	—	3.3-വി	ചിപ്പ് വിലാസം
2	EEPROM_A1	—	3.3-വി	ചിപ്പ് വിലാസം
3	EEPROM_A2	—	3.3-വി	ചിപ്പ് വിലാസം
5	EEPROM_SDA	AH7	3.3-വി	സീരിയൽ വിലാസം അല്ലെങ്കിൽ ഡാറ്റ
6	EEPROM_SCL	AG7	3.3-വി	സീരിയൽ ക്ലോക്ക്
7	EEPROM_WP	—	3.3-വി	പ്രൊട്ടക്റ്റ് ഇൻപുട്ട് എഴുതുക

സിൻക്രണസ് SRAM
ലോ-ലേറ്റൻസി റാൻഡം ആക്‌സസ് ശേഷിയുള്ള നിർദ്ദേശങ്ങൾക്കും ഡാറ്റ സംഭരണത്തിനുമായി 18-Mb സ്റ്റാൻഡേർഡ് സിൻക്രണസ് SRAM-നെ ഡെവലപ്‌മെൻ്റ് ബോർഡ് പിന്തുണയ്ക്കുന്നു. ഉപകരണത്തിന് 1024K x 18-ബിറ്റ് ഇൻ്റർഫേസ് ഉണ്ട്. ഫ്ലാഷ് മെമ്മറി, SRAM, MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ എന്നിവയുമായി ബന്ധിപ്പിക്കുന്ന പങ്കിട്ട FSM ബസിൻ്റെ ഭാഗമാണ് ഈ ഉപകരണം. ഉപകരണ വേഗത 250 മെഗാഹെർട്‌സ് സിംഗിൾ-ഡാറ്റ-റേറ്റാണ്. ഈ ഉപകരണത്തിന് കുറഞ്ഞ വേഗതയില്ല. തുടർച്ചയായ പൊട്ടിത്തെറികൾക്ക് ഈ ഇൻ്റർഫേസിൻ്റെ സൈദ്ധാന്തിക ബാൻഡ്‌വിഡ്ത്ത് 4 Gbps ആണ്. ഏതൊരു വിലാസത്തിൻ്റെയും റീഡ് ലേറ്റൻസി രണ്ട് ഘടികാരമാണ്, അതേസമയം റൈറ്റ് ലേറ്റൻസി ഒരു ക്ലോക്ക് ആണ്.

പട്ടിക 2-27 എസ്എസ്ആർഎഎം പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ ലിസ്റ്റ് ചെയ്യുന്നു.

പട്ടിക 2–27. SSRAM പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 1 ൻ്റെ 2)

ബോർഡ് റഫറൻസ് (U11)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
86	SRAM_OEN	E7	2.5-വി	ഔട്ട്പുട്ട് പ്രവർത്തനക്ഷമമാക്കുക
87	SRAM_WEN	D6	2.5-വി	എഴുതുക പ്രവർത്തനക്ഷമമാക്കുക
37	FSM_A1	B11	2.5-വി	വിലാസം ബസ്
36	FSM_A2	A11	2.5-വി	വിലാസം ബസ്
44	FSM_A3	D9	2.5-വി	വിലാസം ബസ്
42	FSM_A4	C10	2.5-വി	വിലാസം ബസ്
34	FSM_A5	A10	2.5-വി	വിലാസം ബസ്
47	FSM_A6	A9	2.5-വി	വിലാസം ബസ്
43	FSM_A7	C9	2.5-വി	വിലാസം ബസ്
46	FSM_A8	B8	2.5-വി	വിലാസം ബസ്
45	FSM_A9	B7	2.5-വി	വിലാസം ബസ്
35	FSM_A10	A8	2.5-വി	വിലാസം ബസ്
32	FSM_A11	B6	2.5-വി	വിലാസം ബസ്
33	FSM_A12	A6	2.5-വി	വിലാസം ബസ്
50	FSM_A13	C7	2.5-വി	വിലാസം ബസ്
48	FSM_A14	C6	2.5-വി	വിലാസം ബസ്
100	FSM_A15	F13	2.5-വി	വിലാസം ബസ്
99	FSM_A16	E13	2.5-വി	വിലാസം ബസ്
82	FSM_A17	A5	2.5-വി	വിലാസം ബസ്
80	FSM_A18	A4	2.5-വി	വിലാസം ബസ്
49	FSM_A19	J7	2.5-വി	വിലാസം ബസ്
81	FSM_A20	H7	2.5-വി	വിലാസം ബസ്
39	FSM_A21	J9	2.5-വി	വിലാസം ബസ്
58	FSM_D0	F16	2.5-വി	ഡാറ്റ ബസ്
59	FSM_D1	E16	2.5-വി	ഡാറ്റ ബസ്
62	FSM_D2	M9	2.5-വി	ഡാറ്റ ബസ്
63	FSM_D3	M8	2.5-വി	ഡാറ്റ ബസ്
68	FSM_D4	F15	2.5-വി	ഡാറ്റ ബസ്
69	FSM_D5	E15	2.5-വി	ഡാറ്റ ബസ്

പട്ടിക 2–27. SSRAM പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 2 ൻ്റെ 2)

ബോർഡ് റഫറൻസ് (U11)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
72	FSM_D6	E12	2.5-വി	ഡാറ്റ ബസ്
73	FSM_D7	D13	2.5-വി	ഡാറ്റ ബസ്
23	FSM_D8	J15	2.5-വി	ഡാറ്റ ബസ്
22	FSM_D9	H15	2.5-വി	ഡാറ്റ ബസ്
19	FSM_D10	E11	2.5-വി	ഡാറ്റ ബസ്
18	FSM_D11	D10	2.5-വി	ഡാറ്റ ബസ്
12	FSM_D12	L10	2.5-വി	ഡാറ്റ ബസ്
13	FSM_D13	L9	2.5-വി	ഡാറ്റ ബസ്
8	FSM_D14	G14	2.5-വി	ഡാറ്റ ബസ്
9	FSM_D15	F14	2.5-വി	ഡാറ്റ ബസ്
85	SRAM_ADSCN	E6	2.5-വി	വിലാസം സ്റ്റാറ്റസ് കൺട്രോളർ
84	SRAM_ADSPN	J10	2.5-വി	വിലാസ സ്റ്റാറ്റസ് പ്രോസസർ
83	SRAM_ADVN	G6	2.5-വി	വിലാസം സാധുവാണ്
93	SRAM_BWAN	A3	2.5-വി	ബൈറ്റ് എഴുതുക തിരഞ്ഞെടുക്കുക
94	SRAM_BWBN	A2	2.5-വി	ബൈറ്റ് എഴുതുക തിരഞ്ഞെടുക്കുക
97	SRAM_CE2	—	2.5-വി	ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക 2
92	SRAM_CE3N	—	2.5-വി	ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക 3
98	SRAM_CEN	D7	2.5-വി	ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക 1
89	SRAM_CLK	K10	2.5-വി	ക്ലോക്ക്
88	SRAM_GWN	—	2.5-വി	ആഗോള എഴുത്ത് പ്രവർത്തനക്ഷമമാക്കുക
31	SRAM_MODE	—	2.5-വി	ബർസ്റ്റ് സീക്വൻസ് സെലക്ഷൻ
64	SRAM_ZZ	—	2.5-വി	പവർ സ്ലീപ്പ് മോഡ്

ഫ്ലാഷ്
FPGA കോൺഫിഗറേഷൻ ഡാറ്റ, ബോർഡ് വിവരങ്ങൾ, ടെസ്റ്റ് ആപ്ലിക്കേഷൻ ഡാറ്റ, ഉപയോക്തൃ കോഡ് സ്പേസ് എന്നിവയുടെ അസ്ഥിരമല്ലാത്ത സംഭരണത്തിനായി 512-Mb CFI-അനുയോജ്യമായ സിൻക്രണസ് ഫ്ലാഷ് ഉപകരണത്തെ ഡവലപ്മെൻ്റ് ബോർഡ് പിന്തുണയ്ക്കുന്നു. ഫ്ലാഷ് മെമ്മറി, SSRAM, MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ എന്നിവയുമായി ബന്ധിപ്പിക്കുന്ന പങ്കിട്ട FSM ബസിൻ്റെ ഭാഗമാണ് ഈ ഉപകരണം. ഈ 16-ബിറ്റ് ഡാറ്റ മെമ്മറി ഇൻ്റർഫേസിന് ഓരോ ഉപകരണത്തിനും 52 Mbps ത്രോപുട്ടിനായി 832 MHz വരെ ബർസ്റ്റ് റീഡ് പ്രവർത്തനങ്ങൾ നിലനിർത്താൻ കഴിയും. ഒരു വേഡ് ബഫറിന് റൈറ്റിംഗ് പെർഫോമൻസ് 270 μs ആണ്, 800 K അറേ ബ്ലോക്കിന് മായ്ക്കാനുള്ള സമയം 128 ms ആണ്. ഫ്ലാഷ് പിൻ അസൈൻമെൻ്റുകൾ, സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ എന്നിവ പട്ടിക 2-28 പട്ടികപ്പെടുത്തുന്നു. സിഗ്നൽ പേരുകളും തരങ്ങളും I/O ക്രമീകരണത്തിൻ്റെയും ദിശയുടെയും അടിസ്ഥാനത്തിൽ Cyclone VE FPGA-യുമായി ബന്ധപ്പെട്ടതാണ്.

പട്ടിക 2–28. ഫ്ലാഷ് പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 1 ൻ്റെ 3)

ബോർഡ് റഫറൻസ് (U10)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
F6	FLASH_ADVN	H12	2.5-വി	വിലാസം സാധുവാണ്
B4	FLASH_CEN	H14	2.5-വി	ചിപ്പ് പ്രവർത്തനക്ഷമമാക്കുക

പട്ടിക 2–28. ഫ്ലാഷ് പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 2 ൻ്റെ 3)

ബോർഡ് റഫറൻസ് (U10)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
E6	FLASH_CLK	N12	2.5-വി	ക്ലോക്ക്
F8	FLASH_OEN	L11	2.5-വി	ഔട്ട്പുട്ട് പ്രവർത്തനക്ഷമമാക്കുക
F7	FLASH_RDYBSYN	J12	2.5-വി	തയ്യാറാണ്
D4	FLASH_RESETN	K11	2.5-വി	പുനഃസജ്ജമാക്കുക
G8	FLASH_WEN	P12	2.5-വി	എഴുതുക പ്രവർത്തനക്ഷമമാക്കുക
C6	FLASH_WPN	—	2.5-വി	എഴുതുക പരിരക്ഷിക്കുക
A1	FSM_A1	B11	2.5-വി	വിലാസം ബസ്
B1	FSM_A2	A11	2.5-വി	വിലാസം ബസ്
C1	FSM_A3	D9	2.5-വി	വിലാസം ബസ്
D1	FSM_A4	C10	2.5-വി	വിലാസം ബസ്
D2	FSM_A5	A10	2.5-വി	വിലാസം ബസ്
A2	FSM_A6	A9	2.5-വി	വിലാസം ബസ്
C2	FSM_A7	C9	2.5-വി	വിലാസം ബസ്
A3	FSM_A8	B8	2.5-വി	വിലാസം ബസ്
B3	FSM_A9	B7	2.5-വി	വിലാസം ബസ്
C3	FSM_A10	A8	2.5-വി	വിലാസം ബസ്
D3	FSM_A11	B6	2.5-വി	വിലാസം ബസ്
C4	FSM_A12	A6	2.5-വി	വിലാസം ബസ്
A5	FSM_A13	C7	2.5-വി	വിലാസം ബസ്
B5	FSM_A14	C6	2.5-വി	വിലാസം ബസ്
C5	FSM_A15	F13	2.5-വി	വിലാസം ബസ്
D7	FSM_A16	E13	2.5-വി	വിലാസം ബസ്
D8	FSM_A17	A5	2.5-വി	വിലാസം ബസ്
A7	FSM_A18	A4	2.5-വി	വിലാസം ബസ്
B7	FSM_A19	J7	2.5-വി	വിലാസം ബസ്
C7	FSM_A20	H7	2.5-വി	വിലാസം ബസ്
C8	FSM_A21	J9	2.5-വി	വിലാസം ബസ്
A8	FSM_A22	H9	2.5-വി	വിലാസം ബസ്
G1	FSM_A23	G9	2.5-വി	വിലാസം ബസ്
H8	FSM_A24	F8	2.5-വി	വിലാസം ബസ്
B6	FSM_A25	E8	2.5-വി	വിലാസം ബസ്
B8	FSM_A26	D8	2.5-വി	വിലാസം ബസ്
F2	FSM_D0	F16	2.5-വി	ഡാറ്റ ബസ്
E2	FSM_D1	E16	2.5-വി	ഡാറ്റ ബസ്
G3	FSM_D2	M9	2.5-വി	ഡാറ്റ ബസ്
E4	FSM_D3	M8	2.5-വി	ഡാറ്റ ബസ്
E5	FSM_D4	F15	2.5-വി	ഡാറ്റ ബസ്
G5	FSM_D5	E15	2.5-വി	ഡാറ്റ ബസ്
G6	FSM_D6	E12	2.5-വി	ഡാറ്റ ബസ്

പട്ടിക 2–28. ഫ്ലാഷ് പിൻ അസൈൻമെൻ്റുകൾ, സ്കീമാറ്റിക് സിഗ്നൽ നാമങ്ങൾ, പ്രവർത്തനങ്ങൾ (ഭാഗം 3 ൻ്റെ 3)

ബോർഡ് റഫറൻസ് (U10)	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	ചുഴലിക്കാറ്റ് VE FPGA പിൻ നമ്പർ	I/O സ്റ്റാൻഡേർഡ്	വിവരണം
H7	FSM_D7	D13	2.5-വി	ഡാറ്റ ബസ്
E1	FSM_D8	J15	2.5-വി	ഡാറ്റ ബസ്
E3	FSM_D9	H15	2.5-വി	ഡാറ്റ ബസ്
F3	FSM_D10	E11	2.5-വി	ഡാറ്റ ബസ്
F4	FSM_D11	D10	2.5-വി	ഡാറ്റ ബസ്
F5	FSM_D12	L10	2.5-വി	ഡാറ്റ ബസ്
H5	FSM_D13	L9	2.5-വി	ഡാറ്റ ബസ്
G7	FSM_D14	G14	2.5-വി	ഡാറ്റ ബസ്
E7	FSM_D15	F14	2.5-വി	ഡാറ്റ ബസ്

വൈദ്യുതി വിതരണം
ലാപ്‌ടോപ്പ് ശൈലിയിലുള്ള ഡിസി പവർ ഇൻപുട്ടിൽ നിന്ന് നിങ്ങൾക്ക് ഡെവലപ്‌മെൻ്റ് ബോർഡ് പവർ അപ്പ് ചെയ്യാൻ കഴിയും. ഇൻപുട്ട് വോളിയംtage 14 V മുതൽ 20 V വരെയുള്ള പരിധിയിലും, കറൻ്റ് 4.3 A യിലും, പരമാവധി വാട്ടിലും ആയിരിക്കണംtage of 65 W. DC voltage പിന്നീട് ബോർഡ് ഘടകങ്ങൾ ഉപയോഗിക്കുന്ന വിവിധ പവർ റെയിലുകളിലേക്ക് ചുവടുമാറ്റുകയും HSMC കണക്റ്ററുകളിൽ ഇൻസ്റ്റാൾ ചെയ്യുകയും ചെയ്യുന്നു. ഒരു ഓൺ-ബോർഡ് മൾട്ടി-ചാനൽ അനലോഗ്-ടു-ഡിജിറ്റൽ കൺവെർട്ടർ (ADC) നിരവധി നിർദ്ദിഷ്ട ബോർഡ് റെയിലുകൾക്കുള്ള കറൻ്റ് അളക്കുന്നു.

വൈദ്യുതി വിതരണ സംവിധാനം
ചിത്രം 2-9 വികസന ബോർഡിലെ വൈദ്യുതി വിതരണ സംവിധാനം കാണിക്കുന്നു. റെഗുലേറ്റർ കാര്യക്ഷമതയില്ലായ്മയും പങ്കിടലും കാണിക്കുന്ന വൈദ്യുതധാരകളിൽ പ്രതിഫലിക്കുന്നു, അവ യാഥാസ്ഥിതിക സമ്പൂർണ്ണ പരമാവധി ലെവലുകളാണ്.

ചിത്രം 2–9. വൈദ്യുതി വിതരണ സംവിധാനം

പവർ അളക്കൽ
24-ബിറ്റ് ഡിഫറൻഷ്യൽ എഡിസി ഉപകരണങ്ങൾ ഉപയോഗിച്ച് ഓൺ-ബോർഡ് കറൻ്റ് സെൻസ് കഴിവുകളുള്ള എട്ട് പവർ സപ്ലൈ റെയിലുകളുണ്ട്. പ്രിസിഷൻ സെൻസ് റെസിസ്റ്ററുകൾ എഡിസി ഉപകരണങ്ങളും റെയിലുകളും പ്രൈമറി സപ്ലൈ പ്ലെയിനിൽ നിന്ന് എഡിസിക്ക് കറൻ്റ് അളക്കാൻ വിഭജിക്കുന്നു. ഒരു SPI ബസ് ഈ ADC ഉപകരണങ്ങളെ MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളറുമായി ബന്ധിപ്പിക്കുന്നു.

പവർ മെഷർമെൻ്റ് സർക്യൂട്ടറിക്കുള്ള ബ്ലോക്ക് ഡയഗ്രം ചിത്രം 2-10 കാണിക്കുന്നു.

ചിത്രം 2-10. പവർ മെഷർമെൻ്റ് സർക്യൂട്ട്

പട്ടിക 2-29 ടാർഗെറ്റുചെയ്‌ത റെയിലുകൾ പട്ടികപ്പെടുത്തുന്നു. സ്കീമാറ്റിക് സിഗ്നൽ നെയിം കോളം അളക്കുന്ന റെയിലിൻ്റെ പേര് വ്യക്തമാക്കുന്നു, അതേസമയം ഉപകരണ പിൻ കോളം റെയിലിൽ ഘടിപ്പിച്ചിരിക്കുന്ന ഉപകരണങ്ങളെ വ്യക്തമാക്കുന്നു.

പട്ടിക 2–29. പവർ മെഷർമെൻ്റ് റെയിലുകൾ

ചാനൽ	സ്കീമാറ്റിക് സിഗ്നൽ പേര്	വാല്യംtage (വി)	ഉപകരണം പിൻ	വിവരണം
1	വി.സി.സി	1.1	വി.സി.സി	FPGA കോർ പവർ
2	VCCAUX	2.5	VCC_AUX	സഹായക
3	VCCA_FPLL	2.5	VCCA_FPLL	PLL അനലോഗ് പവർ
			VCCPD3B4A,
			VCCPD5A, VCCPD5B, VCCPD6A,	I/O പ്രീ-ഡ്രൈവർ ബാങ്കുകൾ 3B, 4A, 5A, 5B, 6A, 7A, 8A
5	VCCIO_VCCPD_2.5V	2.5	VCCPD7A8A
			VCCIO3B,
			VCCIO6A, VCCIO7A,	VCC I/O ബാങ്കുകൾ 3B, 6A, 7A, 8A
			VCCIO8A
7	VCCIO_1.2V	1.2	VCCIO5A, VCCIO5B,	VCC I/O ബാങ്കുകൾ 5A, 5B (LPDDR2)
8	VCCIO_1.5V	1.5	VCCIO_4A	VCC I/O ബാങ്ക് 4A (DDR3)

ബോർഡ് ഘടകങ്ങളുടെ റഫറൻസ്

ഈ അധ്യായം Cyclone VE FPGA ഡവലപ്‌മെൻ്റ് ബോർഡ് ഘടകങ്ങൾ, നിർമ്മാണ വിവരങ്ങൾ, ബോർഡ് പാലിക്കൽ പ്രസ്താവനകൾ എന്നിവ വിവരിക്കുന്നു.

ബോർഡ് ഘടകങ്ങൾ
വികസന ബോർഡിലെ എല്ലാ ഘടകങ്ങളുടെയും ഘടക റഫറൻസും നിർമ്മാണ വിവരങ്ങളും പട്ടിക പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 3-1. ഘടകം റഫറൻസും നിർമ്മാണ വിവരങ്ങളും

ബോർഡ് റഫറൻസ്	ഘടകം	നിർമ്മാതാവ്	നിർമ്മാണം ഭാഗം നമ്പർ	നിർമ്മാതാവ് Webസൈറ്റ്
U1	FPGA, സൈക്ലോൺ VE F896, 149,500 LEs, ലീഡ് ഫ്രീ	Altera കോർപ്പറേഷൻ	5CEFA7F31I7N	www.altera.com
U13	MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ	Altera കോർപ്പറേഷൻ	5M2210ZF256I5N	www.altera.com
U18	ഹൈ-സ്പീഡ് യുഎസ്ബി പെരിഫറൽ കൺട്രോളർ	സൈപ്രസ്	CY7C68013A	www.cypress.com
D1-D16, D18-D31,	പച്ച എൽ.ഇ.ഡി	Lumex Inc.	SML-LXT0805GW-TR	www.lumex.com
D17	ചുവന്ന LED	Lumex Inc.	SML-LXT0805IW-TR	www.lumex.com
D35	നീല LED	Lumex Inc.	SML-LX0805USBC-TR	www.lumex.com
SW1-SW4	നാല്-സ്ഥാന DIP സ്വിച്ചുകൾ	C&K ഘടകങ്ങൾ/ ITT ഇൻഡസ്ട്രീസ്	TDA04H0SB1	www.ittcannon.com
എസ്1-എസ്8	ബട്ടണുകൾ അമർത്തുക	പാനസോണിക്	EVQPAC07K	www.panasonic.com
S5	സ്ലൈഡ് സ്വിച്ച്	ഇ-സ്വിച്ച്	EG2201A	www.e-switch.com
X1	പ്രോഗ്രാം ചെയ്യാവുന്ന LVDS ക്ലോക്ക് 125M ഡിഫോൾട്ടുകൾ	സിലിക്കൺ ലാബുകൾ	570FAB000973DG	www.silabs.com
X3	100 MHz ക്രിസ്റ്റൽ ഓസിലേറ്റർ, ±50 ppm, CMOS, 2.5 V	സിലിക്കൺ ലാബുകൾ	510GBA100M000BAGx	www.silabs.com
X2	50 MHz ക്രിസ്റ്റൽ ഓസിലേറ്റർ, ±50 ppm, CMOS, 2.5 V	സിലിക്കൺ ലാബുകൾ	510GBA50M0000BAGx	www.silabs.com
J12	സ്ത്രീ കോണുള്ള PCB WR-DSUB 9-പിൻ കണക്റ്റർ	വുർത്ത് ഇലക്‌ട്രോണിക്	618009231121	www.we-online.com
U21	USB-ടു-UART ബ്രിഡ്ജ്	സിലിക്കൺ ലാബുകൾ	CP2104	www.silabs.com
J14	2×7 പിൻ എൽസിഡി സോക്കറ്റ് സ്ട്രിപ്പ്	സാംടെക്	TSM-107-07-GD	www.samtec.com
J14	2×16 പ്രതീകം LCD, 5×8 ഡോട്ട് മാട്രിക്സ്	Lumex Inc.	LCM-S01602DSR/C	www.lumex.com
U14, U15	ഇഥർനെറ്റ് PHY BASE-T ഉപകരണങ്ങൾ	മാർവൽ സെമികണ്ടക്ടർ	88E1111-B2- CAA1C000	www.marvell.com
ജെ 8, ജെ 9	RJ-45 കണക്ടറുകൾ, 10/100/1000 Mbps	വുർത്ത് ഇലക്‌ട്രോണിക്	7499111001എ	www.we-online.com
J7	HSMC, QSH-DP ഫാമിലി ഹൈ-സ്പീഡ് സോക്കറ്റിൻ്റെ ഇഷ്‌ടാനുസൃത പതിപ്പ്.	സാംടെക്	എഎസ്പി-122953-01	www.samtec.com
U20	RS-232 ഡ്യുവൽ ട്രാൻസ്‌സിവർ	ലീനിയർ ടെക്നോളജി	LTC2803-1	www.linear.com

പട്ടിക 3-1. ഘടകം റഫറൻസും നിർമ്മാണ വിവരങ്ങളും

ബോർഡ് റഫറൻസ്	ഘടകം	നിർമ്മാതാവ്	നിർമ്മാണം ഭാഗം നമ്പർ	നിർമ്മാതാവ് Webസൈറ്റ്
U12	64-Kb EEPROM	മൈക്രോചിപ്പ്	24AA64	www.microchip.com
ജെ 15, ജെ 16	2 x 8 ഡീബഗ് ഹെഡറുകൾ	സാംടെക്	TSM-108-01-L-DV	www.samtec.com
U7, U8	16M × 16 × 8, 256-MB DDR3 SDRAM	മൈക്രോൺ	MT41J128M16	www.micron.com
U9	16M × 32 × 8, 512-MB LPDDR2 SDRAM	മൈക്രോൺ	MT42L128M32	www.micron.com
U11	1024K × 18 ബിറ്റ് 18-Mb സിൻക്രണസ് SRAM	ഇൻ്റഗ്രേറ്റഡ് സിലിക്കൺ സൊല്യൂഷൻ, Inc.	IS61VPS102418A- 250TQL	www.issi.com
U10	512-എംബി സിൻക്രണസ് ഫ്ലാഷ്	ന്യൂമോണിക്സ്	PC28F512P30BF	www.numonyx.com
U35	16-ചാനൽ ഡിഫറൻഷ്യൽ 24-ബിറ്റ് എഡിസി	ലീനിയർ ടെക്നോളജി	LTC2418CGN#PBF	www.linear.com

ചൈന-RoHS കംപ്ലയൻസ് പ്രസ്താവന

പട്ടിക 3-2 കിറ്റിൽ ഉൾപ്പെടുത്തിയിരിക്കുന്ന അപകടകരമായ പദാർത്ഥങ്ങളെ പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 3-2. അപകടകരമായ പദാർത്ഥങ്ങളുടെ പട്ടികയുടെ പേരും ഏകാഗ്രത കുറിപ്പുകളും (1), (2)

ഭാഗം പേര്	നയിക്കുക (പി.ബി)	കാഡ്മിയം (സിഡി)	ഹെക്സാവാലന്റ് ക്രോമിയം (Cr6+)	ബുധൻ (Hg)	പോളിബ്രോമിനേറ്റഡ് ബൈഫെനൈലുകൾ (പി.ബി.ബി)	പോളിബ്രോമിനേറ്റഡ് diphenyl Ethers (പിബിഡിഇ)
ചുഴലിക്കാറ്റ് VE വികസന ബോർഡ്	X*	0	0	0	0	0
15 V വൈദ്യുതി വിതരണം	0	0	0	0	0	0
AB USB കേബിൾ ടൈപ്പ് ചെയ്യുക	0	0	0	0	0	0
ഉപയോക്തൃ ഗൈഡ്	0	0	0	0	0	0

പട്ടിക 3-2-ലേക്കുള്ള കുറിപ്പുകൾ:

ഭാഗങ്ങളിലെ എല്ലാ ഏകതാനമായ വസ്തുക്കളിലും അപകടകരമായ പദാർത്ഥത്തിൻ്റെ സാന്ദ്രത SJ/T0-11363 മാനദണ്ഡത്തിൻ്റെ പ്രസക്തമായ പരിധിക്ക് താഴെയാണെന്ന് 2006 സൂചിപ്പിക്കുന്നു.
ഭാഗങ്ങളിലെ എല്ലാ ഏകതാനമായ വസ്തുക്കളിലെങ്കിലും അപകടകരമായ പദാർത്ഥത്തിൻ്റെ സാന്ദ്രത SJ/T11363-2006 മാനദണ്ഡത്തിൻ്റെ പ്രസക്തമായ പരിധിക്ക് മുകളിലാണെന്ന് X* സൂചിപ്പിക്കുന്നു, എന്നാൽ ഇത് EU RoHS ഒഴിവാക്കിയിരിക്കുന്നു.

CE EMI അനുരൂപമായ ജാഗ്രത
2004/108/EC നിർദ്ദേശം അനുശാസിക്കുന്ന പ്രസക്തമായ മാനദണ്ഡങ്ങൾക്ക് അനുസൃതമായാണ് ഈ വികസന കിറ്റ് വിതരണം ചെയ്യുന്നത്. പ്രോഗ്രാമബിൾ ലോജിക് ഉപകരണങ്ങളുടെ സ്വഭാവം കാരണം, ഈ ഉപകരണങ്ങൾക്കായി സ്ഥാപിച്ചിട്ടുള്ള പരിധികൾ കവിയുന്ന വൈദ്യുതകാന്തിക ഇടപെടൽ (ഇഎംഐ) സൃഷ്ടിക്കുന്ന തരത്തിൽ കിറ്റ് പരിഷ്‌ക്കരിക്കാൻ ഉപയോക്താവിന് സാധിക്കും. ഡെലിവർ ചെയ്ത മെറ്റീരിയലിൽ വരുത്തിയ മാറ്റങ്ങളുടെ ഫലമായി ഉണ്ടാകുന്ന ഏതൊരു EMI യും ഉപയോക്താവിൻ്റെ ഉത്തരവാദിത്തമാണ്.

അധിക വിവരം

ഈ അധ്യായം പ്രമാണത്തെയും ആൾട്ടേറയെയും കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ നൽകുന്നു.

ബോർഡ് റിവിഷൻ ചരിത്രം
ചുഴലിക്കാറ്റ് VE FPGA ഡവലപ്‌മെൻ്റ് ബോർഡിൻ്റെ എല്ലാ റിലീസുകളുടെയും പതിപ്പുകൾ ഇനിപ്പറയുന്ന പട്ടിക പട്ടികപ്പെടുത്തുന്നു.

റിലീസ് തീയതി	പതിപ്പ്	വിവരണം
2013 മാർച്ച്	ഉത്പാദനം സിലിക്കൺ	■ പുതിയ ബോർഡ് റിവിഷൻ. പുതിയ ഉപകരണ ഭാഗം നമ്പർ-5CEFA7F31I7N. ■ ബോർഡ് CE കംപ്ലയിൻസ് ടെസ്റ്റിംഗ് പാസായി.
നവംബർ 2012	എഞ്ചിനീയറിംഗ് സിലിക്കൺ	പ്രാരംഭ റിലീസ്.

ഡോക്യുമെൻ്റ് റിവിഷൻ ചരിത്രം
ഈ ഡോക്യുമെൻ്റിൻ്റെ പുനരവലോകന ചരിത്രം ഇനിപ്പറയുന്ന പട്ടിക പട്ടികപ്പെടുത്തുന്നു.

തീയതി	പതിപ്പ്	മാറ്റങ്ങൾ
ഓഗസ്റ്റ് 2017	1.4	ക്ലോക്ക് ഔട്ട്‌പുട്ട് SMA കണക്ടറിനുള്ള ബോർഡ് ലൊക്കേഷൻ ശരിയാക്കി “കഴിഞ്ഞുview യുടെ ചുഴലിക്കാറ്റ് VE FPGA ഡവലപ്മെൻ്റ് ബോർഡ് ഫീച്ചറുകൾ" പേജ് 2-2-ൽ.
2017 ജനുവരി	1.3	ENETA_RX_DV പിൻ നമ്പർ തിരുത്തി പേജ് 2-20-ലെ പട്ടിക 2-25.
സെപ്റ്റംബർ 2015	1.2	■ ഇതിലേക്ക് ലിങ്ക് ചേർത്തു Altera ഡിസൈൻ സ്റ്റോർ in "MAX V CPLD 5M2210 സിസ്റ്റം കൺട്രോളർ" ഓണാണ് പേജ് 2-5. ■ ഉപകരണ ലേബൽ ശരിയാക്കി പേജ് 2-5-ൽ ചിത്രം 2-15.
2013 മാർച്ച്	1.1	■ പ്രൊഡക്ഷൻ സിലിക്കൺ റിലീസിനായി FPGA ഉപകരണ പാർട്ട് നമ്പർ പരിഷ്കരിച്ചു. ■ എന്നതിനെക്കുറിച്ച് ഒരു വിഭാഗം ചേർത്തു പേജ് 3-2-ൽ "CE EMI അനുരൂപമായ ജാഗ്രത".
നവംബർ 2012	1.0	പ്രാരംഭ റിലീസ്.

ടൈപ്പോഗ്രാഫിക് കൺവെൻഷനുകൾ
ഈ പ്രമാണം ഉപയോഗിക്കുന്ന ടൈപ്പോഗ്രാഫിക് കൺവെൻഷനുകൾ ഇനിപ്പറയുന്ന പട്ടിക കാണിക്കുന്നു.

വിഷ്വൽ ക്യൂ	അർത്ഥം
പ്രാരംഭ മൂലധനത്തോടുകൂടിയ ബോൾഡ് തരം കത്തുകൾ	കമാൻഡ് നാമങ്ങൾ, ഡയലോഗ് ബോക്സ് ശീർഷകങ്ങൾ, ഡയലോഗ് ബോക്സ് ഓപ്ഷനുകൾ, മറ്റ് GUI ലേബലുകൾ എന്നിവ സൂചിപ്പിക്കുക. ഉദാampലെ, ആയി സംരക്ഷിക്കുക ഡയലോഗ് ബോക്സ്. GUI ഘടകങ്ങൾക്ക്, ക്യാപിറ്റലൈസേഷൻ GUI-യുമായി പൊരുത്തപ്പെടുന്നു.
ബോൾഡ് തരം	ഡയറക്ടറി നാമങ്ങൾ, പ്രോജക്റ്റ് നാമങ്ങൾ, ഡിസ്ക് ഡ്രൈവ് നാമങ്ങൾ, file പേരുകൾ, file നെയിം എക്സ്റ്റൻഷനുകൾ, സോഫ്റ്റ്‌വെയർ യൂട്ടിലിറ്റി പേരുകൾ, ജിയുഐ ലേബലുകൾ. ഉദാampലെ, \qഡിസൈനുകൾ ഡയറക്ടറി, D: ഡ്രൈവ്, ഒപ്പം chiptrip.gdf file.
പ്രാരംഭ വലിയ അക്ഷരങ്ങളുള്ള ഇറ്റാലിക് തരം	പ്രമാണ ശീർഷകങ്ങൾ സൂചിപ്പിക്കുക. ഉദാampലെ, സ്ട്രാറ്റിക്സ് IV ഡിസൈൻ മാർഗ്ഗനിർദ്ദേശങ്ങൾ.

ചുഴലിക്കാറ്റ് V E FPGA വികസന ബോർഡ്

റഫറൻസ് മാനുവൽ

ഓഗസ്റ്റ് 2017 ആൾട്ടറ കോർപ്പറേഷൻ

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

ALTERA ചുഴലിക്കാറ്റ് VE FPGA വികസന ബോർഡ് [pdf] ഉപയോക്തൃ മാനുവൽ
ചുഴലിക്കാറ്റ് VE FPGA ഡവലപ്മെൻ്റ് ബോർഡ്, ചുഴലിക്കാറ്റ്, VE FPGA ഡവലപ്മെൻ്റ് ബോർഡ്, FPGA ഡവലപ്മെൻ്റ് ബോർഡ്, ഡവലപ്മെൻ്റ് ബോർഡ്, ബോർഡ്

റഫറൻസുകൾ

ഉപയോക്തൃ മാനുവൽ

ALTERA ചുഴലിക്കാറ്റ് VE FPGA വികസന ബോർഡ്

ഉൽപ്പന്ന വിവരം

ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

പതിവുചോദ്യങ്ങൾ

കഴിഞ്ഞുview

വികസന ബോർഡ് ബ്ലോക്ക് ഡയഗ്രം

ബോർഡ് ഘടകങ്ങൾ

ബോർഡ് ഓവർview

ബോർഡ് ഘടകങ്ങളുടെ റഫറൻസ്

അധിക വിവരം

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

റഫറൻസുകൾ

ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

ഒരു അഭിപ്രായം ഇടൂ

മറുപടി റദ്ദാക്കുക