Intel Erasure Reference Decoder Design

Ажурирано за Intel® Quartus® Prime Design Suite: 17.0
ИД: 683099
Верзија: 2017.05.02

За референтниот дизајн на декодер за бришење

• Декодерот за бришење е посебен тип на декодер Рид-Соломон кој користи небинарен, цикличен, линеарен код за корекција на грешки во блокот.
• Во декодер Рид-Соломон со можност за декодирање со бришење, бројот на грешки (Е) и бришења (Е') што можете да ги поправите е: n – k = 2E + E'
• Каде што n е должината на блокот и k е должината на пораката (nk е еднаков на бројот на симболи за паритет).
• Декодерот за бришење ги зема предвид само бришењата, така што способноста за корекција може да го достигне максимумот даден со nk. Декодерот ги прима како влезни локациите за бришење, вообичаено обезбедени од демодулаторот во рамките на системот за кодирање, што може да означи одредени примени кодни симболи како несигурни. Дизајнот не треба да ја надминува способноста за корекција на бришење. Дизајнот ги третира симболите што ги означува како бришење како нулта вредност.

Карактеристики

• Цели Stratix® 10 уреди
• Ги коригира бришењата
• Паралелно работење
• Контрола на проток

Функционален опис на декодер за бришење

• Декодерот за бришење не ги коригира грешките, туку само брише. Ја избегнува сложеноста на наоѓање локации за грешки, што бара декодирањето на Рид-Соломон.
• Дизајнерскиот алгоритам и архитектурата се различни од декодерот Рид-Соломон. Декодирањето со бришење е форма на кодирање. Се обидува да го пополни влезот со p=nk симболи за да формира валиден код, со исполнување на равенките за паритет. Паритетната матрица и генераторската матрица ги дефинираат равенките на паритет.
• Дизајнот работи само со мали кодови на Рид-Соломон, како што се RS(14,10), RS(16,12), RS(12,8) или RS(10,6). За мал број симболи за паритет (p < k) користете го овој дизајн; за голем број симболи за паритет (p > kp), треба да користите генераторска матрица.
• Шаблонот за бришење (претставен со n-битови широк влез во_ера ) се однесува на ROM-от каде што дизајнот складира паритетни подматрици. Дизајнот има само np = n! к! n − k ! можни шеми за бришење. Затоа, дизајнот користи модул за компресија на адреси.
• Дизајнот ја шифрира адресата со бројот на адреси кои се помали од адресата и имаат точно поставени p битови.
• Декодерот за бришење прима на својот влез која било стапка на дојдовни симболи, до вкупната должина на блокот n по циклус за максимална пропусност. Можете да ги конфигурирате паралелизмот и бројот на канали, така што дизајнот ги множи дојдовните симболи со бројот на канали паралелно што одговараат на различни кодни зборови што пристигнуваат во исто време.
• Декодерот за бришење го произведува целосниот декодиран код, вклучувајќи ги симболите за проверка, во еден циклус (неколку кодни зборови за неколку канали).

Влезен бафер ви овозможува да го имате бројот на паралелни симболи по канал помал од вкупната должина на блокот (n). Интел препорачува да го користите влезниот пропусен опсег, освен ако паралелизмот не зависи од барањата на вашиот интерфејс.

Основни параметри на IP декодер за бришење

Параметар	Правни вредности	Стандардна вредност	Опис
Број на канали	1 до 16	1	Бројот на влезни канали (C) на процесот.
Број на битови по симбол	3 до 12	4	Бројот на битови по симбол (M).
Број на симболи по кодно збор	1 до 2M–1	14	Вкупниот број на симболи по кодно збор (N).
Број на симболи за проверка по коден збор	1 до N–1	4	Бројот на симболи за проверка по кодно збор (R).
Број на паралелни симболи по канал	1 до N	14	Бројот на симболи кои пристигнуваат паралелно на влезот за секој коден збор (ПАР)
Полином на поле	Секој важечки полином	19	Го одредува примитивниот полином кој го дефинира полето Галоа.

Интерфејси и сигнали за декодер за бришење

• Интерфејсот Avalon-ST поддржува повратен притисок, што е механизам за контрола на протокот, каде што мијалникот може да му покаже на изворот да престане да испраќа податоци.
• Подготвената латентност на влезниот интерфејс Avalon-ST е 0; бројот на симболи по удар е фиксиран на 1.
• Интерфејсите за часовник и ресетирање возат или примаат сигнал за часовник и ресетирање за да ги синхронизираат интерфејсите Avalon-ST.

Avalon-ST интерфејси во DSP IP-јадра

• Avalon-ST интерфејсите дефинираат стандарден, флексибилен и модуларен протокол за пренос на податоци од изворен интерфејс до интерфејс на мијалник.
• Влезниот интерфејс е Avalon-ST мијалник, а излезниот интерфејс е извор на Avalon-ST. Авалон-СТ интерфејсот поддржува трансфер на пакети со пакети испреплетени низ повеќе канали.
• Сигналите за интерфејс Avalon-ST може да ги опишат традиционалните интерфејси за стриминг кои поддржуваат единечен тек на податоци без познавање на каналите или границите на пакетите. Таквите интерфејси обично содржат податоци, подготвени и валидни сигнали. Авалон-СТ интерфејсите исто така можат да поддржат посложени протоколи за рафални и трансфери на пакети со пакети испреплетени низ повеќе канали. Интерфејсот Avalon-ST инхерентно ги синхронизира повеќеканалните дизајни, што ви овозможува да постигнете ефикасни, временски мултиплексирани имплементации без да мора да имплементирате сложена контролна логика.
• Авалон-СТ интерфејсите поддржуваат повратен притисок, што е механизам за контрола на протокот каде што мијалникот може да сигнализира до изворот да престане да испраќа податоци. Мијалникот обично користи повратен притисок за да го запре протокот на податоци кога неговите FIFO бафери се полни или кога има застој на излезот.

Поврзани информации

• Спецификации за интерфејс Авалон

Бришење декодер IP Основни сигнали

Сигнали за часовник и ресетирање

Име	Тип Авалон-СТ	Насока	Опис
clk_clk	clk	Влез	Главниот системски часовник. Целото јадро на IP работи на растечкиот раб на clk_clk.
reset_reset_n	reset_n	Влез	Активен низок сигнал кој го ресетира целиот систем кога е поставен. Можете да го потврдите овој сигнал асинхроно. Сепак, мора да го исклучите синхроно со сигналот clk_clk. Кога IP-јадрото ќе се опорави од ресетирање, проверете дали податоците што ги добива се целосен пакет.

Avalon-ST влезни и излезни сигнали за интерфејс

Име	Тип Авалон-СТ	Насока	Опис
во_подготвен	подготвени	Излез	Сигнал за подготвеност за пренос на податоци за да покаже дека мијалникот е подготвен да прифати податоци. Интерфејсот на мијалникот го придвижува сигналот in_ready за да го контролира протокот на податоци низ интерфејсот. Интерфејсот на мијалникот ги доловува сигналите на податочниот интерфејс на тековниот clk растечки раб.
in_valid	валиден	Влез	Податочен валиден сигнал за означување на валидноста на податочните сигнали. Кога ќе го наведете сигналот in_valid, сигналите за податочниот интерфејс Avalon-ST се валидни. Кога ќе го исклучите сигналот in_valid, сигналите за податочниот интерфејс Avalon-ST се невалидни и мора да се занемарат. Може да го поставите сигналот in_valid секогаш кога податоците се достапни. Сепак, мијалникот ги доловува податоците од изворот само кога IP-јадрото го потврдува сигналот „in_ready“.
во_податоци[]	податоци	Влез	Внесување податоци кои ги содржат симболите на кодниот збор. Важи само кога е наведено in_valid. Сигналот in_data е вектор кој содржи C x ПАР симболи. Ако ПАР < N, кодниот збор на секој канал пристигнува во неколку циклуси.
во ерата	податоци	Влез	Внесување податоци што покажува кои симболи се бришења. Важи само кога е наведено in_valid. Тоа е вектор кој содржи C x ПАР битови.
надвор_подготвен	подготвени	Влез	Сигнал за подготвеност за пренос на податоци што покажува дека низводниот модул е ​​подготвен да прифати податоци. Изворот обезбедува нови податоци (ако е достапен) кога го потврдувате сигналот out_ready и престанува да дава нови податоци кога ќе го отстраните сигналот out_ready.
надвор_валиден	валиден	Излез	Валиден сигнал за податоци. IP-јадрото го потврдува out_valid сигналот високо, секогаш кога валиден излез е на out_data.
надвор_податоци	податоци	Излез	Содржи декодиран излез кога IP-јадрото го потврдува out_valid сигналот. Поправените симболи се по истиот редослед како што се внесени. Тоа е вектор кој содржи C x N симболи.
надвор_грешка	грешка	Излез	Укажува код кој не може да се коригира.

• Потврден in_valid сигнал покажува валидни податоци.
• Секој коден збор може да пристигне во неколку циклуси, во зависност од параметарот на паралелизам. Дизајнот ја следи структурата на влезот, така што не бара граници на пакети на интерфејсот. Бројот на канали на дизајнот паралелно ја зголемува пропусната моќ со реплицирање на функционалните единици за сите истовремени канали. Овој дизајн не користи Avalon-ST интерфејс за поддршка за повеќе канали.
• Кога декодерот го потврдува out_valid сигналот, тој обезбедува валидни податоци за out_data.
• Изведува C кодни зборови по циклус, каде што C е бројот на канали паралелно. Јадрото на IP го потврдува сигналот out_error кога ќе прими код кој не може да се коригира, т.е.: кога IP-јадрото ја надминува способноста за корекција на бришење

Референтен дизајн на декодер за бришење
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира извршување на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.
Други имиња и брендови може да се бараат како сопственост на други.

Документи / ресурси

Intel Erasure Reference Decoder Design [pdf] Инструкции Референтен дизајн на декодер за бришење, декодер за бришење, референца на декодер за бришење

Референци

• Упатство за употреба