인텔 Erasure Decoder 참조 디자인
Intel® Quartus® Prime Design Suite에 대해 업데이트됨: 17.0
ID: 683099
버전: 2017.05.02
Erasure Decoder 참조 설계에 관하여
- 삭제 디코더는 비이진, 순환, 선형 블록 오류 정정 코드를 사용하는 특정 유형의 리드-솔로몬 디코더입니다.
- 지우기 디코딩 기능이 있는 Reed-Solomon 디코더에서 수정할 수 있는 오류(E) 및 지우기(E') 수는 다음과 같습니다. n – k = 2E + E'
- 여기서 n은 블록 길이이고 k는 메시지 길이입니다(nk는 패리티 심볼의 수와 같음).
- Erasure Decoder는 삭제만 고려하므로 수정 기능은 nk가 제공하는 최대값에 도달할 수 있습니다. 디코더는 일반적으로 코딩 시스템 내의 복조기에서 제공하는 삭제 위치를 입력으로 수신하며, 이는 특정 수신 코드 심볼을 신뢰할 수 없음으로 나타낼 수 있습니다. 설계는 삭제 수정 기능을 초과해서는 안 됩니다. 설계는 삭제로 나타내는 심볼을 0 값으로 처리합니다.
특징
- Stratix® 10 장치를 대상으로 함
- 지우기 수정
- 병렬 작동
- 흐름 제어
지우기 디코더 기능 설명
- Erasure Decoder는 오류를 수정하지 않고, 오직 지우기만 합니다. Reed-Solomon 디코딩에 필요한 오류 위치를 찾는 복잡성을 피합니다.
- 설계 알고리즘과 아키텍처는 리드 솔로몬 디코더와 다릅니다. 삭제 디코딩은 인코딩의 한 형태입니다. 패리티 방정식을 충족시켜 유효한 코드워드를 형성하기 위해 입력을 p=nk 심볼로 채우려고 합니다. 패리티 행렬과 생성기 행렬은 패리티 방정식을 정의합니다.
- 이 설계는 RS(14,10), RS(16,12), RS(12,8) 또는 RS(10,6)과 같은 작은 Reed-Solomon 코드에서만 작동합니다. 적은 수의 패리티 심볼(p < k)의 경우 이 설계를 사용하고, 많은 수의 패리티 심볼(p > kp)의 경우 생성기 행렬을 사용해야 합니다.
- 삭제 패턴(n비트 폭의 in_era 입력으로 표현)은 설계가 패리티 부분 행렬을 저장하는 ROM을 주소 지정합니다. 설계에는 np = n!k!n − k !개의 삭제 패턴만 가능합니다. 따라서 설계는 주소 압축 모듈을 사용합니다.
- 이 설계는 주소보다 작은 개수의 주소로 주소를 인코딩하고 정확히 p 비트가 설정되도록 합니다.
- Erasure Decoder는 최대 처리량을 위해 사이클당 총 블록 길이 n까지 모든 비율의 수신 심볼을 입력으로 수신합니다. 병렬성과 채널 수를 구성하여 설계에서 수신 심볼을 동시에 도착하는 다른 코드워드에 해당하는 병렬 채널 수로 곱할 수 있습니다.
- 삭제 디코더는 검사 심볼을 포함한 전체 디코딩된 코드워드를 한 사이클에 생성합니다(여러 채널에 대한 여러 코드워드).
입력 버퍼를 사용하면 채널당 병렬 심볼의 수가 총 블록 길이(n)보다 적을 수 있습니다. Intel은 병렬성이 인터페이스 요구 사항에 따라 달라지지 않는 한 입력 대역폭을 사용할 것을 권장합니다.
삭제 디코더 IP 코어 매개변수
| 매개변수 | 법적 가치 | 기본값 | 설명 |
| 채널 수 | 1에서 16까지 | 1 | 입력 채널 수(C)을 처리합니다. |
| 심볼 당 비트 수 | 3에서 12까지 | 4 | 심볼당 비트 수(M). |
| 코드워드당 기호 수 | 1에서 2M–1 | 14 | 코드워드당 총 기호 수(N). |
| 코드워드당 검사 기호 수 | 1에서 N–1 | 4 | 코드워드당 검사 심볼의 수(R). |
| 채널당 병렬 심볼 수 | 1에서 N | 14 | 각 코드워드에 대해 입력에 병렬로 도착하는 심볼의 수(평가) |
| 필드 다항식 | 유효한 다항식 | 19 | 갈루아체를 정의하는 원시 다항식을 지정합니다. |
지우기 디코더 인터페이스 및 신호
- Avalon-ST 인터페이스는 싱크가 소스에 데이터 전송을 중단하라고 표시할 수 있는 흐름 제어 메커니즘인 백프레셔를 지원합니다.
- Avalon-ST 입력 인터페이스의 준비 지연 시간은 0입니다. 비트당 심볼 수는 1로 고정됩니다.
- 클록 및 리셋 인터페이스는 클록 및 리셋 신호를 구동하거나 수신하여 Avalon-ST 인터페이스를 동기화합니다.
DSP IP 코어의 Avalon-ST 인터페이스
- Avalon-ST 인터페이스는 소스 인터페이스에서 싱크 인터페이스로 데이터를 전송하기 위한 표준적이고 유연하며 모듈식 프로토콜을 정의합니다.
- 입력 인터페이스는 Avalon-ST 싱크이고 출력 인터페이스는 Avalon-ST 소스입니다. Avalon-ST 인터페이스는 여러 채널에 걸쳐 패킷을 인터리브하여 패킷 전송을 지원합니다.
- Avalon-ST 인터페이스 신호는 채널이나 패킷 경계에 대한 지식 없이 단일 데이터 스트림을 지원하는 기존 스트리밍 인터페이스를 설명할 수 있습니다. 이러한 인터페이스에는 일반적으로 데이터, 준비 및 유효 신호가 포함됩니다. Avalon-ST 인터페이스는 여러 채널에 걸쳐 패킷이 인터리브된 버스트 및 패킷 전송을 위한 보다 복잡한 프로토콜도 지원할 수 있습니다. Avalon-ST 인터페이스는 본질적으로 다중 채널 설계를 동기화하므로 복잡한 제어 논리를 구현하지 않고도 효율적인 시간 다중화 구현을 달성할 수 있습니다.
- Avalon-ST 인터페이스는 백프레셔를 지원합니다. 백프레셔는 싱크가 소스에 데이터 전송을 중단하도록 신호를 보낼 수 있는 흐름 제어 메커니즘입니다. 싱크는 일반적으로 FIFO 버퍼가 가득 찼거나 출력에 혼잡이 있을 때 백프레셔를 사용하여 데이터 흐름을 중단합니다.
관련 정보
- Avalon 인터페이스 사양
삭제 디코더 IP 코어 신호
클럭 및 리셋 신호
| 이름 | 아발론-ST형 | 방향 | 설명 |
| clk_clk | 클락 | 입력 | 기본 시스템 시계입니다. 전체 IP 코어는 clk_clk 의 상승 에지에서 작동합니다. |
| 재설정_재설정_n | 재설정_n | 입력 | 어설션될 때 전체 시스템을 재설정하는 활성 로우 신호. 이 신호를 비동기적으로 주장할 수 있습니다.
그러나 clk_clk 신호에 동기적으로 선언을 해제해야 합니다. IP 코어가 재설정에서 복구되면 수신하는 데이터가 완전한 패킷인지 확인하십시오. |
Avalon-ST 입력 및 출력 인터페이스 신호
| 이름 | 아발론-ST형 | 방향 | 설명 |
| 준비 중 | 준비가 된 | 산출 | 싱크가 데이터를 받아들일 준비가 되었음을 나타내는 데이터 전송 준비 신호. 싱크 인터페이스는 인터페이스를 통한 데이터 흐름을 제어하기 위해 in_ready 신호를 구동합니다. 싱크 인터페이스는 현재 clk 상승 에지에서 데이터 인터페이스 신호를 캡처합니다. |
| 유효하지 않은 | 유효한 | 입력 | 데이터 신호의 유효성을 나타내는 데이터 유효 신호. in_valid 신호를 어설션하면 Avalon-ST 데이터 인터페이스 신호가 유효합니다. in_valid 신호를 해제하면 Avalon-ST 데이터 인터페이스 신호가 유효하지 않으므로 무시해야 합니다. 데이터를 사용할 수 있을 때마다 in_valid 신호를 확인할 수 있습니다. 그러나 싱크는 IP 코어가 in_ready 신호를 주장할 때만 소스에서 데이터를 캡처합니다. |
| in_data[] | 데이터 | 입력 | 코드워드 심볼을 포함하는 데이터 입력. in_valid가 어설션될 때만 유효합니다. in_data 신호는 다음을 포함하는 벡터입니다. C x 평가 기호. 만약 평가 < N각 채널의 코드워드는 여러 주기에 걸쳐 도착합니다. |
| 시대_시대 | 데이터 | 입력 | 어떤 심볼이 지우기인지 나타내는 데이터 입력입니다. in_valid가 어설션된 경우에만 유효합니다. 벡터입니다. C x 평가 비트. |
| 준비 완료 | 준비가 된 | 입력 | 다운스트림 모듈이 데이터를 수신할 준비가 되었음을 나타내는 데이터 전송 준비 신호입니다. out_ready 신호를 어설션하면 소스가 새 데이터(사용 가능한 경우)를 제공하고 out_ready 신호를 어설션 해제하면 새 데이터 제공을 중단합니다. |
| out_valid | 유효한 | 산출 | 데이터 유효 신호. IP 코어는 out_data에 유효한 출력이 있을 때마다 out_valid 신호를 높게 주장합니다. |
| 아웃_데이터 | 데이터 | 산출 | IP 코어가 out_valid 신호를 주장할 때 디코딩된 출력을 포함합니다. 수정된 심볼은 입력된 순서와 동일합니다. 벡터입니다. C x N 상징. |
| 아웃_오류 | 오류 | 산출 | 수정이 불가능한 코드워드를 나타냅니다. |
- in_valid 신호가 주장되면 유효한 데이터를 나타냅니다.
- 각 코드워드는 병렬성 매개변수에 따라 여러 사이클에 걸쳐 도착할 수 있습니다. 이 설계는 입력 구조를 추적하므로 인터페이스에 패킷 경계가 필요하지 않습니다. 이 설계의 병렬 채널 수는 모든 동시 채널에 대한 기능 단위를 복제하여 처리량을 증가시킵니다. 이 설계는 Avalon-ST 인터페이스 다중 채널 지원을 사용하지 않습니다.
- 디코더가 out_valid 신호를 주장하면 out_data에 유효한 데이터를 제공합니다.
- 사이클당 C개의 코드워드를 출력하는데, 여기서 C는 병렬 채널 수입니다. IP 코어는 수정 불가능한 코드워드를 수신할 때, 즉 IP 코어가 삭제 수정 기능을 초과할 때 out_error 신호를 어서트합니다.
삭제 디코더 레퍼런스 디자인
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 Intel의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 현재 사양으로 보증하지만 언제든지 통지 없이 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.
다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.
문서 / 리소스
 |
인텔 Erasure Decoder 참조 디자인 [PDF 파일] 지침 삭제 디코더 참조 설계, 삭제 디코더, 삭제 디코더 참조 |
