英特尔擦除解码器参考设计
针对英特尔® Quartus® Prime 设计套件进行了更新：17.0
ID： 683099
版本： 2017.05.02
关于擦除解码器参考设计
- 擦除解码器是一种特殊类型的 Reed-Solomon 解码器，它使用非二进制、循环、线性块纠错码。
- 在具有擦除解码功能的 Reed-Solomon 解码器中，您可以纠正的错误数 (E) 和擦除数 (E') 为：n – k = 2E + E'
- 其中 n 是块长度，k 是消息长度（nk 等于奇偶校验符号的数量）。
- Erasure Decoder只考虑擦除，所以纠错能力可以达到nk给定的最大值。 解码器接收擦除位置作为输入，擦除位置通常由编码系统内的解调器提供，它可以指示某些接收到的代码符号是不可靠的。 设计不应超过擦除校正能力。 该设计将它指示为擦除的符号视为零值。
特征
- 针对 Stratix® 10 设备
- 更正擦除
- 并联运行
- 流量控制
擦除解码器功能描述
- 擦除解码器不纠正错误，只纠正擦除。 它避免了 Reed-Solomon 解码所需的查找错误位置的复杂性。
- 设计算法和架构不同于 Reed-Solomon 解码器。 擦除解码是一种编码形式。 它试图通过满足奇偶校验方程，用 p=nk 个符号填充输入以形成有效的代码字。 奇偶矩阵和生成矩阵定义了奇偶方程。
- 该设计仅适用于较小的 Reed-Solomon 代码，例如 RS(14,10)、RS(16,12)、RS(12,8) 或 RS(10,6)。 对于少量奇偶校验符号 (p < k) 使用此设计； 对于大量奇偶校验符号 (p > kp)，您应该使用生成矩阵。
- 擦除模式（由 n 位宽的 in_era 输入表示）寻址设计存储奇偶校验子矩阵的 ROM。 该设计只有 np = n! 克！ n-k！ 可能的擦除模式。 因此，本设计采用了地址压缩模块。
- 该设计使用小于该地址且恰好设置了 p 位的地址数对地址进行编码。
- 擦除解码器在其输入端接收任何速率的传入符号，最大吞吐量为每个周期的总块长度 n。 您可以配置并行度和通道数，以便设计将传入符号乘以对应于同时到达的不同码字的并行通道数。
- 擦除解码器在一个周期内产生完整的解码码字，包括校验符号（多个信道的多个码字）。
输入缓冲区允许您使每个通道的并行符号数少于总块长度 (n)。 Intel 建议您使用输入带宽，除非并行度取决于您的接口要求。
擦除解码器 IP 内核参数
| 范围 | 法律价值 | 默认值 | 描述 |
| 通道数 | 1 至 16 年 | 1 | 输入通道数（C) 进行处理。 |
| 每个符号的位数 | 3 至 12 年 | 4 | 每个符号的位数 (M). |
| 每个码字的符号数 | 1 至 2M–1 | 14 | 每个码字的符号总数（N). |
| 每个码字的校验符号数 | 1 至 N–1 | 4 | 每个码字的校验符号数（R). |
| 每个通道的并行符号数 | 1 至 N | 14 | 对于每个码字，并行到达输入的符号数 (帕尔) |
| 场多项式 | 任何有效的多项式 | 19 | 指定定义 Galois 域的本原多项式。 |
擦除解码器接口和信号
- Avalon-ST 接口支持背压，这是一种流量控制机制，其中接收器可以向源指示停止发送数据。
- Avalon-ST输入接口上的ready latency为0； 每拍的符号数固定为 1。
- 时钟和复位接口驱动或接收时钟和复位信号以同步 Avalon-ST 接口。
DSP IP 核中的 Avalon-ST 接口
- Avalon-ST 接口为从源接口到接收接口的数据传输定义了一个标准、灵活和模块化的协议。
- 输入接口是一个 Avalon-ST sink，输出接口是一个 Avalon-ST source。 Avalon-ST 接口支持数据包传输，数据包在多个通道间交织。
- Avalon-ST 接口信号可以描述支持单一数据流的传统流接口，而无需了解通道或数据包边界。 此类接口通常包含数据、就绪和有效信号。 Avalon-ST 接口还可以支持更复杂的突发和数据包传输协议，数据包在多个通道中交错。 Avalon-ST 接口固有地同步多通道设计，使您能够实现高效、时分复用的实现，而无需实现复杂的控制逻辑。
- Avalon-ST 接口支持背压，这是一种流量控制机制，接收器可以向源发送信号以停止发送数据。 接收器通常在其 FIFO 缓冲区已满或输出拥塞时使用背压来停止数据流。
相关信息
- Avalon 接口规范
擦除解码器 IP 内核信号
时钟和复位信号
| 姓名 | Avalon-ST 型 | 方向 | 描述 |
| 时钟时钟 | 时钟 | 输入 | 主系统时钟。 整个 IP 内核在 clk_clk 的上升沿运行。 |
| 重置重置n | 重置_n | 输入 | 置位时复位整个系统的低电平有效信号。 您可以异步断言此信号。
但是，您必须将它与 clk_clk 信号同步置低。 当 IP 核从复位中恢复时，确保它接收到的数据是一个完整的数据包。 |
Avalon-ST 输入和输出接口信号
| 姓名 | Avalon-ST 型 | 方向 | 描述 |
| 准备就绪 | 准备好 | 输出 | 数据传输就绪信号表明接收器已准备好接受数据。 接收器接口驱动 in_ready 信号来控制跨接口的数据流。 sink 接口在当前 clk 上升沿捕获数据接口信号。 |
| 无效的 | 有效的 | 输入 | 数据有效信号指示数据信号的有效性。 当您置位 in_valid 信号时，Avalon-ST 数据接口信号有效。 当您置低 in_valid 信号时，Avalon-ST 数据接口信号无效，必须忽略。 只要数据可用，您就可以断言 in_valid 信号。 然而，接收器仅在 IP 内核置位 in_ready 信号时从源捕获数据。 |
| 输入数据[] | 数据 | 输入 | 包含码字符号的数据输入。 仅在断言 in_valid 时有效。 in_data 信号是一个向量，包含 C x 帕尔 符号。 如果 帕尔 < N，每个信道的码字到达几个周期。 |
| 时代 | 数据 | 输入 | 指示哪些符号是擦除的数据输入。 仅在断言 in_valid 时有效。 它是一个向量，包含 C x 帕尔 位。 |
| 准备就绪 | 准备好 | 输入 | 数据传输就绪信号指示下游模块已准备好接收数据。 当您断言 out_ready 信号时，源提供新数据（如果可用），并在您取消断言 out_ready 信号时停止提供新数据。 |
| 输出有效 | 有效的 | 输出 | 数据有效信号。 只要 out_data 上有有效输出，IP 内核就会将 out_valid 信号置为高电平。 |
| 输出数据 | 数据 | 输出 | 当 IP 内核置位 out_valid 信号时包含解码输出。 更正后的符号与输入时的顺序相同。 它是一个向量，包含 C x N 符號。 |
| 输出错误 | 错误 | 输出 | 指示不可纠正的代码字。 |
- 断言的 in_valid 信号指示有效数据。
- 每个代码字可以在几个周期内到达，具体取决于并行参数。 该设计跟踪输入的结构，因此它不需要接口上的数据包边界。 该设计的并行通道数通过为所有并发通道复制功能单元来增加吞吐量。 此设计不使用 Avalon-ST 接口多通道支持。
- 当解码器置位 out_valid 信号时，它会在 out_data 上提供有效数据。
- 它每个周期输出 C 个码字，其中 C 是并行通道数。 IP核在接收到不可纠正的码字时置位out_error信号，即：当IP核超过擦除纠正能力时
擦除解码器参考设计
英特尔公司。 版权所有。 英特尔、英特尔标识和其他英特尔标志是英特尔公司或其子公司的商标。 英特尔保证其 FPGA 和半导体产品的性能符合英特尔的标准保证，符合当前规格，但保留随时更改任何产品和服务的权利，恕不另行通知。 除非英特尔明确书面同意，否则英特尔不承担因应用或使用此处描述的任何信息、产品或服务而产生的任何责任或义务。 建议英特尔客户在依赖任何已发布的信息以及下订单购买产品或服务之前获取最新版本的设备规格。
其他名称和品牌可能属于他人财产。
文件/资源
 |
英特尔擦除解码器参考设计 [pdf] 指示 擦除解码器参考设计、擦除解码器、擦除解码器参考 |
