Obsah
skryť
Referenčný dizajn dekodéra intel Erasure
Aktualizované pre Intel® Quartus® Prime Design Suite: 17.0
ID: 683099
Verzia: 2017.05.02
O referenčnom dizajne dekodéra Erasure
- Erasure Decoder je zvláštny typ dekodéra Reed-Solomon, ktorý používa nebinárny, cyklický, lineárny blokový kód na opravu chýb.
- V dekodéri Reed-Solomon so schopnosťou dekódovania vymazania je počet chýb (E) a vymazaní (E'), ktoré môžete opraviť: n – k = 2E + E'
- Kde n je dĺžka bloku a k je dĺžka správy (nk sa rovná počtu paritných symbolov).
- Erasure Decoder berie do úvahy iba vymazania, takže korekčná schopnosť môže dosiahnuť maximum dané nk. Dekodér prijíma ako vstup miesta vymazania, typicky poskytované demodulátorom v kódovacom systéme, čo môže indikovať určité prijaté kódové symboly ako nespoľahlivé. Dizajn by nemal presiahnuť schopnosť korekcie vymazania. Dizajn považuje symboly, ktoré označuje, za vymazanie ako nulovú hodnotu.
Vlastnosti
- Zameriava sa na zariadenia Stratix® 10
- Opravuje vymazania
- Paralelná prevádzka
- Kontrola prietoku
Popis funkcie dekodéra vymazania
- Erasure Decoder neopravuje chyby, iba vymazáva. Vyhne sa zložitosti hľadania chybových umiestnení, ktoré vyžaduje dekódovanie Reed-Solomon.
- Algoritmus a architektúra návrhu sa líši od dekodéra Reed-Solomon. Dekódovanie vymazania je forma kódovania. Snaží sa vyplniť vstup symbolmi p=nk, aby vytvoril platné kódové slovo, a to splnením paritných rovníc. Paritná matica a matica generátora definujú paritné rovnice.
- Dizajn funguje len s malými Reed-Solomonovými kódmi, ako sú RS(14,10), RS(16,12), RS(12,8) alebo RS(10,6). Pre malý počet paritných symbolov (p < k) použite tento dizajn; pre veľký počet paritných symbolov (p > kp) by ste mali použiť maticu generátora.
- Vzor vymazania (reprezentovaný n-bitovým širokým vstupom in_era) adresuje ROM, kde návrh ukladá paritné podmatice. Dizajn má iba np = n! k! n − k ! možné vzory vymazania. Preto návrh používa modul kompresie adries.
- Návrh zakóduje adresu počtom adries, ktoré sú menšie ako adresa a majú nastavených presne p bitov.
- Dekodér vymazania prijíma na svojom vstupe akúkoľvek rýchlosť prichádzajúcich symbolov až do celkovej dĺžky bloku n na cyklus pre maximálnu priepustnosť. Môžete nakonfigurovať paralelizmus a počet kanálov tak, aby dizajn vynásobil prichádzajúce symboly počtom paralelných kanálov, ktoré zodpovedajú rôznym kódovým slovám prichádzajúcim v rovnakom čase.
- Vymazávací dekodér vytvára úplné dekódované kódové slovo vrátane kontrolných symbolov v jednom cykle (niekoľko kódových slov pre niekoľko kanálov).
Vstupná vyrovnávacia pamäť vám umožňuje mať počet paralelných symbolov na kanál menší, než je celková dĺžka bloku (n). Intel odporúča použiť vstupnú šírku pásma, pokiaľ paralelizmus nezávisí od vašich požiadaviek na rozhranie.
Vymazanie základných parametrov IP dekodéra
| Parameter | Právne hodnoty | Predvolená hodnota | Popis |
| Počet kanálov | 1 až 16 XNUMX | 1 | Počet vstupných kanálov (C) spracovať. |
| Počet bitov na symbol | 3 až 12 XNUMX | 4 | Počet bitov na symbol (M). |
| Počet symbolov na kódové slovo | 1 až 2M–1 | 14 | Celkový počet symbolov na kódové slovo (N). |
| Počet kontrolných symbolov na kódové slovo | 1 až N–1 | 4 | Počet kontrolných symbolov na kódové slovo (R). |
| Počet paralelných symbolov na kanál | 1 až N | 14 | Počet symbolov, ktoré prichádzajú paralelne na vstup pre každé kódové slovo (PAR) |
| Polynóm poľa | Akýkoľvek platný polynóm | 19 | Určuje primitívny polynóm definujúci pole Galois. |
Vymazanie rozhraní a signálov dekodéra
- Rozhranie Avalon-ST podporuje spätný tlak, čo je mechanizmus riadenia toku, kde môže drez signalizovať zdroju, aby prestal posielať dáta.
- Pripravená latencia na vstupnom rozhraní Avalon-ST je 0; počet symbolov na jeden úder je pevne stanovený na 1.
- Rozhranie hodín a reset riadi alebo prijíma signál hodín a reset na synchronizáciu rozhraní Avalon-ST.
Rozhrania Avalon-ST v jadrách DSP IP
- Rozhrania Avalon-ST definujú štandardný, flexibilný a modulárny protokol pre prenosy údajov zo zdrojového rozhrania do zberného rozhrania.
- Vstupné rozhranie je Avalon-ST sink a výstupné rozhranie je Avalon-ST zdroj. Rozhranie Avalon-ST podporuje paketové prenosy s paketmi prekladanými cez viacero kanálov.
- Signály rozhrania Avalon-ST môžu popisovať tradičné streamingové rozhrania podporujúce jeden tok dát bez znalosti kanálov alebo hraníc paketov. Takéto rozhrania zvyčajne obsahujú dáta, pripravené a platné signály. Rozhrania Avalon-ST môžu tiež podporovať zložitejšie protokoly pre zhlukové a paketové prenosy s paketmi prekladanými cez viacero kanálov. Rozhranie Avalon-ST prirodzene synchronizuje viackanálové návrhy, čo vám umožňuje dosiahnuť efektívne, časovo multiplexné implementácie bez toho, aby ste museli implementovať zložitú riadiacu logiku.
- Rozhrania Avalon-ST podporujú spätný tlak, čo je mechanizmus riadenia toku, kde môže drez signalizovať zdroju, aby prestal posielať dáta. Sink zvyčajne používa protitlak na zastavenie toku údajov, keď sú jeho vyrovnávacie pamäte FIFO plné alebo keď je jeho výstup preťažený.
Súvisiace informácie
- Špecifikácie rozhrania Avalon
Vymazanie signálov jadra IP dekodéra
Signály hodín a resetovania
| Meno | Typ Avalon-ST | Smer | Popis |
| clk_clk | clk | Vstup | Hlavné systémové hodiny. Celé jadro IP funguje na vzostupnej hrane clk_clk. |
| reset_reset_n | reset_n | Vstup | Aktívny nízky signál, ktorý po aktivácii resetuje celý systém. Tento signál môžete uplatniť asynchrónne.
Musíte ho však zrušiť synchrónne so signálom clk_clk. Keď sa jadro IP obnoví po resetovaní, uistite sa, že údaje, ktoré prijíma, sú úplný paket. |
Vstupné a výstupné signály rozhrania Avalon-ST
| Meno | Typ Avalon-ST | Smer | Popis |
| in_ready | pripravený | Výstup | Signál pripravený na prenos dát, ktorý indikuje, že umývadlo je pripravené prijímať dáta. Sink rozhranie riadi signál in_ready na riadenie toku dát cez rozhranie. Sink rozhranie zachytáva signály dátového rozhrania na aktuálnej stúpajúcej hrane clk. |
| in_valid | platné | Vstup | Dátový platný signál na označenie platnosti dátových signálov. Keď potvrdíte signál in_valid, signály dátového rozhrania Avalon-ST sú platné. Keď zrušíte platnosť signálu in_valid, signály dátového rozhrania Avalon-ST sú neplatné a musia sa ignorovať. Signál in_valid môžete uplatniť vždy, keď sú dostupné údaje. Sink však zachytí údaje zo zdroja iba vtedy, keď jadro IP potvrdí signál in_ready. |
| in_data[] | údajov | Vstup | Vstup údajov obsahujúci symboly kódových slov. Platné iba vtedy, keď je uplatnené in_valid. Signál in_data je vektor obsahujúci C x PAR symbolov. Ak PAR < Nkódové slovo každého kanála prichádza v priebehu niekoľkých cyklov. |
| in_era | údajov | Vstup | Vstup údajov, ktorý označuje, ktoré symboly sú vymazané. Platné iba vtedy, keď je uplatnené in_valid. Je to vektor obsahujúci C x PAR bitov. |
| out_ready | pripravený | Vstup | Signál pripravený na prenos dát, ktorý indikuje, že nadradený modul je pripravený prijímať dáta. Zdroj poskytuje nové údaje (ak sú dostupné), keď aktivujete signál out_ready a prestane poskytovať nové údaje, keď signál out_ready zrušíte. |
| out_valid | platné | Výstup | Dáta platný signál. Jadro IP tvrdí, že signál out_valid je vysoký vždy, keď je platný výstup na out_data. |
| out_data | údajov | Výstup | Obsahuje dekódovaný výstup, keď jadro IP potvrdí signál out_valid. Opravené symboly sú v rovnakom poradí, v akom boli zadané. Je to vektor obsahujúci C x N symbolov. |
| out_error | chyba | Výstup | Označuje neopraviteľné kódové slovo. |
- Uplatnený signál in_valid označuje platné dáta.
- Každé kódové slovo môže prísť v priebehu niekoľkých cyklov v závislosti od parametra paralelizmu. Návrh sleduje štruktúru vstupu, takže nevyžaduje žiadne hranice paketov na rozhraní. Počet paralelných kanálov v dizajne zvyšuje priepustnosť replikáciou funkčných jednotiek pre všetky súbežné kanály. Tento dizajn nepoužíva podporu viacerých kanálov rozhrania Avalon-ST.
- Keď dekodér potvrdí signál out_valid, poskytne platné dáta o out_data.
- Vydáva C kódových slov za cyklus, kde C je počet paralelných kanálov. Jadro IP aktivuje signál out_error, keď prijme neopraviteľné kódové slovo, tj: keď jadro IP prekročí schopnosť korekcie vymazania
Referenčný dizajn dekodéra na vymazanie
Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, pokiaľ to nie je výslovne písomne dohodnuté spoločnosťou Intel. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadenia skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb.
Iné názvy a značky môžu byť majetkom iných.
Dokumenty / zdroje
 |
Referenčný dizajn dekodéra intel Erasure [pdfPokyny Referenčný dizajn dekodéra vymazania, dekodéra vymazania, referencie dekodéra vymazania |
