intel Erasure Decoder Reference Design

Päivitetty Intel® Quartus® Prime Design Suiteen: 17.0
ID: 683099
Versio: 2017.05.02

Tietoja Erasure Dekooderin viitesuunnittelusta

• Erasure-dekooderi on erityinen Reed-Solomon-dekooderi, joka käyttää ei-binaarista, syklistä, lineaarista lohkovirheenkorjauskoodia.
• Reed-Solomon-dekooderissa, jossa on poistodekoodausominaisuus, korjattavissa olevien virheiden (E) ja poistojen (E') määrä on: n – k = 2E + E'
• Missä n on lohkon pituus ja k on viestin pituus (nk on yhtä kuin pariteettisymbolien lukumäärä).
• Erasure Decoder ottaa huomioon vain poistot, joten korjauskyky voi saavuttaa nk:n antaman maksimin. Dekooderi vastaanottaa tulona koodausjärjestelmän demodulaattorin tyypillisesti tarjoamat poistopaikat, jotka voivat osoittaa tietyt vastaanotetut koodisymbolit epäluotettaviksi. Suunnittelu ei saa ylittää poiston korjauskykyä. Suunnittelu käsittelee poistona osoittamia symboleja nolla-arvoina.

Ominaisuudet

• Kohdistus Stratix® 10 -laitteille
• Korjaa poistot
• Rinnakkaistoiminta
• Virtauksen ohjaus

Erasure Dekooderin toiminnallinen kuvaus

• Erasure Decoder ei korjaa virheitä, vain poistoja. Sillä vältetään virhepaikkojen etsimisen monimutkaisuus, jota Reed-Solomon-dekoodaus vaatii.
• Suunnittelualgoritmi ja arkkitehtuuri eroavat Reed-Solomon-dekooderista. Erasure-dekoodaus on eräs koodauksen muoto. Se yrittää täyttää syötteen p=nk-symboleilla muodostaakseen kelvollisen koodisanan täyttämällä pariteettiyhtälöt. Pariteettimatriisi ja generaattorimatriisi määrittelevät pariteettiyhtälöt.
• Suunnittelu toimii vain pienillä Reed-Solomon-koodeilla, kuten RS(14,10), RS(16,12), RS(12,8) tai RS(10,6). Käytä tätä mallia pienelle määrälle pariteettisymboleja (p < k); suurelle määrälle pariteettisymboleja (p > kp) kannattaa käyttää generaattorimatriisia.
• Poistokuvio (jota edustaa n-bittiä leveä in_era-tulo) osoittaa ROM:n, johon suunnittelu tallentaa pariteettialimatriisit. Suunnittelussa on vain np = n! k! n − k ! mahdollisia poistokuvioita. Siksi suunnittelussa käytetään osoitteenpakkausmoduulia.
• Suunnittelu koodaa osoitteen määrällä osoitteita, jotka ovat pienempiä kuin osoite ja joilla on täsmälleen p bittiä asetettu.
• Erasure-dekooderi vastaanottaa sisääntulossaan minkä tahansa nopeuden saapuvia symboleja, lohkon kokonaispituuteen n jaksoa kohti maksimiläpäisykyvyn saavuttamiseksi. Voit määrittää rinnakkaisuuden ja kanavien määrän niin, että suunnittelu kertoo saapuvat symbolit rinnakkaisten kanavien lukumäärällä, jotka vastaavat eri koodisanoja, jotka saapuvat samanaikaisesti.
• Poistodekooderi tuottaa täydellisen dekoodatun koodisanan, mukaan lukien tarkistussymbolit, yhdessä jaksossa (useita koodisanoja useille kanaville).

Tulopuskurin avulla rinnakkaisten symbolien määrä kanavaa kohti on pienempi kuin lohkon kokonaispituus (n). Intel suosittelee, että käytät tulokaistanleveyttä, ellei rinnakkaisuus riipu käyttöliittymän vaatimuksista.

Erasure Dekooderin IP-ydinparametrit

Parametri	Oikeudelliset arvot	Oletusarvo	Kuvaus
Kanavien lukumäärä	1 - 16 XNUMX	1	Tulokanavien määrä (C) käsitellä.
Bittien lukumäärä symbolia kohti	3 - 12 XNUMX	4	Bittien määrä symbolia kohden (M).
Symbolien määrä koodisanaa kohti	1 - 2M–1	14	Symbolien kokonaismäärä koodisanaa kohti (N).
Tarkistusmerkkien määrä koodisanaa kohti	1 - N–1	4	Tarkistusmerkkien määrä koodisanaa kohden (R).
Rinnakkaisten symbolien määrä kanavaa kohti	1 - N	14	Niiden symbolien määrä, jotka saapuvat rinnakkain kunkin koodisanan (PAR)
Kenttä polynomi	Mikä tahansa kelvollinen polynomi	19	Määrittää Galois-kentän määrittävän primitiivisen polynomin.

Poista dekooderin liitännät ja signaalit

• Avalon-ST-liitäntä tukee vastapainetta, joka on virtauksen ohjausmekanismi, jossa nielu voi ilmoittaa lähteelle tietojen lähettämisen lopettamisesta.
• Avalon-ST-tuloliitännän valmiusviive on 0; symbolien määrä lyöntiä kohti on kiinteä 1.
• Kello- ja nollausliitännät ohjaavat tai vastaanottavat kellon ja nollaussignaalin Avalon-ST-liitäntöjen synkronoimiseksi.

Avalon-ST-liitännät DSP-IP-ytimissä

• Avalon-ST-liitännät määrittelevät standardin, joustavan ja modulaarisen protokollan tiedonsiirtoon lähdeliitännästä nieluliitäntään.
• Tuloliitäntä on Avalon-ST-nielu ja lähtöliitäntä on Avalon-ST-lähde. Avalon-ST-liitäntä tukee pakettien siirtoa useiden kanavien yli lomitetuilla paketeilla.
• Avalon-ST-liitäntäsignaalit voivat kuvata perinteisiä suoratoistorajapintoja, jotka tukevat yhtä datavirtaa ilman kanavien tai pakettien rajojen tuntemista. Tällaiset rajapinnat sisältävät tyypillisesti dataa, valmiita ja kelvollisia signaaleja. Avalon-ST-rajapinnat voivat myös tukea monimutkaisempia protokollia purske- ja pakettisiirtoihin, joissa paketit on lomitettu useiden kanavien yli. Avalon-ST-rajapinta synkronoi luonnostaan ​​monikanavaiset mallit, mikä mahdollistaa tehokkaiden, aikamultipleksoitujen toteutusten toteuttamisen ilman monimutkaista ohjauslogiikkaa.
• Avalon-ST-liitännät tukevat vastapainetta, joka on virtauksen ohjausmekanismi, jossa nielu voi ilmoittaa lähteelle tietojen lähettämisen lopettamiseksi. Nielu tyypillisesti käyttää vastapainetta pysäyttämään tietovirran, kun sen FIFO-puskurit ovat täynnä tai kun sen lähdössä on ruuhkaa.

Aiheeseen liittyvät tiedot

• Avalon-liittymän tekniset tiedot

Poista dekooderin IP-ydinsignaalit

Kello- ja nollaussignaalit

Nimi	Avalon-ST tyyppi	Suunta	Kuvaus
clk_clk	clk	Syöte	Pääjärjestelmän kello. Koko IP-ydin toimii clk_clk:n nousevalla reunalla.
reset_reset_n	reset_n	Syöte	Aktiivinen matala signaali, joka nollaa koko järjestelmän, kun se vahvistetaan. Voit vahvistaa tämän signaalin asynkronisesti. Sinun on kuitenkin poistettava se synkronisesti clk_clk-signaalin kanssa. Kun IP-ydin palautuu nollauksesta, varmista, että sen vastaanottamat tiedot ovat täydellinen paketti.

Avalon-ST:n tulo- ja lähtöliitäntäsignaalit

Nimi	Avalon-ST tyyppi	Suunta	Kuvaus
in_ready	valmis	Lähtö	Tiedonsiirtovalmius -signaali osoittaa, että nielu on valmis vastaanottamaan tietoja. Sink-liitäntä ohjaa in_ready-signaalia tiedonkulun ohjaamiseksi rajapinnan poikki. Sink-liitäntä kaappaa dataliitännän signaalit nykyisestä clk-nousevasta reunasta.
kelvollinen	voimassa	Syöte	Data valid -signaali, joka ilmaisee datasignaalien kelpoisuuden. Kun vahvistat signaalin in_valid, Avalon-ST-dataliitäntäsignaalit ovat kelvollisia. Kun peruutat in_valid-signaalin, Avalon-ST-tietoliittymän signaalit ovat virheellisiä ja ne on jätettävä huomiotta. Voit vahvistaa in_valid-signaalin aina, kun dataa on saatavilla. Nielu kuitenkin kaappaa datan lähteestä vain, kun IP-ydin vahvistaa in_ready-signaalin.
in_data[]	tiedot	Syöte	Tietosyöte, joka sisältää koodisanasymbolit. Voimassa vain, kun in_valid on vahvistettu. In_data-signaali on vektori, joka sisältää C x PAR symboleja. Jos PAR < N, kunkin kanavan koodisana saapuu useiden jaksojen aikana.
aikakaudella	tiedot	Syöte	Tietosyöte, joka osoittaa mitkä symbolit ovat poistoja. Voimassa vain, kun in_valid on vahvistettu. Se on vektori, joka sisältää C x PAR bittiä.
out_ready	valmis	Syöte	Tiedonsiirtovalmius -signaali osoittaa, että alavirran moduuli on valmis vastaanottamaan tietoja. Lähde tarjoaa uutta dataa (jos saatavilla), kun vahvistat out_ready-signaalin, ja lakkaa toimittamasta uutta dataa, kun lopetat out_ready-signaalin.
out_valid	voimassa	Lähtö	Data kelvollinen signaali. IP-ydin vahvistaa out_valid-signaalin korkean, aina kun kelvollinen lähtö on out_data-tilassa.
out_data	tiedot	Lähtö	Sisältää dekoodatun lähdön, kun IP-ydin vahvistaa out_valid-signaalin. Korjatut symbolit ovat samassa järjestyksessä kuin ne syötetään. Se on vektori, joka sisältää C x N symboleja.
out_error	virhe	Lähtö	Osoittaa ei-korjattavan koodisanan.

• Vahvistettu in_valid -signaali ilmaisee kelvollisia tietoja.
• Jokainen koodisana voi saapua useiden jaksojen aikana rinnakkaisuusparametrin mukaan. Suunnittelu seuraa syötteen rakennetta, joten se ei vaadi pakettirajoja käyttöliittymässä. Suunnitelman rinnakkaisten kanavien lukumäärä lisää suorituskykyä replikoimalla toiminnalliset yksiköt kaikille samanaikaisille kanaville. Tämä malli ei käytä Avalon-ST-liittymän monikanavatukea.
• Kun dekooderi vahvistaa out_valid-signaalin, se tarjoaa kelvollisia tietoja out_datasta.
• Se tulostaa C koodisanaa jaksoa kohden, missä C on rinnakkaisten kanavien lukumäärä. IP-ydin vahvistaa out_error-signaalin, kun se vastaanottaa ei-korjattavan koodisanan, eli kun IP-ydin ylittää poistonkorjauskyvyn

Erasure Dekooderin viitesuunnittelu
Intel Corporation. Kaikki oikeudet pidätetään. Intel, Intel-logo ja muut Intel-merkit ovat Intel Corporationin tai sen tytäryhtiöiden tavaramerkkejä. Intel takaa FPGA- ja puolijohdetuotteidensa suorituskyvyn nykyisten vaatimusten mukaisesti Intelin vakiotakuun mukaisesti, mutta pidättää oikeuden tehdä muutoksia tuotteisiin ja palveluihin milloin tahansa ilman erillistä ilmoitusta. Intel ei ota minkään tässä kuvatun tiedon, tuotteen tai palvelun soveltamisesta tai käytöstä johtuvaa vastuuta tai vastuuta, ellei Intel ole nimenomaisesti kirjallisesti suostunut siihen. Intelin asiakkaita kehotetaan hankkimaan uusin versio laitteen teknisistä tiedoista ennen kuin he luottavat julkaistuihin tietoihin ja ennen kuin he tilaavat tuotteita tai palveluita.
Muita nimiä ja merkkejä voidaan väittää muiden omaisuudeksi.

Asiakirjat / Resurssit

intel Erasure Decoder Reference Design [pdfOhjeet Erasure Decoder Reference Design, Erasure Decoder, Erasure Decoder Reference

Viitteet

• Käyttöopas