Isine
ndhelikake
intel Erasure Decoder Desain Referensi
Dianyari kanggo Intel® Quartus® Prime Design Suite: 17.0
ID: 683099
Versi: 2017.05.02
Babagan Desain Referensi Dekoder Erasure
- Dekoder Erasure minangka jinis dekoder Reed-Solomon tartamtu sing nggunakake kode koreksi kesalahan blok linear, siklik, non-biner.
- Ing dekoder Reed-Solomon kanthi kemampuan dekoding erasure, jumlah kesalahan (E) lan erasures (E') sing bisa dibenerake yaiku: n – k = 2E + E'
- Ngendi n yaiku dawa blok lan k yaiku dawa pesen (nk padha karo jumlah simbol paritas).
- Dekoder Erasure mung nganggep penghapusan, saengga kemampuan koreksi bisa tekan maksimal sing diwenehake dening nk. Dekoder ditampa minangka input lokasi mbusak, biasane diwenehake dening demodulator ing sistem coding, sing bisa nunjukake simbol kode tartamtu sing ditampa minangka ora bisa dipercaya. Desain ngirim ora ngluwihi kemampuan koreksi erasure. Desain nganggep simbol sing dituduhake minangka erasure minangka nilai nol.
Fitur
- Target piranti Stratix® 10
- Mbenerake erasures
- Operasi paralel
- Kontrol aliran
Deskripsi Fungsional Erasure Decoder
- Dekoder Erasure ora mbenerake kesalahan, mung mbusak. Ngindhari kerumitan nemokake lokasi kesalahan, sing mbutuhake dekoding Reed-Solomon.
- Algoritma desain lan arsitektur beda karo dekoder Reed-Solomon. Erasure decoding minangka wangun enkoding. Iki nyoba ngisi input nganggo simbol p=nk kanggo mbentuk tembung kode sing bener, kanthi ngrampungake persamaan paritas. Matriks paritas lan matriks generator nemtokake persamaan paritas.
- Desain mung bisa digunakake karo kode Reed-Solomon cilik, kayata RS(14,10), RS(16,12), RS(12,8) utawa RS(10,6). Kanggo nomer cilik saka simbol paritas (p < k) nggunakake desain iki; kanggo nomer akeh simbol paritas (p> kp), sampeyan kudu nggunakake matriks generator.
- Pola erasure (diwakili dening input in_era amba n-bit) alamat ROM ing ngendi desain nyimpen submatriks paritas. Desain mung duwe np = n! k! n− k! pola mbusak bisa. Mulane, desain nggunakake modul komprèsi alamat.
- Desain ngodhe alamat kanthi jumlah alamat sing luwih cilik tinimbang alamat lan duwe persis p bit disetel.
- Erasure Decoder ditampa ing input sembarang tingkat simbol mlebu, nganti total dawa pamblokiran n saben siklus kanggo throughput maksimum. Sampeyan bisa ngatur paralelisme lan nomer saluran, supaya desain multiplies simbol mlebu dening nomer saluran ing podo karo sing cocog karo codewords beda teka ing wektu sing padha.
- Dekoder erasure mrodhuksi tembung kode lengkap, kalebu simbol mriksa, ing siji siklus (sawetara tembung kode kanggo sawetara saluran).
Buffer input ngidini sampeyan duwe nomer simbol podo saben saluran kurang saka total dawa pemblokiran (n). Intel nyaranake sampeyan nggunakake bandwidth input, kajaba paralelisme gumantung karo syarat antarmuka.
Parameter Inti IP Dekoder Erasure
| Paramèter | Nilai Legal | Nilai Default | Katrangan |
| Jumlah saluran | 1 nganti 16 | 1 | Jumlah saluran input (C) kanggo ngolah. |
| Jumlah bit saben simbol | 3 nganti 12 | 4 | Jumlah bit per simbol (M). |
| Jumlah simbol saben codeword | 1 kanggo 2M–1 | 14 | Jumlah simbol saben kode tembung (N). |
| Jumlah simbol mriksa saben codeword | 1 kanggo N–1 | 4 | Jumlah simbol mriksa saben kode tembung (R). |
| Jumlah simbol podo saben saluran | 1 kanggo N | 14 | Jumlah simbol sing teka ing paralel ing input kanggo saben codeword (PAR) |
| Polinomial lapangan | Sembarang polinomial sing sah | 19 | Nemtokake polinomial primitif sing nemtokake lapangan Galois. |
Antarmuka lan Sinyal Dekoder Busak
- Antarmuka Avalon-ST ndhukung backpressure, kang mekanisme kontrol aliran, ngendi sink bisa nunjukaké kanggo sumber mandeg ngirim data.
- Latensi siap ing antarmuka input Avalon-ST yaiku 0; jumlah simbol saben ketukan tetep dadi 1.
- Antarmuka jam lan reset drive utawa nampa sinyal jam lan reset kanggo nyinkronake antarmuka Avalon-ST.
Antarmuka Avalon-ST ing DSP IP Cores
- Antarmuka Avalon-ST nemtokake protokol standar, fleksibel, lan modular kanggo transfer data saka antarmuka sumber menyang antarmuka sink.
- Antarmuka input minangka sink Avalon-ST lan antarmuka output minangka sumber Avalon-ST. Antarmuka Avalon-ST ndhukung transfer paket kanthi paket interleaved ing sawetara saluran.
- Sinyal antarmuka Avalon-ST bisa njlèntrèhaké antarmuka streaming tradisional sing ndhukung aliran data tanpa kawruh babagan saluran utawa wates paket. Antarmuka kasebut biasane ngemot data, sinyal siap, lan valid. Antarmuka Avalon-ST uga bisa ndhukung protokol sing luwih rumit kanggo transfer burst lan paket kanthi paket interleaved ing sawetara saluran. Antarmuka Avalon-ST sipate nyinkronake desain multichannel, sing ngijini sampeyan kanggo entuk efisien, implementasine multiplexed wektu tanpa kudu ngleksanakake logika kontrol Komplek.
- Antarmuka Avalon-ST ndhukung backpressure, yaiku mekanisme kontrol aliran ing ngendi sink bisa menehi sinyal menyang sumber kanggo mungkasi ngirim data. Sink biasane nggunakake backpressure kanggo mungkasi aliran data nalika buffer FIFO kebak utawa nalika ana rame ing output.
Informasi sing gegandhengan
- Spesifikasi Antarmuka Avalon
Sinyal inti IP dekoder mbusak
Jam lan Reset Sinyal
| jeneng | Tipe Avalon-ST | arah | Katrangan |
| clk_clk | clk | Input | Jam sistem utama. Inti IP kabeh beroperasi ing pinggir clk_clk. |
| reset_reset_n | reset_n | Input | Sinyal kurang aktif sing ngreset kabeh sistem nalika ditegesake. Sampeyan bisa negesake sinyal iki asynchronously.
Nanging, sampeyan kudu deassert sinkron kanggo sinyal clk_clk. Nalika inti IP pulih saka reset, priksa manawa data sing ditampa minangka paket lengkap. |
Avalon-ST Input lan Output Interface Sinyal
| jeneng | Tipe Avalon-ST | arah | Katrangan |
| ing_siap | siap | Output | Transfer data sinyal siap kanggo nunjukaké sing sink wis siyap kanggo nampa data. Antarmuka sink drive sinyal in_ready kanggo ngontrol aliran data antarane antarmuka. Antarmuka sink njupuk sinyal antarmuka data ing pinggiran munggah clk saiki. |
| in_valid | sah | Input | Sinyal valid data kanggo nunjukake validitas sinyal data. Nalika sampeyan negesake sinyal in_valid, sinyal antarmuka data Avalon-ST bener. Nalika sampeyan deassert sinyal in_valid, sinyal antarmuka data Avalon-ST ora bener lan kudu digatèkaké. Sampeyan bisa negesake sinyal in_valid kapan data kasedhiya. Nanging, sink mung njupuk data saka sumber nalika inti IP negesake sinyal in_ready. |
| ing_data[] | data | Input | Input data sing ngemot simbol kode. Valid mung nalika in_valid ditegesake. Sinyal in_data minangka vektor sing ngemot C x PAR simbol-simbol. Yen PAR < N, tembung sandi saben saluran teka liwat sawetara siklus. |
| ing_jaman | data | Input | Input data sing nuduhake simbol sing dibusak. Valid mung nalika in_valid ditegesake. Iki minangka vektor sing ngemot C x PAR bit. |
| metu_siap | siap | Input | Transfer data sinyal siap kanggo nunjukaké sing modul hilir siap nampa data. Sumber menehi data anyar (yen kasedhiya) nalika sampeyan negesake sinyal out_ready lan mandheg nyedhiyakake data anyar nalika sampeyan ngilangi sinyal out_ready. |
| out_valid | sah | Output | Sinyal data sing bener. Inti IP negesake sinyal out_valid dhuwur, yen output sing bener ana ing out_data. |
| metu_data | data | Output | Ngemot output decoded nalika inti IP negesake sinyal out_valid. Simbol sing wis didandani ana ing urutan sing padha karo sing dilebokake. Iki minangka vektor sing ngemot C x N simbol-simbol. |
| metu_error | kesalahan | Output | Nuduhake tembung kode sing ora bisa dibenerake. |
- Sinyal in_valid sing ditegesake nuduhake data sing bener.
- Saben tembung kode bisa teka liwat sawetara siklus, gumantung saka parameter paralelisme. Desain nglacak struktur input, saengga ora mbutuhake wates paket ing antarmuka. Jumlah saluran desain kanthi paralel nambah throughput kanthi niru unit fungsional kanggo kabeh saluran bebarengan. Desain iki ora nggunakake antarmuka Avalon-ST sawetara support saluran.
- Nalika decoder negesake sinyal out_valid, menehi data sing bener babagan out_data.
- Iki ngasilake tembung kode C saben siklus, ing ngendi C minangka jumlah saluran sing sejajar. Inti IP negesake sinyal out_error nalika nampa tembung kode sing ora bisa dibenerake, yaiku: nalika inti IP ngluwihi kemampuan koreksi mbusak
Desain Referensi Dekoder Erasure
Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan ing sembarang produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.
Jeneng lan merek liyane bisa diklaim minangka properti wong liya.
Dokumen / Sumber Daya
 |
intel Erasure Decoder Desain Referensi [pdf] Pandhuan Desain Referensi Dekoder Erasure, Dekoder Erasure, Referensi Dekoder Erasure |
