英特爾擦除解碼器參考設計
針對英特爾® Quartus® Prime 設計套件進行了更新: 17.0
ID： 683099
版本： 2017.05.02
關於擦除解碼器參考設計
- 擦除解碼器是一種特殊類型的里德-所羅門解碼器，它使用非二進位、循環、線性區塊糾錯碼。
- 在具有擦除解碼功能的 Reed-Solomon 解碼器中，您可以修正的錯誤 (E) 和擦除 (E') 數量為：n – k = 2E + E'
- 其中n是區塊長度，k是訊息長度（nk等於奇偶校驗符號的數量）。
- 擦除解碼器僅考慮擦除，因此校正能力可以達到nk給出的最大值。解碼器接收通常由編碼系統內的解調器提供的擦除位置作為輸入，這可以指示某些接收到的代碼符號不可靠。設計不應超過擦除校正能力。該設計將其指示為擦除的符號視為零值。
特徵
- 針對 Stratix® 10 裝置
- 更正擦除
- 並聯運行
- 流量控制
擦除解碼器功能描述
- 擦除解碼器不會修正錯誤，只會修正擦除。它避免了里德-所羅門解碼所需的查找錯誤位置的複雜性。
- 設計演算法和架構與里德-所羅門解碼器不同。擦除解碼是編碼的一種形式。它嘗試透過滿足奇偶校驗方程，用 p=nk 符號填入輸入以形成有效的碼字。奇偶校驗矩陣和生成矩陣定義了奇偶校驗方程式。
- 此設計僅適用於小型 Reed-Solomon 碼，例如 RS(14,10)、RS(16,12)、RS(12,8) 或 RS(10,6)。對於少量奇偶校驗符號（p < k）使用此設計；對於大量奇偶校驗符號 (p > kp)，您應該使用生成矩陣。
- 擦除模式（由 n 位元寬的 in_era 輸入表示）對設計儲存奇偶校驗子矩陣的 ROM 進行定址。該設計只有 np = n! k！ n - k !可能的擦除模式。因此，設計中採用了位址壓縮模組。
- 該設計使用小於該位址並且恰好設定了p位元的位址數量來對位址進行編碼。
- 擦除解碼器在其輸入端接收任意速率的傳入符號，最大吞吐量為每週期的總區塊長度 n。您可以配置並行度和通道數，以便設計將傳入符號乘以對應於同時到達的不同碼字的平行通道數。
- 擦除解碼器在一個週期內產生完整的解碼碼字，包括校驗符號（多個通道的多個碼字）。
輸入緩衝區允許每個通道的平行符號數少於總區塊長度 (n)。英特爾建議您使用輸入頻寬，除非並行度取決於您的介面要求。
擦除解碼器IP核參數
| 範圍 | 法律價值 | 預設值 | 描述 |
| 頻道數 | 1至16 | 1 | 輸入通道數（C）來處理。 |
| 每個符號的位數 | 3至12 | 4 | 每個符號的位數（M). |
| 每個碼字的符號數 | 1 至 2M–1 | 14 | 每個碼字的符號總數（N). |
| 每個碼字的校驗符號數 | 1 至 N–1 | 4 | 每個碼字的校驗符號數量（R). |
| 每個通道的平行符號數 | 1 至 N | 14 | 每個碼字並行到達輸入的符號數量 (光合有效輻射) |
| 域多項式 | 任何有效的多項式 | 19 | 指定定義伽羅瓦域的本原多項式。 |
擦除解碼器介面和訊號
- Avalon-ST 介面支援背壓，這是一種流量控制機制，其中接收器可以指示來源停止傳送資料。
- Avalon-ST 輸入介面上的就緒延遲為 0；每節拍的符號數固定為 1。
- 時脈和重設介面驅動或接收時脈和重設訊號以同步 Avalon-ST 介面。
DSP IP 核中的 Avalon-ST 接口
- Avalon-ST 接口為從源接口到接收接口的數據傳輸定義了一個標準、靈活和模塊化的協議。
- 輸入接口是一個 Avalon-ST sink，輸出接口是一個 Avalon-ST source。 Avalon-ST 接口支持數據包傳輸，數據包在多個通道間交織。
- Avalon-ST 介面訊號可以描述支援單一資料流的傳統流接口，而無需了解通道或資料包邊界。此類介面通常包含資料、就緒訊號和有效訊號。 Avalon-ST 介面還可以支援更複雜的突發協議和資料包傳輸協議，資料包在多個通道上交錯傳輸。 Avalon-ST 介面本質上同步多通道設計，使您能夠實現高效的時分複用實現，而無需實現複雜的控制邏輯。
- Avalon-ST 接口支持背壓，這是一種流量控制機制，接收器可以向源發送信號以停止發送數據。 接收器通常在其 FIFO 緩衝區已滿或輸出擁塞時使用背壓來停止數據流。
相關資訊
- Avalon 接口規範
擦除解碼器 IP 核子訊號
時脈和重設訊號
| 姓名 | Avalon-ST 型 | 方向 | 描述 |
| 時鐘時鐘 | 時鐘 | 輸入 | 主系統時鐘。整個IP核工作在clk_clk的上升沿。 |
| 重置_重置_n | 重置_n | 輸入 | 置位時復位整個系統的低電平有效信號。 您可以異步斷言此信號。
但是，您必須將其置為與 clk_clk 訊號同步的狀態。當IP核從重設中恢復時，請確保其接收到的資料是完整的資料包。 |
Avalon-ST 輸入和輸出介面訊號
| 姓名 | Avalon-ST 型 | 方向 | 描述 |
| 準備就緒 | 準備好 | 輸出 | 資料傳輸就緒訊號指示接收器已準備好接受資料。接收器介面驅動 in_ready 訊號來控制介面上的資料流。接收器介面在目前clk上升沿捕獲資料介面訊號。 |
| 無效的 | 有效的 | 輸入 | 數據有效信號指示數據信號的有效性。 當您置位 in_valid 信號時，Avalon-ST 數據接口信號有效。 當您置低 in_valid 信號時，Avalon-ST 數據接口信號無效，必須忽略。 只要數據可用，您就可以斷言 in_valid 信號。 然而，接收器僅在 IP 內核置位 in_ready 信號時從源捕獲數據。 |
| 輸入資料[] | 數據 | 輸入 | 包含碼字符號的資料輸入。僅當 in_valid 置位時才有效。 in_data 訊號是一個向量，包含 C x 光合有效輻射 符號。如果 光合有效輻射 < N，每個通道的碼字經過幾個週期到達。 |
| 時代內 | 數據 | 輸入 | 指示哪些符號被擦除的資料輸入。僅當 in_valid 置位時才有效。它是一個向量，包含 C x 光合有效輻射 位元. |
| 準備就緒 | 準備好 | 輸入 | 資料傳輸就緒訊號表示下游模組已準備好接受資料。當您斷言 out_ready 訊號時，來源提供新資料（如果可用）；當您取消斷言 out_ready 訊號時，來源停止提供新資料。 |
| 輸出有效 | 有效的 | 輸出 | 數據有效訊號。只要 out_data 上有有效輸出，IP 核心就會將 out_valid 訊號置為高電位。 |
| 輸出數據 | 數據 | 輸出 | 包含 IP 核置位 out_valid 訊號時的解碼輸出。更正後的符號與輸入的順序相同。它是一個向量，包含 C x N 符號。 |
| 輸出錯誤 | 錯誤 | 輸出 | 表示不可糾正的碼字。 |
- 有效的 in_valid 訊號指示有效資料。
- 每個碼字可以經過幾個週期到達，具體取決於平行參數。此設計可追蹤輸入的結構，因此介面上不需要封包邊界。此設計的平行通道數透過複製所有並發通道的功能單元來提高吞吐量。此設計不使用 Avalon-ST 介面多通道支援。
- 當解碼器置位 out_valid 訊號時，它會在 out_data 上提供有效資料。
- 它每個週期輸出 C 個碼字，其中 C 是平行通道數。當 IP 核接收到不可修正的碼字時，即：當 IP 核超出擦除修正能力時，它會置位 out_error 訊號
擦除解碼器參考設計
英特爾公司。 版權所有。 英特爾、英特爾標識和其他英特爾標誌是英特爾公司或其子公司的商標。 英特爾根據英特爾的標准保證保證其 FPGA 和半導體產品的性能符合當前規格，但保留隨時更改任何產品和服務的權利，恕不另行通知。 除非英特爾明確書面同意，否則英特爾不承擔因應用或使用此處描述的任何信息、產品或服務而產生的任何責任或義務。 建議英特爾客戶在依賴任何已發布的信息以及為產品或服務下訂單之前獲取最新版本的設備規格。
其他名稱和品牌可能被聲稱為其他人的財產。
文件/資源
 |
英特爾擦除解碼器參考設計 [pdf] 指示 擦除解碼器參考設計、擦除解碼器、擦除解碼器參考 |
