Diseño de referencia del decodificador de borrado Intel

Actualizado para Intel® Quartus® Prime Design Suite:17.0
IDENTIFICACIÓN: 683099
Versión: 2017.05.02

Acerca del diseño de referencia del decodificador Erasure

• El Erasure Decoder es un tipo particular de decodificador Reed-Solomon que utiliza un código de corrección de errores de bloque lineal, cíclico y no binario.
• En un decodificador Reed-Solomon con capacidad de decodificación de borrado, el número de errores (E) y borrados (E') que puede corregir es: n – k = 2E + E'
• Donde n es la longitud del bloque y k es la longitud del mensaje (nk es igual al número de símbolos de paridad).
• El Decodificador de borrado solo considera borrados, por lo que la capacidad de corrección puede alcanzar el máximo dado por nk. El decodificador recibe como entrada las ubicaciones de borrado, típicamente proporcionadas por el demodulador dentro del sistema de codificación, que pueden indicar que ciertos símbolos de código recibidos no son confiables. El diseño no debe exceder la capacidad de corrección de borrado. El diseño trata los símbolos que indica como borrados como valor cero.

Características

• Apunta a dispositivos Stratix® 10
• Corrige borrados
• Operación paralela
• Control de flujo

Descripción funcional del decodificador de borrado

• El Decodificador de borrado no corrige errores, solo borra. Evita la complejidad de encontrar ubicaciones de error, que requiere la decodificación Reed-Solomon.
• El algoritmo de diseño y la arquitectura son diferentes a los de un decodificador Reed-Solomon. La decodificación de borrado es una forma de codificación. Intenta llenar la entrada con símbolos p=nk para formar una palabra de código válida, cumpliendo las ecuaciones de paridad. La matriz de paridad y la matriz generadora definen las ecuaciones de paridad.
• El diseño solo funciona con códigos Reed-Solomon pequeños, como RS(14,10), RS(16,12), RS(12,8) o RS(10,6). Para una pequeña cantidad de símbolos de paridad (p < k) use este diseño; para una gran cantidad de símbolos de paridad (p > kp), debe usar una matriz generadora.
• El patrón de borrado (representado por la entrada in_era de n bits de ancho) se dirige a la ROM donde el diseño almacena las submatrices de paridad. El diseño solo tiene np = n! k! norte - k! posibles patrones de borrado. Por lo tanto, el diseño utiliza un módulo de compresión de direcciones.
• El diseño codifica la dirección con el número de direcciones que son más pequeñas que la dirección y tienen exactamente p bits configurados.
• El Erasure Decoder recibe en su entrada cualquier tasa de símbolos entrantes, hasta la longitud total del bloque n por ciclo para el máximo rendimiento. Puede configurar el paralelismo y la cantidad de canales, de modo que el diseño multiplique los símbolos entrantes por la cantidad de canales en paralelo que corresponden a diferentes palabras clave que llegan al mismo tiempo.
• El decodificador de borrado produce la palabra clave decodificada completa, incluidos los símbolos de verificación, en un ciclo (varias palabras clave para varios canales).

Un búfer de entrada le permite tener una cantidad de símbolos paralelos por canal menor que la longitud total del bloque (n). Intel recomienda utilizar el ancho de banda de entrada, a menos que el paralelismo dependa de los requisitos de su interfaz.

Erasure Decoder IP Core Parámetros

Parámetro	Valores legales	Valor predeterminado	Descripción
Número de canales	1 a 16	1	El número de canales de entrada (C) procesar.
Número de bits por símbolo	3 a 12	4	El número de bits por símbolo (M).
Número de símbolos por palabra clave	1 a 2M–1	14	El número total de símbolos por palabra clave (N).
Número de símbolos de verificación por palabra clave	1 a N–1	4	El número de símbolos de verificación por palabra clave (R).
Número de símbolos paralelos por canal	1 a N	14	El número de símbolos que llegan en paralelo a la entrada de cada palabra clave (PAR)
Polinomio de campo	Cualquier polinomio válido	19	Especifica el polinomio primitivo que define el campo de Galois.

Interfaces y señales del decodificador de borrado

• La interfaz Avalon-ST admite contrapresión, que es un mecanismo de control de flujo, donde un sumidero puede indicar a una fuente que deje de enviar datos.
• La latencia lista en la interfaz de entrada Avalon-ST es 0; el número de símbolos por tiempo se fija en 1.
• Las interfaces de reloj y reinicio activan o reciben la señal de reloj y reinicio para sincronizar las interfaces Avalon-ST.

Interfaces Avalon-ST en núcleos IP DSP

• Las interfaces de Avalon-ST definen un protocolo estándar, flexible y modular para transferencias de datos desde una interfaz de origen a una interfaz receptora.
• La interfaz de entrada es un receptor Avalon-ST y la interfaz de salida es una fuente Avalon-ST. La interfaz Avalon-ST admite transferencias de paquetes con paquetes intercalados a través de múltiples canales.
• Las señales de la interfaz Avalon-ST pueden describir las interfaces de transmisión tradicionales que admiten un solo flujo de datos sin conocimiento de los canales o los límites de los paquetes. Estas interfaces suelen contener señales de datos, listas y válidas. Las interfaces Avalon-ST también pueden admitir protocolos más complejos para transferencias de ráfagas y paquetes con paquetes intercalados en múltiples canales. La interfaz Avalon-ST sincroniza inherentemente los diseños multicanal, lo que le permite lograr implementaciones eficientes y multiplexadas en el tiempo sin tener que implementar una lógica de control compleja.
• Las interfaces Avalon-ST admiten contrapresión, que es un mecanismo de control de flujo en el que un sumidero puede enviar una señal a una fuente para que deje de enviar datos. El sumidero generalmente usa contrapresión para detener el flujo de datos cuando sus búferes FIFO están llenos o cuando hay congestión en su salida.

Información relacionada

• Especificaciones de la interfaz Avalon

Decodificador de borrado de señales IP Core

Señales de reloj y reinicio

Nombre	Tipo Avalon-ST	Dirección	Descripción
clk_clk	Clic	Aporte	El reloj del sistema principal. Todo el núcleo de IP opera en el borde ascendente de clk_clk.
reset_reset_n	restablecer_n	Aporte	Una señal baja activa que restablece todo el sistema cuando se afirma. Puede afirmar esta señal de forma asíncrona. Sin embargo, debe desactivarlo de forma síncrona con la señal clk_clk. Cuando el núcleo de IP se recupere del reinicio, asegúrese de que los datos que recibe sean un paquete completo.

Señales de interfaz de entrada y salida de Avalon-ST

Nombre	Tipo Avalon-ST	Dirección	Descripción
en_listo	listo	Producción	Señal de transferencia de datos lista para indicar que el sumidero está listo para aceptar datos. La interfaz receptora impulsa la señal in_ready para controlar el flujo de datos a través de la interfaz. La interfaz sumidero captura las señales de la interfaz de datos en el flanco ascendente del reloj actual.
inválido	válido	Aporte	Señal de datos válidos para indicar la validez de las señales de datos. Cuando afirma la señal in_valid, las señales de la interfaz de datos Avalon-ST son válidas. Cuando desactiva la señal in_valid, las señales de la interfaz de datos Avalon-ST no son válidas y deben ignorarse. Puede afirmar la señal in_valid siempre que haya datos disponibles. Sin embargo, el sumidero solo captura los datos de la fuente cuando el núcleo de IP afirma la señal in_ready.
en_datos[]	datos	Aporte	Entrada de datos que contiene los símbolos de la palabra clave. Válido solo cuando se afirma in_valid. La señal in_data es un vector que contiene C x PAR simbolos Si PAR < N, la palabra clave de cada canal llega durante varios ciclos.
en_era	datos	Aporte	Entrada de datos que indica qué símbolos son borrados. Válido solo cuando se afirma in_valid. Es un vector que contiene C x PAR Pedazos.
listo_listo	listo	Aporte	Señal de transferencia de datos lista para indicar que el módulo aguas abajo está listo para aceptar datos. La fuente proporciona nuevos datos (si están disponibles) cuando activa la señal out_ready y deja de proporcionar nuevos datos cuando anula la activación de la señal out_ready.
out_valid	válido	Producción	Señal válida de datos. El núcleo de IP afirma que la señal out_valid es alta, siempre que haya una salida válida en out_data.
datos_fuera	datos	Producción	Contiene salida decodificada cuando el IP Core afirma la señal out_valid. Los símbolos corregidos están en el mismo orden en que se ingresaron. Es un vector que contiene C x N símbolos.
fuera_error	error	Producción	Indica una palabra clave no corregible.

• Una señal afirmada in_valid indica datos válidos.
• Cada palabra clave puede llegar en varios ciclos, dependiendo del parámetro de paralelismo. El diseño rastrea la estructura de la entrada, por lo que no requiere límites de paquetes en la interfaz. El número de canales en paralelo del diseño aumenta el rendimiento al replicar las unidades funcionales para todos los canales concurrentes. Este diseño no utiliza el soporte de múltiples canales de la interfaz Avalon-ST.
• Cuando el decodificador afirma la señal out_valid, proporciona datos válidos sobre out_data.
• Produce palabras de código C por ciclo, donde C es el número de canales en paralelo. El núcleo de IP afirma la señal out_error cuando recibe una palabra de código no corregible, es decir, cuando el núcleo de IP excede la capacidad de corrección de borrado.

Diseño de referencia del decodificador de borrado
Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos semiconductores y FPGA según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad u obligación que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la versión más reciente de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.
Otros nombres y marcas pueden ser reclamados como propiedad de terceros.

Documentos / Recursos

Diseño de referencia del decodificador de borrado Intel [pdf] Instrucciones Diseño de referencia del decodificador de borrado, decodificador de borrado, referencia del decodificador de borrado

Referencias

• Manual de usuario