intel FPGA SDK kanggo OpenCL User Guide

FPGA SDK kanggo OpenCL
Pandhuan pangguna

UG-OCL009
2017.05.08
Dianyari pungkasan kanggo Intel® Quartus® Prime Design Suite: 17.0

Langganan
Kirimi Umpan Balik

Isine ndhelikake

1 Intel® FPGA SDK kanggo OpenCL™ Intel® Cyclone®V SoC Development Kit Reference Platform Porting Guide

2 Dokumen / Sumber Daya

2.1 Referensi

3 Kiriman sing gegandhengan

Intel® FPGA SDK kanggo OpenCL™ Intel® Cyclone®V SoC Development Kit Reference Platform Porting Guide

V SoC Development Kit Reference Platform Porting Guide nggambarake desain hardware lan software saka Intel Cyclone V SoC Development Kit Reference Platform (c5soc) kanggo digunakake karo Intel Software Development Kit (SDK) kanggo OpenCL Intel ® FPGA SDK kanggo OpenCL ™ Intel Cyclone ® . Sadurunge miwiti, Intel banget nyaranake supaya sampeyan ngerti isi dokumen ing ngisor iki:

Intel FPGA SDK kanggo OpenCLIntel Cyclone V SoC Pandhuan Miwiti

Intel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna
Buku Panduan Piranti Cyclone V, Volume 3: Manual Referensi Teknis Sistem Prosesor Keras Kajaba iku, deleng Cyclone V SoC Development Kit lan kaca SoC Embedded Design Suite saka Altera websitus kanggo informasi luwih lengkap. 1 2

manungsa waé: Intel nganggep yen sampeyan duwe pangerten sing jero babagan Intel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna. Cyclone V SoC Development Kit Reference Platform Porting Guide ora njlèntrèhaké panggunaan Toolkit Platform Kustom SDK kanggo ngleksanakake Platform Kustom kanggo Kit Pengembangan SoC Cyclone V. Iku mung njlèntrèhaké beda antarane dhukungan SDK ing Siklon V SoC Development Kit lan Intel FPGA SDK umum kanggo OpenCL Custom Platform.

Pranala sing gegandhengan

Intel FPGA SDK kanggo OpenCL Cyclone V SoC Pandhuan Miwiti
Intel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna

Buku Pegangan Piranti Siklon V, Volume 3: Manual Referensi Teknis Sistem Prosesor Keras
Cyclone V SoC Development Kit lan SoC Embedded Design Suite kaca ing Altera websitus

OpenCL lan logo OpenCL minangka merek dagang Apple Inc. sing digunakake kanthi ijin saka Khronos Group™.
Intel FPGA SDK kanggo OpenCL adhedhasar Spesifikasi Khronos sing diterbitake, lan wis lulus Proses Pengujian Kesesuaian Khronos. Status kesesuaian saiki bisa ditemokake ing www.khronos.org/conformance.

Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus lan Stratix tembung lan logo iku merek dagang saka Intel Corporation utawa anak perusahaan ing AS lan/utawa negara liyane. Intel njamin kinerja FPGA lan produk semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan kanggo produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.
* Jeneng lan merek liyane bisa diklaim minangka properti wong liya.

1.1.1 Siklon V SoC Development Kit Referensi Papan Platform
Intel FPGA SDK kanggo OpenCL Cyclone V SoC Development Kit Reference Platform kalebu rong varian papan.

papan c5soc
Papan standar iki menehi akses menyang rong bank memori DDR. HPS DDR bisa diakses dening FPGA lan CPU. FPGA DDR mung bisa diakses dening FPGA.
papan c5soc_sharedonly
varian Papan iki ngandhut mung panyambungan HPS DDR. FPGA DDR ora bisa diakses. Varian Papan iki luwih efisien area amarga kurang hardware perlu kanggo ndhukung siji bank memori DDR. Papan c5soc_sharedonly uga platform prototyping apik kanggo Papan produksi final karo bank memori DDR siji.
Kanggo ngarahake varian papan iki nalika ngumpulake kernel OpenCL, lebokake pilihan -board c5soc_sharedonly ing printah aoc sampeyan.
Kanggo informasi luwih lengkap ing -board pilihan saka printah aoc, deleng Intel FPGA SDK kanggo OpenCL Programming Guide.

Pranala sing gegandhengan
Nglumpukake Kernel kanggo Papan FPGA Tertentu (–board )
1.1.2 Isi Platform Referensi Kit Pengembangan SoC Cyclone V
Platform Referensi Kit Pengembangan Cyclone V SoC kalebu ing ngisor iki files lan direktori:

File utawa Direktori	Katrangan
board_env.xml	Basa Markup eXtensible (XML) file sing nggambarake c5soc menyang Intel FPGA SDK kanggo OpenCL.
linux_sd_card_image.tgz	Gambar kertu flash SD sing dikompres file sing ngemot kabeh pangguna SDK perlu nggunakake Siklon V SoC Development Kit karo SDK.
lengen32	Direktori sing ngemot ing ngisor iki:

1.1.3 Fitur Relevan saka Cyclone V SoC Development Kit

Dhaptar ing ngisor iki nyorot komponen lan fitur Cyclone V SoC Development Kit sing cocog karo Intel FPGA SDK kanggo OpenCL:

Dual-inti ARM Cortex-A9 CPU nganggo 32-bit Linux.

Advanced eXtensible Interface (AXI) bus antarane HPS lan kain inti FPGA.
Loro pengontrol memori DDR hardened, saben nyambung menyang 1 gigabyte (GB) DDR3 SDRAM.
- Siji pengontrol DDR mung bisa diakses ing inti FPGA (yaiku, FPGA DDR).
- Kontroler DDR liyane bisa diakses dening HPS lan FPGA (yaiku, HPS DDR). Kontroler bareng iki ngidini enggo bareng memori gratis ing antarane CPU lan inti FPGA.

CPU bisa ngatur maneh kain inti FPGA.

1.1.3.1 Siklon V SoC Development Kit Referensi Sasaran lan Keputusan Desain Platform Intel dhasar implementasine Cyclone V SoC Development Kit Referensi Platform ing sawetara gol lan pancasan desain. Intel nyaranake sampeyan nimbang tujuan lan keputusan kasebut nalika sampeyan ngirim Platform Referensi iki menyang papan SoC FPGA.
Ing ngisor iki tujuan desain c5soc:

Nyedhiyani bandwidth paling dhuwur ing antarane kernel ing FPGA lan sistem memori DDR.
Priksa manawa komputasi ing FPGA (yaiku, kernel OpenCL) ora ngganggu tugas CPU liyane sing bisa uga kalebu periferal servis.

Ninggalake sumber daya FPGA sabisa kanggo komputasi kernel tinimbang komponen antarmuka.

Ing ngisor iki minangka keputusan desain tingkat dhuwur sing minangka akibat langsung saka tujuan desain Intel:

Platform Referensi mung nggunakake pengontrol memori DDR hard kanthi konfigurasi sing paling akeh (256 bit).
FPGA komunikasi karo HPS DDR memori controller langsung, tanpa nglibatno bis AXI lan switch L3 nang HPS. Komunikasi langsung menehi bandwidth paling apik kanggo DDR, lan tansah etungan FPGA saka ngganggu komunikasi antarane CPU lan periphery sawijining.
Scatter-klumpukne akses memori langsung (SG-DMA) ora bagean saka logika antarmuka FPGA. Tinimbang nransfer jumlah gedhe saka data antarane sistem memori DDR, nyimpen data ing HPS DDR sambungan. Akses langsung menyang memori CPU dening FPGA luwih efisien tinimbang DMA. Ngirit sumber daya hardware (yaiku area FPGA) lan nyederhanakake driver kernel Linux.
Pènget: Transfer memori antarane sistem HPS DDR sambungan lan sistem DDR sing mung diakses kanggo FPGA alon banget. Yen sampeyan milih
mindhah memori kanthi cara iki, gunakake mung kanggo jumlah data sing sithik.
Host lan piranti nindakake transfer data non-DMA antarane siji liyane liwat jembatan HPS-kanggo-FPGA (H2F), mung nggunakake port 32-dicokot siji. Alasane, tanpa DMA, kernel Linux mung bisa ngetokake panjalukan maca utawa nulis siji 32-bit, dadi ora perlu duwe sambungan sing luwih akeh.
Tuan rumah ngirim sinyal kontrol menyang piranti liwat jembatan H2F (LH2F) sing entheng.
Amarga sinyal kontrol saka host menyang piranti minangka sinyal bandwidth sing kurang, jembatan LH2F cocog kanggo tugas kasebut.

1.2 Porting Platform Referensi menyang Papan FPGA SoC Panjenengan
Kanggo port Cyclone V SoC Development Kit Reference Platform menyang papan SoC FPGA sampeyan, tindakake tugas ing ngisor iki:

Pilih siji memori DDR utawa loro memori DDR versi c5soc Reference Platform minangka titik wiwitan desain.
Nganyari lokasi pin ing ALTERAOCLSDKROOT/board/c5soc/ /top.qsf file, ing ngendi ALTERAOCLSDKROOT minangka dalan menyang lokasi Intel FPGA SDK kanggo instalasi OpenCL, lan yaiku jeneng direktori varian papan. Direktori c5soc_sharedonly kanggo varian Papan karo siji sistem memori DDR. Direktori c5soc kanggo varian Papan karo rong sistem memori DDR.
Nganyari setelan DDR kanggo blok HPS lan/utawa FPGA SDRAM ing ALTERAOCLSDKROOT/board/c5soc/ /system.qsys file.
4. Kabeh Intel FPGA SDK kanggo OpenCL desain Papan preferred kudu entuk penutupan wektu dijamin. Dadi, panggonan desain kudu resik wektu. Kanggo port partisi papan c5soc (acl_iface_partition.qxp) menyang papan SoC FPGA, tindakake tugas ing ngisor iki:
Kanggo instruksi rinci babagan ngowahi lan njaga partisi papan, deleng Quartus
Kompilasi Tambahan Perdhana kanggo Desain Hierarkis lan Berbasis Tim ing Buku Panduan Edisi Standar Perdhana Quartus.
a. Copot acl_iface_partition.qxp saka direktori ALTERAOCLSDKROOT/board/c5soc/c5soc.
b. Aktifake wilayah LogicLock ™ acl_iface_region kanthi ngganti printah Tcl set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region menyang set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
c. Kompilasi kernel OpenCL kanggo papan sampeyan.
d. Yen perlu, atur ukuran lan lokasi wilayah LogicLock.
e. Yen sampeyan wareg yen panggonan desain sampeyan wis resik wektu, ekspor partisi kasebut minangka acl_iface_partition.qxp Quartus Prime Exported Partition File.
Kaya sing diterangake ing bagean Nggawe Alur Wektu Dijamin saka AIntel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna, kanthi ngimpor .qxp iki file menyang desain tingkat paling dhuwur, sampeyan nepaki syarat nyediakake desain Papan karo aliran penutupan wektu dijamin.
Kanggo faktor sing bisa mengaruhi kualitas asil (QoR) partisi sing diekspor, deleng Pertimbangan Kualitas Umum kanggo bagean Partisi Papan sing diekspor ing Intel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna.
f. Pateni wilayah LogicLock acl_iface_region kanthi mbalekake printah ing Langkah 2 bali menyang set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
Yen papan SoC FPGA sampeyan nggunakake pin lan pinggiran blok HPS sing beda-beda, gawe ulang preloader lan sumber wit piranti (DTS) file. Yen sampeyan ngganti setelan pengontrol memori HPS DDR, regenerate preloader.
Nggawe gambar kertu SD flash.
Nggawe Custom Platform, kang kalebu gambar kertu SD flash.
Coba nggawe versi lingkungan runtime saka Custom Platform kanggo digunakake karo Intel FPGA Runtime Environment (RTE) kanggo OpenCL. Versi RTE saka Custom Platform ora kalebu direktori hardware lan gambar kertu SD flash. Platform Kustom iki dimuat menyang sistem SoC FPGA kanggo ngidini aplikasi host bisa mlaku. Ing kontras, versi SDK saka Custom Platform perlu kanggo SDK kanggo ngumpulake kernel OpenCL.
Tip: Sampeyan bisa nggunakake versi SDK saka Custom Platform kanggo RTE. Kanggo nyimpen
papan, mbusak gambar kertu SD flash saka versi RTE saka Custom Platform.
Tes Platform Kustom sampeyan.
Deleng bagean Testing Hardware Design ing Intel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna kanggo informasi luwih lengkap.

Pranala sing gegandhengan

Nguji Desain Hardware
Kompilasi Incremental Quartus Prime kanggo Desain Hierarkis lan Berbasis Tim

Nggawe Alur Wektu Dijamin
Kualitas Umum Pertimbangan Asil kanggo Partisi Papan Ekspor

1.2.1 Nganyari Platform Referensi Ported
Ing versi saiki Cyclone V SoC Development Kit Reference Platform, pamblokiran HPS ana ing njero partisi sing nemtokake kabeh logika nonkernel. Nanging, sampeyan ora bisa ngekspor HPS minangka bagéan saka .qxp file. Kanggo nganyari ana Custom Platform sing diowahi saka versi c5soc sadurungé, ngleksanakake aliran pengawetan QXP, nganyari gambar kertu SD lampu kilat diwenehi lingkungan runtime paling anyar, lan nganyari board_spec.xml. file kanggo ngaktifake otomatisasi.
Altera® SDK kanggo OpenCL versi 14.1 lan ngluwihi probe board_spec.xml file kanggo informasi Papan, lan ngleksanakake nganyari otomatis. Amarga sampeyan ngowahi
desain dening ngleksanakake aliran pengawetan QXP, sampeyan kudu nganyari board_spec.xml file menyang format ing versi saiki. Nganyari ing file ngidini SDK mbedakake antarane Platform Custom sing ora diawetake lan Platform Custom adhedhasar QXP saiki. Waca Custom Platform Automigration kanggo Kompatibilitas Maju ing Intel FPGA SDK kanggo OpenCL Custom Platform Toolkit Pandhuan pangguna kanggo informasi luwih lengkap.

Kanggo ngleksanakake aliran pengawetan QXP ing Siklon V SoC FPGA desain hardware sing njejeri saka versi c5soc sadurungé, tindakake langkah ing ngisor iki kanggo nggawe subpartisi kanggo ngilangi HPS saka .qxp. file:
a. Sadurunge nggawe partisi sak logika nonkernel, gawe partisi sak HPS ing .qsf Quartus Prime Settings File.
Kanggo example:
# Partisi kanthi manual conto sing model set_instance_assignment I/O khusus HPS -jeneng PARTITION_HIERARCHY borde_18261 -kanggo "system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:hps_0|system_acl_iface_hps|system_acl_iface_hps system_acl_iface_hps_0_hps_io_border:border" -section_id"system_acl_iface_hps_0_hps_io_border:border"
# Setel partisi dadi jinis HPS_PARTITION supaya bisa diproses kanthi bener dening Quartus liyane
set_global_assignment -name PARTITION_TYPE HPS_PARTITION -section_id "system_acl_iface_hps_0_hps_io_border:border"
quartus_cdb ndhuwur -c ndhuwur
–incremental_compilation_export=acl_iface_partition.qxp
–incremental_compilation_export_partition_name=acl_iface_partition
–incremental_compilation_export_post_synth=on
–incremental_compilation_export_post_fit=on
–incremental_compilation_export_routing=on
–incremental_compilation_export_flatten=off
Sawise sampeyan ngilangi HPS saka partisi, sampeyan bisa ngimpor .qxp file lan ngumpulake desain sampeyan.
Nganyari gambar kertu SD flash nganggo versi Intel FPGA RTE saiki kanggo OpenCL kanthi nindakake tugas ing ngisor iki:
a. Gunung ing file Tabel alokasi (fat32) lan ditambahi file sistem (ext3) partisi ing gambar sing ana minangka piranti loop-back. Kanggo instruksi rinci, waca Langkah 2 ing Nggawe Gambar Kartu SD Flash.
b. Ing /home/root/opencl_arm32_rte direktori, mbusak files saka versi sadurungé saka RTE.
c. Ngundhuh lan mbongkar versi RTE saiki menyang direktori /home/root/opencl_arm32_rte.
d. Ing /driver/version.h file saka Custom Platform, nganyari assignment ACL_DRIVER_VERSION kanggo . (kanggo example, 16.1.x, ngendi 16.1 punika SDK verison, lan x versi driver sing disetel).
e. Mbangun maneh driver.
f. Busak folder hardware saka Custom Platform. Nyalin Custom Platform, bebarengan karo driver sing dianyari, menyang direktori /home/root/opencl_arm_rte/board.
g. Nyalin Altera.icd file saka direktori /home/root/opencl_arm32_rte lan ditambahake menyang direktori /etc/OpenCL/vendor.
h. Copot lan nyoba gambar anyar. Kanggo instruksi rinci, deleng Langkah 8 nganti 11 ing Nggawe Gambar Kartu SD Flash.

Pranala sing gegandhengan

Nggawe Gambar Kartu Flash SD ing kaca 14
Sampeyan uga duwe pilihan kanggo nggawe gambar kertu SD flash anyar.
Otomasi Platform Khusus kanggo Kompatibilitas Maju

1.3 Dhukungan Piranti Lunak kanggo Memori Bersama
Memori fisik sing dienggo bareng antarane FPGA lan CPU minangka memori sing disenengi kanggo kernel OpenCL sing mlaku ing SoC FPGA. Amarga FPGA ngakses memori fisik sambungan, minangka gantos kanggo memori virtual sambungan, iku ora duwe akses menyang tabel kaca CPU sing peta alamat virtual pangguna kanggo alamat kaca fisik.
Kanthi gati kanggo hardware, OpenCL kernels ngakses memori fisik sambungan liwat sambungan langsung menyang controller memori hard HPS DDR. Babagan piranti lunak, dhukungan kanggo memori fisik sing dienggo bareng kalebu pertimbangan ing ngisor iki:

Implementasi piranti lunak khas kanggo ngalokasi memori ing CPU (kanggo example, malloc () fungsi) ora bisa nyedhiakke wilayah memori sing FPGA bisa digunakake.
Memori sing fungsi malloc () nyedhiakke iku cedhak ing papan alamat memori virtual, nanging sembarang kaca fisik ndasari ora kamungkinan kanggo contiguous fisik. Dadi, host kudu bisa nyedhiakke wilayah memori sing cedhak karo fisik. Nanging, kemampuan iki ora ana ing aplikasi ruang pangguna ing Linux. Mulane, driver kernel Linux kudu nindakake alokasi kasebut.
Driver kernel OpenCL SoC FPGA Linux kalebu fungsi mmap () kanggo nyedhiakke memori fisik sing dienggo bareng lan peta menyang ruang pangguna. Fungsi mmap () nggunakake telpon kernel Linux standar dma_alloc_coherent () kanggo njaluk wilayah memori fisik-cedhak kanggo nuduhake karo piranti.
Ing kernel Linux standar, dma_alloc_coherent () ora nyedhiakke memori fisik-contiguous luwih saka 0.5 megabyte (MB) ing ukuran. Kanggo ngidini dma_alloc_coherent () kanggo nyedhiakke jumlah gedhe saka memori fisik-contiguous, mbisakake fitur allocator memori contiguous (CMA) kernel Linux banjur recompile kernel Linux.
Kanggo Cyclone V SoC Development Kit Reference Platform, CMA ngatur 512 MB saka 1 GB memori fisik. Sampeyan bisa nambah utawa nyuda nilai iki, gumantung saka jumlah memori bareng sing dibutuhake aplikasi. Telpon dma_alloc_coherent () bisa uga ora bisa nyedhiakke 512 MB memori fisik sing cedhak; Nanging, bisa ajeg njupuk kira-kira 450 MB memori.

CPU bisa cache memori sing dma_alloc_coherent () nelpon allocates. Utamane, operasi nulis saka aplikasi host ora katon ing kernel OpenCL. Fungsi mmap () ing driver kernel OpenCL SoC FPGA Linux uga ngemot telpon menyang pgprot_noncached () utawa fungsi remap_pf_range () kanggo mateni cache kanggo wilayah memori iki kanthi jelas.
Sawise fungsi dma_alloc_coherent () allocates memori fisik-contiguous, mmap () fungsi bali alamat virtual kanggo awal sawetara, kang span alamat memori sampeyan nyedhiakke. Aplikasi host mbutuhake alamat virtual iki kanggo ngakses memori. Ing sisih liya, kernel OpenCL mbutuhake alamat fisik. Driver kernel Linux nglacak pemetaan alamat virtual-to-physical. Sampeyan bisa map alamat fisik sing mmap () bali menyang alamat fisik nyata kanthi nambah pitakonan kanggo driver.
Panggilan aocl_mmd_shared_mem_alloc() MMD application programming interface (API) kalebu pitakon ing ngisor iki:
a. Fungsi mmap () sing allocates memori lan ngasilake alamat virtual.
b. Pitakon ekstra sing peta alamat virtual bali menyang alamat fisik.
Panggilan API MMD aocl_mmd_shared_mem_alloc() banjur ngasilake rong alamat
-alamat bali sing nyata yaiku alamat virtual, lan alamat fisik menyang device_ptr_out.
Cathetan: Pembalap mung bisa map alamat virtual sing fungsi mmap () bali menyang alamat fisik. Yen sampeyan njaluk alamat fisik saka pointer virtual liyane, pembalap bakal ngasilake nilai NULL.

Pènget: Intel FPGA SDK kanggo perpustakaan runtime OpenCL nganggep yen memori sing dienggo bareng minangka memori pisanan sing didaftar ing board_spec.xml file. Ing tembung liya, alamat fisik sing dipikolehi driver kernel Linux dadi alamat Avalon® sing dilewati kernel OpenCL menyang HPS SDRAM.
Babagan pustaka runtime, gunakake telpon clCreateBuffer () kanggo nyedhiyakake memori sing dienggo bareng minangka buffer piranti kanthi cara ing ngisor iki:

Kanggo varian Papan loro-DDR karo loro memori sambungan lan nonshared, clCreateBuffer () allocates memori sambungan yen sampeyan nemtokake flag CL_MEM_USE_HOST_PTR. Nggunakake panji liyane nyebabake clCreateBuffer () nyedhiakke buffer ing memori nonshared.
Kanggo varian Papan siji-DDR karo mung memori sambungan, clCreateBuffer () allocates memori sambungan preduli saka flag sampeyan nemtokake.
Saiki, dhukungan Linux 32-bit ing CPU ARM ngatur tingkat dhukungan memori sing dienggo bareng ing perpustakaan runtime SDK. Ing tembung liyane, perpustakaan runtime dikompilasi menyang lingkungan liyane (kanggo example, x86_64 Linux utawa 64-dicokot Windows) ora ndhukung memori sambungan.
C5soc ora ngleksanakake memori heterogen kanggo mbedakake antarane memori sing dienggo bareng lan sing ora dienggo bareng amarga alasan ing ngisor iki:
1. Sajarah-Dhukungan memori heterogen ora kasedhiya nalika dhukungan memori bareng asline digawe.
2. Antarmuka seragam-Amarga OpenCL minangka standar mbukak, Intel njaga konsistensi antarane vendor platform komputasi heterogen. Mulane, antarmuka sing padha karo arsitektur vendor Papan liyane digunakake kanggo nyedhiakke lan nggunakake memori sambungan.

1.4 Konfigurasi ulang FPGA
Kanggo FPGA SoC, CPU bisa ngatur maneh kain inti FPGA tanpa ngganggu operasi CPU. Blok hardware Manager FPGA sing straddles HPS lan FPGA inti nindakake reconfiguration. Kernel Linux kalebu driver sing ngidini akses gampang menyang Manager FPGA.

Kanggo view status inti FPGA, ngundang cat /sys/class/fpga/fpga0/ perintah status.
Utilitas program Intel FPGA SDK kanggo OpenCL kasedhiya karo Cyclone V SoC Development Kit Reference Platform nggunakake antarmuka iki kanggo program FPGA. Nalika reprogramming inti FPGA karo CPU mlaku, utilitas program nindakake kabeh tugas ing ngisor iki:
1. Sadurunge reprogramming, mateni kabeh kreteg komunikasi antarane FPGA lan HPS, loro H2F lan LH2F kreteg.
Aktifake maneh kreteg kasebut sawise reprogramming rampung.
Manungsa waé: Sistem OpenCL ora nggunakake jembatan FPGA-to-HPS (F2H). Deleng bagean Antarmuka HPS-FPGA ing Buku Pegangan Piranti Siklon V, Volume 3: Manual Referensi Teknis Sistem Prosesor Keras kanggo informasi luwih lengkap.
2. Mesthekake yen link antarane FPGA lan controller HPS DDR dipatèni sak reprogramming.
3. Priksa manawa FPGA interrupts ing FPGA dipatèni sak reprogramming.
Uga, ngabari driver kanggo nolak sembarang interrupts saka FPGA sak reprogramming.

Rujuk kode sumber utilitas program kanggo rincian babagan implementasine nyata.

Pènget: Aja ngganti konfigurasi HPS DDR controller nalika CPU mlaku.
Mengkono bisa nyebabake kesalahan sistem fatal amarga sampeyan bisa ngganti konfigurasi pengontrol DDR nalika ana transaksi memori sing luar biasa saka CPU. Iki tegese nalika CPU mlaku, sampeyan ora bisa reprogram inti FPGA karo gambar sing nggunakake HPS DDR ing konfigurasi beda.
Elinga yen sistem OpenCL, lan desain referensi Golden Hardware kasedhiya karo Intel SoC FPGA Embedded Design Suite (EDS), nyetel HPS DDR menyang mode siji 256-dicokot.
Bagean sistem CPU kayata prediktor cabang utawa prefetcher tabel kaca bisa ngetokake perintah DDR sanajan katon ora ana sing mlaku ing CPU.
Mulane, wektu boot mung wektu aman kanggo nyetel konfigurasi controller HPS DDR.
Iki uga nuduhake yen U-boot kudu duwe binar mentah file (.rbf) gambar kanggo mbukak menyang memori. Yen ora, sampeyan bisa ngaktifake HPS DDR karo port sing ora digunakake ing FPGA lan banjur bisa ngganti konfigurasi port kasebut. Mulane, driver kernel OpenCL Linux ora kalebu logika sing dibutuhake kanggo nyetel konfigurasi pengontrol HPS DDR.
Paket dual in-line (DIP) SW3 ngalih ing Cylone V SoC Development Kit ngontrol wangun samesthine saka gambar .rbf (yaiku, apa file dikompres lan/utawa dienkripsi). C5soc, lan Desain Referensi Perangkat Keras Emas sing kasedhiya karo SoC EDS, kalebu gambar .rbf sing dikompres nanging ora dienkripsi. Setelan ngalih SW3 DIP diterangake ing Intel FPGA SDK kanggo OpenCL Cyclone V SoC Pandhuan Miwiti cocog karo konfigurasi gambar .rbf iki.

Pranala sing gegandhengan

Antarmuka HPS-FPGA
Konfigurasi Ngalih SW3

1.4.1 Rincian Arsitektur Sistem FPGA
Dhukungan kanggo Cyclone V SoC Development Kit Reference Platform adhedhasar Stratix® V Reference Platform (s5_ref), kasedhiya karo Intel FPGA SDK kanggo OpenCL.
Organisasi sakabèhé saka sistem c5soc Qsys lan driver kernel meh padha karo ing s5_ref.
Komponen inti FPGA ing ngisor iki padha ing c5soc lan s5_ref:

Blok VERSION_ID
Mekanisme istirahat

Pembagi bank memori
Antarmuka snoop cache
Jam kernel

Kontrol akses register (CRA) pamblokiran

1.5 Nggawe Gambar Kartu Flash SD
Amarga Siklon V SoC FPGA minangka sistem lengkap ing chip, sampeyan tanggung jawab kanggo ngirim definisi lengkap sistem kasebut. Intel ngajak sampeyan ngirim ing wangun gambar kertu SD flash. Intel FPGA SDK kanggo pangguna OpenCL mung bisa nulis gambar menyang kertu lampu kilat SD mikro lan papan SoC FPGA siap digunakake.
Ngowahi Gambar Kartu Flash SD sing Ana ing kaca 13
Intel nyaranake sampeyan mung ngowahi gambar sing kasedhiya karo Cyclone V SoC Development Kit Reference Platform. Sampeyan uga duwe pilihan kanggo nggawe gambar kertu SD flash anyar.
Nggawe Gambar Kartu Flash SD ing kaca 14
Sampeyan uga duwe pilihan kanggo nggawe gambar kertu SD flash anyar.

1.5.1 Ngowahi Gambar Card SD Flash Card Ana
Intel nyaranake sampeyan mung ngowahi gambar sing kasedhiya karo Cyclone V SoC
Platform Referensi Kit Pangembangan. Sampeyan uga duwe pilihan kanggo nggawe gambar kertu SD flash anyar.
Gambar c5soc linux_sd_card_image.tgz file kasedhiya ing direktori ALTERAOCLSDKROOT / papan / c5soc, ngendi ALTERAOCLSDKROOT TCTerms path saka Intel FPGA SDK kanggo direktori instalasi OpenCL kang.

manungsa waé: Kanggo ngowahi gambar kertu SD flash, sampeyan kudu duwe hak istimewa root utawa sudo.

Kanggo decompress $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz file, mbukak printah tar xvfzlinux_sd_card_image.tgz.
Kompilasi hello_world OpenCL example desain nggunakake dhukungan Custom Platform. Ganti jeneng .rbf file sing Intel FPGA SDK kanggo OpenCL Offline Compiler ngasilake minangka opencl.rbf, lan nyeleh ing pemisahan fat32 ing gambar kertu SD flash.
Sampeyan bisa ngundhuh hello_world example desain saka OpenCL Design Exampkaca les ing Altera websitus.

Selehake .rbf file menyang partisi fat32 saka gambar kertu lampu kilat.
manungsa waé: Partisi fat32 kudu ngemot zImage file lan .rbf file. Tanpa .rbf file, kesalahan fatal bakal kedadeyan nalika sampeyan masang driver.
Sawise nggawe gambar kertu SD, tulisake menyang kertu SD mikro kanthi nggunakake printah ing ngisor iki: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
Kanggo nyoba gambar kertu SD flash, tindakake tugas ing ngisor iki:
a. Lebokake kertu lampu kilat micro SD menyang papan SoC FPGA.
b. Daya munggah Papan.
c. Nelpon printah sarana diagnosa aocl.

1.5.2 Nggawe Gambar kertu SD Flash
Sampeyan uga duwe pilihan kanggo nggawe gambar kertu SD flash anyar. Pandhuan umum babagan mbangun gambar kertu SD flash anyar lan mbangun maneh gambar kertu SD flash sing wis ana kasedhiya ing kaca GSRD v14.0.2 - SD Card saka RocketBoards.org websitus.
Langkah-langkah ing ngisor iki njlèntrèhaké prosedur kanggo nggawe linux_sd_card_image.tgz gambar saka Golden System Reference Design (GSRD) gambar kertu SD flash:
Cathetan:
Kanggo nggawe gambar saka gambar c5soc, tindakake kabeh tugas sing ditrapake ing prosedur iki.

Ngundhuh lan mbukak paket gambar kertu flash SD GSRD versi 14.0 saka Rocketboards.org.
Gunung ing file Tabel alokasi (fat32) lan ditambahi file sistem (ext3) partisi ing gambar iki minangka piranti daur ulang. Kanggo masang partisi, tindakake langkah ing ngisor iki:
a. Nemtokake wiwitan bita saka partisi ing gambar kanthi nggunakake /sbin/fdisk -lu image_file dhawuh.
Kanggo example, nomer partisi 1 saka jinis W95 FAT wis nutup kerugian pamblokiran 2121728. Kanthi 512 bait saben blok, bait offset 512 bait x 2121728 = 1086324736 bait.
b. Ngenali piranti loop gratis (kanggo example, /dev/loop0) kanthi ngetik printah losetup -f.
c. Yen /dev/loop0 minangka piranti loop gratis, aturake gambar kertu lampu kilat menyang piranti blok loop kanthi nggunakake losetup /dev/loop0 image_file -0 1086324736 printah.
d. Pasang piranti loop kanthi nggunakake printah mount /dev/loop0 /media/disk1.
Ing gambar file, /media/disk1 saiki dadi partisi fat32 sing dipasang.
e. Baleni langkah a nganti d kanggo partisi ext3.

Ngundhuh versi FPGA Cyclone V SoC saka Intel FPGA Runtime Environment kanggo paket OpenCL saka Pusat Unduh ing Altera websitus.
a. Klik tombol Download ing jejere edisi piranti lunak Quartus Prime.
b. Nemtokake versi rilis, sistem operasi, lan cara download.
c. Klik tab Piranti Lunak Tambahan, banjur pilih kanggo ngundhuh Intel FPGA
Lingkungan Runtime kanggo OpenCL Linux Cyclone V SoC TGZ.
d. Sawise sampeyan ngundhuh aocl-rte- .lengan32.tgz file, unpack menyang
direktori sing sampeyan duwe.
Selehake aocl-rte- sing ora dibungkus direktori .arm32 menyang direktori /home/root/opencl_arm32_rte ing partisi ext3 gambar file.
Busak folder hardware saka Custom Platform, banjur lebokake Custom Platform menyang subdirektori Papan saka /home/root/ opencl_arm32_rte.

Nggawe init_opencl.sh file ing direktori /home/root kanthi isi ing ngisor iki: ekspor ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte export AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ ekspor PATH=$ALTERAOCLSDKROOT/bin:$PATH ekspor LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
Pangguna SDK nganggo printah source ./init_opencl.sh kanggo mbukak variabel lingkungan lan driver kernel OpenCL Linux.
Yen sampeyan kudu nganyari preloader, DTS files, utawa kernel Linux, sampeyan butuh kompiler arm-linux-gnueabihf-gcc saka SoC EDS. Tindakake pandhuan sing digarisake ing Pandhuan Pangguna Intel SoC FPGA Embedded Design Suite kanggo entuk piranti lunak, ngumpulake maneh, lan nganyari sing cocog. files ing partisi fat32 sing dipasang.
manungsa waé: Sampeyan bisa uga kudu nganyari preloader yen Platform Custom sampeyan duwe panggunaan pin sing beda tinimbang sing ana ing c5soc.
Elingi: Yen sampeyan ngumpulake maneh kernel Linux, ngumpulake maneh driver kernel Linux kanthi sumber kernel Linux sing padha files. Yen ana ora cocog antarane driver kernel Linux lan kernel Linux, driver ora bakal mbukak. Uga, sampeyan kudu ngaktifake CMA.
Deleng Recompiling Kernel Linux kanggo informasi luwih lengkap.
Kompilasi hello_world OpenCL example desain nggunakake dhukungan Custom Platform. Ganti jeneng .rbf file sing Intel FPGA SDK kanggo OpenCL Offline Compiler ngasilake minangka opencl.rbf, lan nyeleh ing pemisahan fat32 ing gambar kertu SD flash.
Sampeyan bisa ngundhuh hello_world example desain saka OpenCL Design Exampkaca les ing Altera websitus.
9. Sawise sampeyan nyimpen kabeh perlu files menyang gambar kertu lampu kilat, gunakake printah ing ngisor iki:
a. sinkronisasi
b. unmount /media/disk1
c. unmount ngendi iku jeneng direktori sing sampeyan gunakake kanggo masang partisi ext3 ing 3 ing kaca 3 (kanggo extample, /media/disk2).
d. losetup -d /dev/loop0
e. losetup -d /dev/loop1

Kompres gambar kertu SD flash kanthi nggunakake printah ing ngisor iki: tar cvfz .tgz linux_sd_card_image
Ngirim ing .tgz file nang direktori ROOT saka Custom Platform.
Kanggo nyoba gambar kertu SD flash, tindakake tugas ing ngisor iki:
a. Tulis gambar sing ora dikompres ing kertu flash micro SD.
b. Lebokake kertu lampu kilat micro SD menyang papan SoC FPGA.
c. Daya munggah Papan.
d. Nelpon perintah utilitas diagnosis aocl.

Pranala sing gegandhengan

Intel SoC FPGA Embedded Design Suite Pandhuan pangguna
OpenCL Design Exampkaca les ing Altera websitus

Nglumpukake maneh Kernel Linux ing kaca 16
Kanggo ngaktifake CMA, sampeyan kudu ngumpulake maneh kernel Linux.
Njaluk Jeneng Piranti Papan FPGA Panjenengan (diagnosa)

1.6 Kompilasi Kernel Linux kanggo FPGA Cyclone V SoC
Sadurunge mbukak aplikasi OpenCL ing papan FPGA Cyclone V SoC, sampeyan kudu ngumpulake sumber kernel Linux, lan ngumpulake lan nginstal driver kernel OpenCL Linux.

Nglumpukake maneh Kernel Linux ing kaca 16
Kanggo ngaktifake CMA, sampeyan kudu ngumpulake maneh kernel Linux.
Nglumpukake lan Nginstal Driver Kernel OpenCL Linux ing kaca 17 Nglumpukake driver kernel OpenCL Linux marang sumber kernel sing dikompilasi.

1.6.1 Kompilasi maneh Kernel Linux
Kanggo ngaktifake CMA, sampeyan kudu ngumpulake maneh kernel Linux.

Klik link GSRD v14.0 – Compiling Linux ing kaca Sumber daya ing RocketBoards.org websitus kanggo ngakses instruksi babagan ngundhuh lan mbangun maneh kode sumber kernel Linux.
Kanggo nggunakake Intel FPGA SDK kanggo OpenCL, temtokake socfpga-3.13-rel14.0 minangka .
Cathetan: Proses bangunan nggawe arch/arm/configs/socfpga_defconfig file. Iki file nemtokake setelan kanggo konfigurasi standar socfpga.
Tambah garis ing ngisor iki ing ngisor arch / arm / configs / socfpga_defconfig file.
CONFIG_MEMORY_ISOLATION=y
CONFIG_CMA=y
CONFIG_DMA_CMA=y
CONFIG_CMA_DEBUG=y
CONFIG_CMA_SIZE_MBYTES=512
CONFIG_CMA_SIZE_SEL_MBYTES=y
CONFIG_CMA_ALIGNMENT=8
CONFIG_CMA_AREAS=7
Nilai konfigurasi CONFIG_CMA_SIZE_MBYTES nyetel wates ndhuwur ing jumlah total memori fisik sing kasedhiya. Sampeyan bisa nambah nilai iki yen mbutuhake memori luwih.
manungsa waé: Jumlah total memori fisik sing kasedhiya kanggo prosesor ARM ing papan SoC FPGA yaiku 1 GB. Intel ora nyaranake sampeyan nyetel manager CMA cedhak 1 GB.

Jalanake perintah make mrproper kanggo ngresiki konfigurasi saiki.
Jalanake perintah make ARCH=arm socfpga_deconfig.
ARCH=arm nuduhake yen sampeyan pengin ngatur arsitektur ARM.
socfpga_defconfig nuduhake yen sampeyan pengin nggunakake konfigurasi socfpga standar.
Jalanake printah ekspor CROSS_COMPILE = arm-linux-gnueabihf-.
Printah iki nyetel variabel lingkungan CROSS_COMPILE kanggo nemtokake awalan rantai alat sing dikarepake.

Jalanake perintah make ARCH=arm zImage. Gambar asil kasedhiya ing arch/arm/boot/zImage file.
Selehake zImage file menyang partisi fat32 saka gambar kertu lampu kilat. Kanggo instruksi sing rinci, waca Panduan Pangguna GSRD khusus Siklon V SoC FPGA ing Rocketboards.org.
Cathetan: Kanggo nglebokake driver kernel OpenCL Linux kanthi bener, muat SDKgenerated.rbf dhisik file menyang FPGA.
Kanggo nggawe .rbf file, ngumpulake desain SDK example karo Cyclone V SoC Development Kit Reference Platform minangka Platform Kustom sing ditargetake.
9. Selehake .rbf file menyang partisi fat32 saka gambar kertu lampu kilat.
Manungsa waé: Partisi fat32 kudu ngemot zImage file lan .rbf file. Tanpa .rbf file, kesalahan fatal bakal kedadeyan nalika sampeyan masang driver.

Lebokake kertu SD mikro sing wis diprogram, sing ngemot gambar kertu SD sing wis diowahi utawa digawe sadurunge, menyang Kit Pengembangan SoC Siklon V banjur daya papan SoC FPGA.
Verifikasi versi kernel Linux sing diinstal kanthi nggunakake printah uname -r.
Kanggo verifikasi manawa sampeyan ngaktifake CMA kanthi sukses ing kernel, kanthi papan SoC FPGA diuripake, jalanake perintah grep init_cma /proc/kallsyms.
CMA diaktifake yen output ora kosong.

Kanggo nggunakake kernel Linux sing dikompilasi maneh karo SDK, kompilasi lan instal driver kernel Linux.

Pranala sing gegandhengan

Golden System Reference Design (GSRD) User Manuals

Nggawe Gambar Kartu Flash SD ing kaca 13
Amarga Siklon V SoC FPGA minangka sistem lengkap ing chip, sampeyan tanggung jawab kanggo ngirim definisi lengkap sistem kasebut.

1.6.2 Nglumpukake lan Nginstal Driver OpenCL Linux Kernel
Kompilasi driver kernel OpenCL Linux marang sumber kernel sing dikompilasi.

Sumber driver kasedhiya ing Cyclone V SoC FPGA versi Intel FPGA Runtime Environment kanggo OpenCL. Kajaba iku, mesthekake yen sampeyan wis dimuat Intel FPGA SDK kanggo OpenCL-kui .rbf file menyang FPGA kanggo nyegah instalasi modul kernel Linux sing salah.

Ngundhuh versi FPGA Cyclone V SoC saka Intel FPGA Runtime Environment kanggo paket OpenCL saka Pusat Unduh ing Altera websitus.
a. Klik tombol Download ing jejere edisi piranti lunak Quartus Prime.
b. Nemtokake versi rilis, sistem operasi, lan cara download.
c. Klik tab Piranti Lunak Tambahan, banjur pilih kanggo ngundhuh Intel FPGA
Lingkungan Runtime kanggo OpenCL Linux Cyclone V SoC TGZ.
d. Sawise sampeyan ngundhuh aocl-rte- .lengan32.tgz file, unpack menyang
direktori sing sampeyan duwe.
Sumber driver ana ing aocl-rte- .arm32/board/c5soc/ direktori driver.
Kanggo ngumpulake maneh driver kernel OpenCL Linux, setel nilai KDIR ing Gawe driverfile menyang direktori sing ngemot sumber kernel Linux files.
Jalanake printah export CROSS_COMPILE=arm-linux-gnueabihf- kanggo nunjukake awalan rantai alat sampeyan.

Jalanake perintah make clean.
Mbukak printah make kanggo nggawe aclsoc_drv.ko file.
Transfer direktori opencl_arm32_rte menyang papan FPGA Cyclone V SoC.
Mlaku scp -r root@ipaddress sampeyan: printah panggonan lingkungan runtime ing / ngarep / direktori ROOT.

Jalanake skrip init_opencl.sh sing digawe nalika nggawe SD cardimage.
Nelpon printah sarana diagnosa aocl. Utilitas diagnosa bakal ngasilake asil liwat sawise sampeyan mbukak init_opencl.sh kasil.

1.7 Masalah sing Dikenal
Saiki, ana watesan tartamtu babagan panggunaan Intel FPGA SDK kanggo OpenCL karo Cyclone V SoC Development Kit Reference Platform.

Sampeyan ora bisa ngganti jeneng vendor lan papan sing dilapurake dening string CL_DEVICE_VENDOR lan CL_DEVICE_NAME saka clGetDeviceInfo () telpon.
Yen host nyedhiyakake memori sing tetep ing sistem DDR sing dienggo bareng (yaiku, HPS DDR) lan ngowahi memori sing terus-terusan sawise eksekusi kernel, data ing memori bisa dadi kuna. Masalah iki muncul amarga inti FPGA ora bisa nggoleki transaksi DDR CPU-kanggo-HPS.
Kanggo nyegah eksekusi kernel sakteruse saka ngakses data sing wis lawas, gunakake salah sawijining solusi ing ngisor iki:
• Aja ngowahi memori pancet sawise initialization sawijining.
• Yen sampeyan mbutuhake sawetara set data __constant, nggawe sawetara buffer memori pancet.
• Yen kasedhiya, alokasi memori pancet ing FPGA DDR ing Papan akselerator Panjenengan.
Utilitas SDK ing ARM mung ndhukung program lan diagnosa prentah sarana.
Printah utilitas lampu kilat, instal lan instal ora ditrapake kanggo Kit Pengembangan Cyclone V SoC amarga alasan ing ngisor iki:
a. Utilitas instal kudu ngumpulake driver kernel Linux aclsoc_drv lan ngaktifake ing SoC FPGA. Mesin pangembangan kudu nindakake kompilasi; Nanging, wis ngemot sumber kernel Linux kanggo SoC FPGA. Sumber kernel Linux kanggo mesin pangembangan beda karo sing kanggo SoC FPGA. Lokasi sumber kernel Linux kanggo SoC FPGA ora dingerteni pangguna SDK. Kajaba iku, utilitas instal uga ora kasedhiya kanggo Kit Pengembangan Cyclone V SoC.
Uga, ngirim aclsoc_drv menyang papan SoC angel amarga distribusi standar saka Kit Pengembangan SoC Siklon V ora ngemot kernel Linux kalebu files utawa kompiler GNU Compiler Collection (GCC).
b. Utilitas lampu kilat mbutuhake panggonan .rbf file saka desain OpenCL menyang partisi FAT32 saka kertu flash SD mikro. Saiki, partisi iki ora dipasang nalika pangguna SDK nguwasani papan kasebut. Mula, cara paling apik kanggo nganyari partisi yaiku nggunakake maca kertu lampu kilat lan mesin pangembangan.

Nalika ngalih ing antarane Intel FPGA SDK kanggo OpenCL Offline Compiler eksekusi files (.aocx) sing cocog karo varian Papan sing beda-beda (yaiku, c5soc lan c5soc_sharedonly), sampeyan kudu nggunakake sarana program SDK kanggo mbukak .aocx file kanggo varian Papan anyar kanggo pisanan. Yen sampeyan mung mbukak aplikasi inang nggunakake varian papan anyar nanging FPGA ngemot gambar saka varian papan liyane, kesalahan fatal bisa kedadeyan.
Ing .qxp file ora kalebu tugas pemisahan antarmuka amarga piranti lunak Quartus Prime terus-terusan nyukupi syarat wektu partisi iki.
Nalika sampeyan ngaktifake papan, alamat kontrol akses media (MAC) disetel menyang nomer acak. Yen kabijakan LAN sampeyan ora ngidini prilaku iki, setel alamat MAC kanthi nindakake tugas ing ngisor iki:
a. Sajrone U-Boot power-up, penet sembarang tombol kanggo ngetik command prompt U-Boot.
b. Ketik setenv ethaddr 00:07:ed:00:00:03 ing command prompt.
Sampeyan bisa milih alamat MAC apa wae.
c. Ketik printah saveenv.
d. Urip maneh papan.

1.8 Riwayat Revisi Dokumen
Tabel 1.
Riwayat Revisi Dokumen saka Intel FPGA SDK kanggo OpenCL Cyclone V SoC
Development Kit Referensi Platform Porting Guide

Tanggal	Versi	Owah-owahan
Mei-17	2017.05.08	• release pangopènan.
Oktober 2016	2016.10.31	• Rebranded Altera SDK kanggo OpenCL kanggo Intel FPGA SDK kanggo OpenCL. • Rebranded Altera Offline Compiler kanggo Intel FPGA SDK kanggo OpenCL Offline Compiler.
Mei-16	2016.05.02	• Modified instruksi kanggo mbangun lan ngowahi gambar kertu SD flash. • Instruksi sing diowahi babagan ngumpulake maneh kernel Linux lan driver kernel OpenCL Linux.
November-15	2015.11.02	• Rilis pangopènan, lan ngganti conto Quartus II dadi Quartus Prime.
Mei-15	15.0.0	• Ing FPGA Reconfiguration, dibusak instruksi kanggo reprogram inti FPGA kanthi a. gambar rbf kanthi ngundang kucing filejeneng>. rbf > / dev / printah fpga0 amarga cara iki ora dianjurake.
Desember-14	14.1.0	• Ganti jeneng dokumen kasebut dadi Altera Cyclone V SoC Development Kit Reference Platform Porting Guide. • Nganyari sarana reprogram kanggo program aoclfilejeneng> .aocx printah sarana. • Nganyari sarana diagnostik kanggo diagnosa aocl lan diagnosa aocl printah sarana. • Nganyari prosedur ing Porting Platform Referensi menyang bagean Papan SoC kanggo nyakup instruksi babagan porting lan ngowahi partisi papan c5soc kanggo nggawe partisi sing resik wektu kanggo aliran penutupan wektu sing dijamin. • Nyisipake topik Nganyari Platform Referensi Portable kanggo njelasake tata cara kanggo tugas ing ngisor iki: 1. Ora kalebu sistem prosesor hard (HPS) pemblokiran ing pemisahan Papan 2. Nganyari gambar kertu SD flash • Dianyari bagean Building an SD Flash Card Gambar. Dianjurake nggunakake versi 14.0 saka gambar Desain Referensi Sistem Emas (GSRD) minangka titik wiwitan tinimbang gambar sing kasedhiya karo SoC Embedded Design Suite (EDS). • Nganyari bagean Recompiling Linux Kernel lan OpenCL Linux Kernel Driver: 1.Nambahake instruksi kanggo nyetel variabel CROSS COMPILE. 2. Ngganti printah sing sampeyan lakoni kanggo verifikasi manawa CMA diaktifake kanthi sukses.
Juli-14	14.0.0	• Rilis dhisikan.