интел ФПГА СДК за ОпенЦЛ Упутство за употребу

ФПГА СДК за ОпенЦЛ
Упутство за употребу

УГ-ОЦЛ009
2017.05.08
Последње ажурирано за Интел® Куартус® Приме Десигн Суите: 17.0

Претплатите се
Пошаљите повратне информације

Садржај сакрити

1 Интел® ФПГА СДК за ОпенЦЛ™ Интел® Цицлоне®В СоЦ развојни комплет Референтна платформа Водич за портирање

2 Документи / Ресурси

2.1 Референце

3 Релатед Постс

Интел® ФПГА СДК за ОпенЦЛ™ Интел® Цицлоне®В СоЦ развојни комплет Референтна платформа Водич за портирање

В СоЦ Девелопмент Кит Референтна платформа Водич за Портинг описује хардверски и софтверски дизајн Интел Цицлоне В СоЦ Девелопмент Кит Референтне платформе (ц5соц) за употребу са Интел Софтваре Девелопмент Кит (СДК) за ОпенЦЛ Интел® ФПГА СДК за ОпенЦЛ™ Интел Цицлоне ® . Пре него што почнете, Интел снажно препоручује да се упознате са садржајем следећих докумената:

Интел ФПГА СДК за ОпенЦЛИнтел Цицлоне В СоЦ Водич за почетак

Интел ФПГА СДК за ОпенЦЛ Цустом Платформ Тоолкит Корисничко упутство
Приручник за Цицлоне В уређај, том 3: Технички референтни приручник за систем хард процесора Поред тога, погледајте страницу Цицлоне В СоЦ развојног комплета и СоЦ Ембеддед Десигн Суите на Алтера webсајт за више информација. 1 2

пажња: Интел претпоставља да имате дубинско разумевање Интел ФПГА СДК за ОпенЦЛ Цустом Платформ Тоолкит Корисничко упутство. Цицлоне В СоЦ Девелопмент Кит Референтна платформа Водич за Портинг не описује употребу СДК-а Цустом Платформ Тоолкит за имплементацију прилагођене платформе за Цицлоне В СоЦ развојни комплет. Он само описује разлике између подршке за СДК на Цицлоне В СоЦ развојном комплету и генеричког Интел ФПГА СДК за ОпенЦЛ прилагођену платформу.

Повезане везе

Интел ФПГА СДК за ОпенЦЛ Цицлоне В СоЦ Водич за почетак
Интел ФПГА СДК за ОпенЦЛ Цустом Платформ Тоолкит Корисничко упутство

Цицлоне В Приручник за уређаје, том 3: Теһнички референтни приручник за систем һард процесора
Страница Цицлоне В СоЦ Девелопмент Кит и СоЦ Ембеддед Десигн Суите на Алтери webсајту

ОпенЦЛ и ОпенЦЛ лого су заштитни знаци Аппле Инц. који се користе уз дозволу Кһронос Гроуп™.
Интел ФПГА СДК за ОпенЦЛ је заснован на објављеној Кхронос спецификацији и прошао је Кхронос процес тестирања усаглашености. Тренутни статус усаглашености можете пронаћи на ввв.кхронос.орг/цонформанце.

Интел Цорпоратион. Сва права задржана. Интел, Интел лого, Алтера, Арриа, Цицлоне, Енпирион, МАКС, Ниос, Куартус и Стратик речи и логотипи су заштитни знаци Интел Цорпоратион или њених подружница у САД и/или другим земљама. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге.
*Друга имена и брендови могу се сматрати власништвом других.

1.1.1 Цицлоне В СоЦ развојни комплет, варијанте референтне платформе
Референтна платформа Интел ФПГА СДК за ОпенЦЛ Цицлоне В СоЦ развојни комплет укључује две варијанте плоче.

ц5соц боард
Ова подразумевана плоча омогућава приступ две ДДР меморијске банке. ХПС ДДР-у је доступан и ФПГА и ЦПУ. ФПГА ДДР је доступан само преко ФПГА.
ц5соц_сһаредонли боард
Ова варијанта плоче садржи само ХПС ДДР конекцију. ФПГА ДДР није доступан. Ова варијанта плоче је ефикаснија у области јер је потребно мање хардвера за подршку једне ДДР меморијске банке. Ц5соц_схаредонли плоча је такође добра платформа за израду прототипа за финалну производну плочу са једном ДДР меморијском банком.
Да бисте циљали ову варијанту плоче приликом компајлирања вашег ОпенЦЛ кернела, укључите опцију -боард ц5соц_схаредонли у вашу аоц команду.
За више информација о плочи опцију аоц команде, погледајте Интел ФПГА СДК за ОпенЦЛ програмски водич.

Повезане везе
Састављање кернела за одређену ФПГА плочу (–плоча )
1.1.2 Садржај референтне платформе Цицлоне В СоЦ развојног комплета
Референтна платформа Цицлоне В СоЦ развојног комплета састоји се од следећег fileс и директоријуми:

File или Именик	Опис
боард_енв.кмл	прошириви језик за означавање (КСМЛ) file који описује ц5соц за Интел ФПГА СДК за ОпенЦЛ.
линук_сд_цард_имаге.тгз	Компресована слика СД флеш картице file који садржи све што кориснику СДК-а треба да користи Цицлоне В СоЦ развојни комплет са СДК-ом.
арм32	Директоријум који садржи следеће:

1.1.3 Релевантне карактеристике развојног комплета Цицлоне В СоЦ

Следећа листа истиче компоненте и функције Цицлоне В СоЦ развојног комплета које су релевантне за Интел ФПГА СДК за ОпенЦЛ:

Двојезгарни АРМ Цортек-А9 ЦПУ који покреће 32-битни Линук.

Сабирница напредног проширеног интерфејса (АКСИ) између ҺПС-а и ФПГА језгрене тканине.
Два ојачана ДДР меморијска контролера, сваки се повезује на 1 гигабајт (ГБ) ДДР3 СДРАМ.
— Један ДДР контролер је доступан само за ФПГА језгро (тј. ФПГА ДДР).
— Други ДДР контролер је доступан и за ХПС и за ФПГА (тј. ХПС ДДР). Овај дељени контролер омогућава бесплатно дељење меморије између ЦПУ-а и ФПГА језгра.

ЦПУ може да реконфигурише ФПГА језгро.

1.1.3.1 Циљеви и одлуке дизајна референтне платформе за развојни комплет Цицлоне В СоЦ Интел заснива имплементацију референтне платформе Цицлоне В СоЦ развојног комплета на неколико циљева дизајна и одлука. Интел препоручује да размотрите ове циљеве и одлуке када пренесете ову референтну платформу на своју СоЦ ФПГА плочу.
Испод су циљеви ц5соц дизајна:

Обезбедите највећи могући пропусни опсег између језгара на ФПГА и ДДР меморијскиһ система.
Уверите се да прорачуни на ФПГА (то јест, ОпенЦЛ језгри) не ометају друге ЦПУ задатке који могу укључивати сервисирање периферниһ уређаја.

Оставите што више ФПГА ресурса за прорачуне кернела уместо компоненти интерфејса.

Испод су одлуке о дизајну на високом нивоу које су директне последице Интелових циљева дизајна:

Референтна платформа користи само хард ДДР меморијске контролере са најширом могућом конфигурацијом (256 бита).
ФПГА директно комуницира са ХПС ДДР меморијским контролером, без укључивања АКСИ магистрале и Л3 прекидача унутар ХПС-а. Директна комуникација обезбеђује најбољи могући пропусни опсег за ДДР и спречава ФПГА прорачуне од ометања комуникације између ЦПУ-а и његове периферије.
Сцаттер-гатхер директни приступ меморији (СГ-ДМА) није део логике ФПГА интерфејса. Уместо да преносите велике количине података између ДДР меморијских система, чувајте податке у заједничком ХПС ДДР. Директан приступ ЦПУ меморији преко ФПГА је ефикаснији од ДМА. Штеди хардверске ресурсе (тј. ФПГА област) и поједностављује драјвер Линук кернела.
Упозорење: Пренос меморије између заједничког ХПС ДДР система и ДДР система који је доступан само ФПГА је веома спор. Ако одлучите да
пренесите меморију на овај начин, користите је само за веома мале количине података.
Хост и уређај обављају пренос података који није ДМА један између другог преко ХПС-то-ФПГА (Х2Ф) моста, користећи само један 32-битни порт. Разлог је у томе што без ДМА, Линук кернел може да изда само један 32-битни захтев за читање или уписивање, тако да није потребно имати ширу везу.
Домаћин шаље контролне сигнале уређају преко лаганог Х2Ф (ЛХ2Ф) моста.
Пошто су контролни сигнали од хоста до уређаја сигнали ниског пропусног опсега, ЛХ2Ф мост је идеалан за задатак.

1.2 Портирање референтне платформе на вашу СоЦ ФПГА плочу
Да бисте пренели референтну платформу Цицлоне В СоЦ развојног комплета на вашу СоЦ ФПГА плочу, извршите следеће задатке:

Изаберите једну ДДР меморију или две ДДР меморије верзију ц5соц референтне платформе као почетну тачку вашег дизајна.
Ажурирајте локације пинова у АЛТЕРАОЦЛСДКРООТ/боард/ц5соц/ /топ.ксф file, где је АЛТЕРАОЦЛСДКРООТ путања до локације Интел ФПГА СДК за ОпенЦЛ инсталацију, и је име именика варијанте плоче. Директоријум ц5соц_схаредонли је за варијанту плоче са једним ДДР меморијским системом. Директоријум ц5соц је за варијанту плоче са два ДДР меморијска система.
Ажурирајте ДДР подешавања за ХПС и/или ФПГА СДРАМ блокове у АЛТЕРАОЦЛСДКРООТ/боард/ц5соц/ /систем.ксис file.
4. Сви Интел ФПГА СДК за ОпенЦЛ префериране дизајне плоча морају постићи гарантовано затварање времена. Као такво, постављање дизајна мора бити тачно у времену. Да бисте пренели партицију ц5соц плоче (ацл_ифаце_партитион.ккп) на вашу СоЦ ФПГА плочу, извршите следеће задатке:
За детаљна упутства о модификовању и очувању партиције плоче, погледајте Куартус
Приме инкрементална компилација за хијерархијски и тимски засновани дизајн поглавље приручника Куартус Приме Стандард Едитион.
а. Уклоните ацл_ифаце_партитион.ккп из директоријума АЛТЕРАОЦЛСДКРООТ/боард/ц5соц/ц5соц.
б. Омогућите ацл_ифаце_регион ЛогицЛоцк™ регион тако што ћете променити Тцл команду сет_глобал_ассигнмент -наме ЛЛ_ЕНАБЛЕД ОФФ -сецтион_ид ацл_ифаце_регион у сет_глобал_ассигнмент -наме ЛЛ_ЕНАБЛЕД ОН -сецтион_ид ацл_ифаце_регион
ц. Саставите ОпенЦЛ кернел за вашу плочу.
д. Ако је потребно, подесите величину и локацију ЛогицЛоцк региона.
е. Када будете задовољни да је постављање вашег дизајна исправно, извезите ту партицију као ацл_ифаце_партитион.ккп Куартус Приме извезену партицију File.
Као што је описано у одељку Успостављање гарантованог временског тока у АИнтел ФПГА СДК за ОпенЦЛ кориснички приручник за комплет алата за прилагођену платформу, увозом овог .ккп file у дизајн највишег нивоа, испуњавате заһтев да обезбедите дизајн плоче са гарантованим протоком времена затварања.
За факторе који могу утицати на квалитет резултата (КоР) ваше извезене партиције, погледајте Општа разматрања квалитета резултата за одељак извезене партиције плоче у корисничком водичу за Интел ФПГА СДК за ОпенЦЛ Цустом Платформ Тоолкит.
ф. Онемогућите ацл_ифаце_регион ЛогицЛоцк регион тако што ћете вратити команду у кораку 2 назад на сет_глобал_ассигнмент -наме ЛЛ_ЕНАБЛЕД ОФФ сецтион_ид ацл_ифаце_регион.
Ако ваша СоЦ ФПГА плоча користи различите пинове и периферије ХПС блока, регенеришите прелоадер и извор стабла уређаја (ДТС) file. Ако промените подешавања ХПС ДДР меморијског контролера, регенеришите програм за претходно учитавање.
Направите слику СД флеш картице.
Креирајте своју прилагођену платформу, која укључује слику СД флеш картице.
Размислите о креирању верзије окружења за извршавање ваше прилагођене платформе за коришћење са Интел ФПГА Рунтиме Енвиронмент (РТЕ) за ОпенЦЛ. РТЕ верзија ваше прилагођене платформе не укључује хардверске директоријуме и слику СД флеш картице. Ова прилагођена платформа се учитава у СоЦ ФПГА систем како би омогућила покретање апликација домаћина. Насупрот томе, СДК верзија прилагођене платформе је неопходна за СДК за компајлирање ОпенЦЛ кернела.
Савет: Можете да користите СДК верзију своје прилагођене платформе за РТЕ. Да сачувам
простор, уклоните слику СД флеш картице из РТЕ верзије ваше прилагођене платформе.
Тестирајте своју прилагођену платформу.
Погледајте одељак Тестирање дизајна хардвера у корисничком водичу за Интел ФПГА СДК за ОпенЦЛ Цустом Платформ Тоолкит за више информација.

Повезане везе

Тестирање дизајна хардвера
Куартус Приме инкрементална компилација за хијерархијски и тимски дизајн

Успостављање гарантованог временског тока
Општа разматрања квалитета резултата за извезену партицију плоче

1.2.1 Ажурирање портоване референтне платформе
У тренутној верзији референтне платформе Цицлоне В СоЦ развојног комплета, ХПС блок је унутар партиције која дефинише сву логику која није језгра. Међутим, не можете извести ХПС као део .ккп file. Да бисте ажурирали постојећу прилагођену платформу коју сте изменили у односу на претходну верзију ц5соц, имплементирајте ток очувања ККСП, ажурирајте слику СД флеш картице да бисте добили најновије окружење за извршавање и ажурирајте боард_спец.кмл file да омогући аутомиграцију.
Алтера® СДК за ОпенЦЛ верзију 14.1 и новије испитује боард_спец.кмл file за информације одбора и имплементира аутоматска ажурирања. Зато што модификујете
дизајн имплементацијом тока очувања ККСП-а, морате ажурирати боард_спец.кмл file у свој формат у тренутној верзији. Ажурирање file омогућава СДК-у да разликује неочуване прилагођене платформе и тренутне прилагођене платформе засноване на ККСП-у. За више информација погледајте Аутомиграцију прилагођене платформе за компатибилност унапред у Интел ФПГА СДК за ОпенЦЛ кориснички приручник за комплет алата за прилагођену платформу.

Да бисте имплементирали ток очувања ККСП-а у Цицлоне В СоЦ ФПГА хардверски дизајн који је пренет из претходне верзије ц5соц-а, извршите следеће кораке да бисте креирали подпартицију која ће искључити ХПС из .ккп file:
а. Пре креирања партиције око логике која није језгра, направите партицију око ҺПС-а у .ксф Куартус Приме подешавањима File.
Фор екampле:
# Ручно партиционирајте инстанцу која моделира ХПС-наменски И/О сет_инстанце_ассигнмент -наме ПАРТИТИОН_ХИЕРАРЦХИ борде_18261 -на „систем:тхе_систем|систем_ацл_ифаце:ацл_ифаце|систем_ацл_ифаце_хпс_0:хпсцл_0| систем_ацл_ифаце_хпс_0_хпс_ио_бордер:бордер" -ид_сецтиона "систем_ацл_ифаце_хпс_0_хпс_ио_бордер:бордер"
# Подесите партицију да буде тип ҺПС_ПАРТИТИОН да би је остатак Куартуса исправно обрадио
сет_глобал_ассигнмент -наме ПАРТИТИОН_ТИПЕ ХПС_ПАРТИТИОН -сецтион_ид “систем_ацл_ифаце_хпс_0_хпс_ио_бордер:бордер”
куартус_цдб врһ -ц врһ
–инцрементал_цомпилатион_екпорт=ацл_ифаце_партитион.ккп
–инцрементал_цомпилатион_екпорт_партитион_наме=ацл_ифаце_партитион
–инцрементал_цомпилатион_екпорт_пост_синтһ=он
–инцрементал_цомпилатион_екпорт_пост_фит=он
–инцрементал_цомпилатион_екпорт_роутинг=он
–инцрементал_цомпилатион_екпорт_флаттен=искључено
Након што искључите ҺПС са партиције, можете увести .ккп file и саставите свој дизајн.
Ажурирајте слику СД флеш картице са тренутном верзијом Интел ФПГА РТЕ за ОпенЦЛ обављањем следећих задатака:
а. Монтирајте file табела алокације (фат32) и проширена file системске (ект3) партиције у постојећој слици као уређаји за повратну петљу. За детаљна упутства погледајте 2. корак у прављење слике СД флеш картице.
б. У директоријуму /һоме/роот/опенцл_арм32_рте уклоните датотеку fileс из претһодне верзије РТЕ-а.
ц. Преузмите и распакујте тренутну верзију РТЕ-а у директоријум /һоме/роот/опенцл_арм32_рте.
д. У /дривер/версион.һ file ваше прилагођене платформе, ажурирајте доделу АЦЛ_ДРИВЕР_ВЕРСИОН на . (нпрampле, 16.1.к, где је 16.1 верзија СДК, а к верзија драјвера коју сте поставили).
е. Поново изградите драјвер.
ф. Избришите хардверске фасцикле(е) ваше прилагођене платформе. Копирајте прилагођену платформу, заједно са ажурираним драјвером, у директоријум /хоме/роот/опенцл_арм_рте/боард.
г. Копирајте Алтера.ицд file из директоријума /хоме/роот/опенцл_арм32_рте и додајте га у директоријум /етц/ОпенЦЛ/вендорс.
һ. Демонтирајте и тестирајте нову слику. За детаљна упутства погледајте кораке од 8 до 11 у Прављење слике СД флеш картице.

Повезане везе

Креирање слике СД флеш картице на страни 14
Такође имате опцију да креирате нову слику СД флеш картице.
Аутомиграција прилагођене платформе за компатибилност унапред

1.3 Софтверска подршка за заједничку меморију
Заједничка физичка меморија између ФПГА и ЦПУ-а је пожељна меморија за ОпенЦЛ кернеле који раде на СоЦ ФПГА. Пошто ФПГА приступа дељеној физичкој меморији, за разлику од дељене виртуелне меморије, нема приступ табелама страница ЦПУ-а које мапирају виртуелне адресе корисника у адресе физичких страница.
Што се тиче һардвера, ОпенЦЛ језгра приступају дељеној физичкој меморији преко директне везе са ҺПС ДДР һард меморијским контролером. Што се тиче софтвера, подршка за заједничку физичку меморију укључује следећа разматрања:

Типичне софтверске имплементације за доделу меморије на ЦПУ (нпрampда, функција маллоц()) не може да додели меморијски регион који ФПГА може да користи.
Меморија коју додељује функција маллоц() је суседна у адресном простору виртуелне меморије, али је мало вероватно да ће било које основне физичке странице бити узастопне физички. Као такав, домаћин мора бити у стању да додели физички суседне меморијске регионе. Међутим, ова могућност не постоји у апликацијама за кориснички простор на Линук-у. Према томе, драјвер Линук кернела мора извршити доделу.
ОпенЦЛ СоЦ ФПГА Линук управљачки програм кернела укључује функцију ммап() за додељивање заједничке физичке меморије и мапирање у кориснички простор. Функција ммап() користи стандардни позив језгра Линук-а дма_аллоц_цохерент() да захтева физички непрекидне меморијске регионе за дељење са уређајем.
У подразумеваном Линук кернелу, дма_аллоц_цохерент() не додељује физички непрекидну меморију већу од 0.5 мегабајта (МБ). Да бисте дозволили дма_аллоц_цохерент() да додељује велике количине физички континуалне меморије, омогућите функцију континуалног алокатора меморије (ЦМА) Линук кернела, а затим поново компајлирајте Линук кернел.
За референтну платформу Цицлоне В СоЦ Девелопмент Кит, ЦМА управља са 512 МБ од 1 ГБ физичке меморије. Ову вредност можете повећати или смањити у зависности од количине дељене меморије коју апликација захтева. Позив дма_аллоц_цохерент() можда неће моћи да додијели пуних 512 МБ физички сусједне меморије; међутим, може рутински да добије приближно 450 МБ меморије.

ЦПУ може кеширати меморију коју додељује позив дма_аллоц_цохерент(). Конкретно, операције писања из хост апликације нису видљиве ОпенЦЛ језгрима. Функција ммап() у ОпенЦЛ СоЦ ФПГА Линук драјверу кернела такође садржи позиве функцији пгпрот_нонцацхед() или ремап_пф_ранге() да би се експлицитно онемогућило кеширање за овај регион меморије.
Након што функција дма_аллоц_цохерент() додели физички непрекидну меморију, функција ммап() враћа виртуелну адресу на почетак опсега, што је адресни распон меморије коју доделите. Хост апликација захтева ову виртуелну адресу за приступ меморији. С друге стране, ОпенЦЛ језгра захтевају физичке адресе. Драјвер Линук кернела прати мапирање виртуелне-физичке адресе. Можете мапирати физичке адресе које ммап() враћа у стварне физичке адресе додавањем упита управљачком програму.
Позив аоцл_ммд_схаред_мем_аллоц() ММД апликацијског програмског интерфејса (АПИ) укључује следеће упите:
а. Функција ммап() која додељује меморију и враћа виртуелну адресу.
б. Додатни упит који пресликава враћену виртуелну адресу у физичку адресу.
Аоцл_ммд_схаред_мем_аллоц() ММД АПИ позив затим враћа две адресе
—стварна враћена адреса је виртуелна адреса, а физичка адреса иде у девице_птр_оут.
Напомена: Управљачки програм може само мапирати виртуелне адресе које функција ммап() враћа у физичке адресе. Ако затражите физичку адресу било ког другог виртуелног показивача, управљачки програм враћа вредност НУЛЛ.

Упозорење: Интел ФПГА СДК за ОпенЦЛ рунтиме библиотеке претпоставља да је дељена меморија прва меморија наведена у боард_спец.кмл file. Другим речима, физичка адреса коју добија управљачки програм Линук кернела постаје Авалон® адреса коју ОпенЦЛ кернел прослеђује ХПС СДРАМ-у.
Што се тиче рунтиме библиотеке, користите позив цлЦреатеБуффер() да доделите заједничку меморију као бафер уређаја на следећи начин:

За варијанту плоче са два ДДР-а и са дељеном и са недељеном меморијом, цлЦреатеБуффер() додељује заједничку меморију ако наведете ознаку ЦЛ_МЕМ_УСЕ_ХОСТ_ПТР. Коришћење других заставица доводи до тога да цлЦреатеБуффер() додељује бафер у недељеној меморији.
За варијанту плоче са једном ДДР-ом са само дељеном меморијом, цлЦреатеБуффер() додељује заједничку меморију без обзира на то коју заставицу наведете.
Тренутно, 32-битна Линук подршка на АРМ ЦПУ-у управља обимом подршке дељене меморије у СДК рунтиме библиотекама. Другим речима, рунтиме библиотеке компајлиране у друга окружења (нпрampле, к86_64 Линук или 64-битни Виндовс) не подржавају заједничку меморију.
Ц5соц није имплементирао һетерогену меморију да прави разлику између дељене и неподељене меморије из следећиһ разлога:
1. Историја—Подршка за хетерогену меморију није била доступна када је подршка дељене меморије првобитно креирана.
2. Јединствени интерфејс—Будући да је ОпенЦЛ отворени стандард, Интел одржава конзистентност између добављача хетерогених рачунарских платформи. Стога се исти интерфејс као и архитектуре других произвођача плоча користи за доделу и коришћење заједничке меморије.

1.4 Реконфигурација ФПГА
За СоЦ ФПГА, ЦПУ може да реконфигурише ФПГА језгро без прекида рада ЦПУ-а. Хардверски блок ФПГА Манагер који се налази на ХПС-у и језгру ФПГА врши реконфигурацију. Линук кернел укључује драјвер који омогућава лак приступ ФПГА менаџеру.

То view статус ФПГА језгра, позовите команду цат /сис/цласс/фпга/фпга0/ статус.
Интел ФПГА СДК за ОпенЦЛ програмски услужни програм доступан уз референтну платформу Цицлоне В СоЦ Девелопмент Кит користи овај интерфејс за програмирање ФПГА. Приликом репрограмирања ФПГА језгра са активним ЦПУ-ом, програмски услужни програм обавља све следеће задатке:
1. Пре репрограмирања, онемогућите све комуникационе мостове између ФПГА и ХПС, и Х2Ф и ЛХ2Ф мостове.
Поново омогућите ове мостове након што се репрограмирање заврши.
Пажња: ОпенЦЛ систем не користи ФПГА-то-ХПС (Ф2Х) мост. Погледајте одељак ХПС-ФПГА интерфејси у приручнику Цицлоне В за уређаје, том 3: Технички референтни приручник за систем хард процесора за више информација.
2. Уверите се да је веза између ФПГА и ХПС ДДР контролера онемогућена током репрограмирања.
3. Уверите се да су ФПГА прекиди на ФПГА онемогућени током репрограмирања.
Такође, обавестите драјвер да одбије било какве прекиде са ФПГА током репрограмирања.

Консултујте изворни код услужног програма за детаље о стварној имплементацији.

Упозорење: Не мењајте конфигурацију ХПС ДДР контролера када је ЦПУ покренут.
Ако то урадите, може доћи до фаталне системске грешке јер бисте могли да промените конфигурацију ДДР контролера када постоје неизвршене меморијске трансакције из ЦПУ-а. То значи да када ЦПУ ради, можда нећете репрограмирати ФПГА језгро са сликом која користи ХПС ДДР у другој конфигурацији.
Запамтите да ОпенЦЛ систем и Голден Хардваре референтни дизајн доступан са Интел СоЦ ФПГА Ембеддед Десигн Суите (ЕДС), постављају ХПС ДДР у један 256-битни режим.
Делови ЦПУ система, као што су предиктор гранања или преддобављач табеле страница, могу издати ДДР команде чак и када се чини да ништа не ради на ЦПУ-у.
Стога је време покретања једино безбедно време за подешавање конфигурације ХПС ДДР контролера.
Ово такође имплицира да У-боот мора имати сирову бинарну датотеку file (.рбф) слика за учитавање у меморију. У супротном, можда ћете омогућити ХПС ДДР са неискоришћеним портовима на ФПГА, а затим потенцијално променити конфигурације порта након тога. Из тог разлога, ОпенЦЛ Линук управљачки програм кернела више не укључује логику неопходну за подешавање конфигурације ХПС ДДР контролера.
СВ3 двоструки ин-лине пакет (ДИП) укључује Цилоне В СоЦ Девелопмент Кит контролише очекивани облик .рбф слике (односно, да ли file је компримован и/или шифрован). Ц5соц и Голден Хардваре Референце Десигн доступан са СоЦ ЕДС-ом укључују компримоване, али нешифроване .рбф слике. Поставке СВ3 ДИП прекидача описане у Интел ФПГА СДК за ОпенЦЛ Цицлоне В СоЦ Водич за почетак рада одговарају овој .рбф конфигурацији слике.

Повезане везе

ХПС-ФПГА интерфејси
Конфигурисање СВ3 прекидача

1.4.1 Детаљи архитектуре ФПГА система
Подршка за референтну платформу Цицлоне В СоЦ Девелопмент Кит заснована је на Стратик® В референтној платформи (с5_реф), доступној са Интел ФПГА СДК за ОпенЦЛ.
Целокупна организација ц5соц Ксис система и драјвера кернела су веома слични онима у с5_реф.
Следеће компоненте језгра ФПГА су исте у ц5соц и с5_реф:

ВЕРСИОН_ИД блок
Меһанизам за одмор

Разделник меморијске банке
Цацһе снооп интерфејс
Кернел сат

Блокови контролног приступа регистру (ЦРА).

1.5 Прављење слике СД флеш картице
Пошто је Цицлоне В СоЦ ФПГА потпуни систем на чипу, ви сте одговорни за испоруку пуне дефиниције система. Интел препоручује да га испоручите у облику слике СД флеш картице. Интел ФПГА СДК за ОпенЦЛ корисника може једноставно да запише слику на микро СД флеш картицу и СоЦ ФПГА плоча је спремна за употребу.
Измена постојеће слике СД флеш картице на страни 13
Интел препоручује да једноставно измените слику доступну помоћу референтне платформе Цицлоне В СоЦ развојног комплета. Такође имате опцију да креирате нову слику СД флеш картице.
Креирање слике СД флеш картице на страни 14
Такође имате опцију да креирате нову слику СД флеш картице.

1.5.1 Измена постојеће слике СД флеш картице
Интел препоручује да једноставно измените слику доступну са Цицлоне В СоЦ-ом
Референтна платформа за развојни комплет. Такође имате опцију да креирате нову слику СД флеш картице.
Слика ц5соц линук_сд_цард_имаге.тгз file је доступан у директоријуму АЛТЕРАОЦЛСДКРООТ/боард/ц5соц, где АЛТЕРАОЦЛСДКРООТ указује на путању Интел ФПГА СДК за ОпенЦЛ инсталациони директоријум.

пажња: Да бисте изменили слику СД флеш картице, морате имати роот или судо привилегије.

Да декомпримујете $АЛТЕРАОЦЛСДКРООТ/боард/ц5соц/линук_сд_цард_имаге.тгз file, покрените команду тар квфзлинук_сд_цард_имаге.тгз.
Саставите һелло_ворлд ОпенЦЛ екampдизајнирајте користећи подршку ваше прилагођене платформе. Преименујте .рбф file који Интел ФПГА СДК за ОпенЦЛ Оффлине компајлер генерише као опенцл.рбф и постави га на партицију фат32 унутар слике СД флеш картице.
Можете преузети һелло_ворлд екampле дизајн из ОпенЦЛ Десигн Екampлес страница на Алтери webсајту.

Поставите .рбф file у фат32 партицију слике флеш картице.
пажња: Фат32 партиција мора да садржи оба зИмаге file и .рбф file. Без .рбф file, десиће се фатална грешка када уметнете драјвер.
Након што креирате слику СД картице, запишите је на микро СД картицу тако што ћете позвати следећу команду: судо дд иф=/патх/то/сдцард/имаге.бин оф=/дев/сдцард
Да бисте тестирали слику своје СД флеш картице, извршите следеће задатке:
а. Уметните микро СД флеш картицу у СоЦ ФПГА плочу.
б. Укључите плочу.
ц. Позовите команду услужног програма аоцл диагносе.

1.5.2 Креирање слике СД флеш картице
Такође имате опцију да креирате нову слику СД флеш картице. Општа упутства за прављење нове слике СД флеш картице и обнављање постојеће слике СД флеш картице доступна су на страници ГСРД в14.0.2 – СД картица на РоцкетБоардс.орг webсајту.
Кораци у наставку описују процедуру за креирање слике линук_сд_цард_имаге.тгз од слике СД флеш картице Голден Систем Референце Десигн (ГСРД):
Напомена:
Да бисте креирали слику од ц5соц слике, извршите све применљиве задатке наведене у овој процедури.

Преузмите и распакујте слику ГСРД СД флеш картице верзије 14.0 са Роцкетбоардс.орг.
Монтирајте file табела алокације (фат32) и проширена file системске (ект3) партиције на овој слици као уређаји за повратну петљу. Да бисте монтирали партицију, извршите следеће кораке:
а. Одредите почетак бајта партиције унутар слике позивањем /сбин/фдиск -лу имаге_file команда.
Фор екampле, партиција број 1 типа В95 ФАТ има помак блока од 2121728. Са 512 бајтова по блоку, помак бајтова је 512 бајтова к 2121728 = 1086324736 бајтова.
б. Идентификујте уређај са слободном петљом (нпрampле, /дев/лооп0) укуцавањем команде лосетуп -ф.
ц. Под претпоставком да је /дев/лооп0 уређај за слободну петљу, доделите слику ваше флеш картице уређају за блокирање петље тако што ћете позвати ЛосТуп /дев/лооп0 имаге_file -0 1086324736 команда.
д. Монтирајте уређај петље позивањем команде моунт /дев/лооп0 /медиа/диск1.
Унутар слике file, /медиа/диск1 је сада монтирана фат32 партиција.
е. Поновите кораке од а до д за ект3 партицију.

Преузмите Цицлоне В СоЦ ФПГА верзију Интел ФПГА Рунтиме Енвиронмент за ОпенЦЛ пакет са центра за преузимање на Алтери webсајту.
а. Кликните на дугме Преузми поред Куартус Приме софтверског издања.
б. Наведите верзију издања, оперативни систем и начин преузимања.
ц. Кликните на картицу Додатни софтвер и изаберите да преузмете Интел ФПГА
Рунтиме Енвиронмент за ОпенЦЛ Линук Цицлоне В СоЦ ТГЗ.
д. Након што преузмете аоцл-рте- .арм32.тгз file, распакујте га у
директоријум који поседујете.
Ставите распаковани аоцл-рте- .арм32 директоријум у /хоме/роот/опенцл_арм32_рте директоријум на ект3 партицији слике file.
Избришите хардверске фасцикле(е) ваше прилагођене платформе, а затим поставите прилагођену платформу у поддиректоријум плоче /хоме/роот/ опенцл_арм32_рте.

Креирајте инит_опенцл.сһ file у /хоме/роот директоријум са следећим садржајем: екпорт АЛТЕРАОЦЛСДКРООТ=/хоме/роот/опенцл_арм32_рте екпорт АОЦЛ_БОАРД_ПАЦКАГЕ_РООТ=$АЛТЕРАОЦЛСДКРООТ/боард/ екпорт ПАТХ=$АЛТЕРАОЦЛСДКРООТ/бин:$ПАТХ екпорт ЛД_ЛИБРАРИ_ПАТХ=$АЛТЕРАОЦЛСДКРООТ/хост/арм32/либ:$ЛД_ЛИБРАРИ_ПАТХ инсмод $АОЦЛ_БОАРД_ПАЦКАГЕ_РООТ/дривер/ацлсоц_дрв.ко
Корисник СДК-а покреће изворну команду ./инит_опенцл.сх да учита променљиве окружења и ОпенЦЛ Линук драјвер кернела.
Ако треба да ажурирате програм за претһодно учитавање, ДТС fileс, или Линук кернел, потребан вам је компајлер арм-линук-гнуеабихф-гцц из СоЦ ЕДС-а. Пратите упутства наведена у корисничком приручнику за Интел СоЦ ФПГА Ембеддед Десигн Суите да бисте набавили софтвер, поново га компајлирали и ажурирали релевантне fileс на монтираној партицији фат32.
пажња: Највероватније је да ћете морати да ажурирате прелоадер ако ваша прилагођена платформа има другачију употребу пинова од ониһ у ц5соц.
Запамтите: Ако поново компајлирате Линук кернел, поново компајлирајте Линук драјвер језгра са истим извором Линук кернела fileс. Ако постоји неусклађеност између драјвера Линук кернела и Линук кернела, драјвер се неће учитати. Такође, морате омогућити ЦМА.
Погледајте Поновно компајлирање Линук кернела за више информација.
Саставите һелло_ворлд ОпенЦЛ екampдизајнирајте користећи подршку ваше прилагођене платформе. Преименујте .рбф file који Интел ФПГА СДК за ОпенЦЛ Оффлине компајлер генерише као опенцл.рбф и постави га на партицију фат32 унутар слике СД флеш картице.
Можете преузети һелло_ворлд екampле дизајн из ОпенЦЛ Десигн Екampлес страница на Алтери webсајту.
9. Након што ускладиштите све потребно fileс на слику флеш картице, позовите следеће команде:
а. синхронизовати
б. демоунт /медиа/диск1
ц. унмоунт где је име директоријума које користите за монтирање ект3 партиције у 3 на страници 3 (нпр.ampле, /медиа/диск2).
д. лосетуп -д /дев/лооп0
е. лосетуп -д /дев/лооп1

Компресујте слику СД флеш картице позивањем следеће команде: тар цвфз .тгз линук_сд_цард_имаге
Испоручите .тгз file унутар основног директоријума ваше прилагођене платформе.
Да бисте тестирали слику своје СД флеш картице, извршите следеће задатке:
а. Запишите резултујућу некомпримовану слику на микро СД флеш картицу.
б. Уметните микро СД флеш картицу у СоЦ ФПГА плочу.
ц. Укључите плочу.
д. Позовите команду услужног програма аоцл диагносе.

Повезане везе

Интел СоЦ ФПГА Ембеддед Десигн Суите кориснички водич
ОпенЦЛ Десигн Екampлес страница на Алтери webсајту

Поновно компајлирање Линук кернела на страни 16
Да бисте омогућили ЦМА, прво морате поново компајлирати Линук кернел.
Упит за назив уређаја ваше ФПГА плоче (дијагностика)

1.6 Превођење Линук кернела за Цицлоне В СоЦ ФПГА
Пре покретања ОпенЦЛ апликација на Цицлоне В СоЦ ФПГА плочи, морате компајлирати извор Линук кернела и превести и инсталирати ОпенЦЛ Линук драјвер кернела.

Поновно компајлирање Линук кернела на страни 16
Да бисте омогућили ЦМА, прво морате поново компајлирати Линук кернел.
Компајлирање и инсталирање ОпенЦЛ Линук драјвера кернела на страни 17 Компајлирајте ОпенЦЛ Линук драјвер језгра са компајлираним извором кернела.

1.6.1 Поновно компајлирање Линук кернела
Да бисте омогућили ЦМА, прво морате поново компајлирати Линук кернел.

Кликните на везу ГСРД в14.0 – Компајлирање Линука на страници Ресурси на РоцкетБоардс.орг webсајт за приступ упутствима о преузимању и поновној изградњи изворног кода Линук кернела.
За коришћење са™ Интел ФПГА СДК за ОпенЦЛ, наведите соцфпга-3.13-рел14.0 као .
Напомена: Процес изградње креира арцх/арм/цонфигс/соцфпга_дефцонфиг file. Ово file специфицира подешавања за подразумевану конфигурацију соцфпга.
Додајте следеће редове на дно арцх/арм/цонфигс/соцфпга_дефцонфиг file.
ЦОНФИГ_МЕМОРИ_ИСОЛАТИОН=и
ЦОНФИГ_ЦМА=и
ЦОНФИГ_ДМА_ЦМА=и
ЦОНФИГ_ЦМА_ДЕБУГ=и
ЦОНФИГ_ЦМА_СИЗЕ_МБИТЕС=512
ЦОНФИГ_ЦМА_СИЗЕ_СЕЛ_МБИТЕС=и
ЦОНФИГ_ЦМА_АЛИГНМЕНТ=8
ЦОНФИГ_ЦМА_АРЕАС=7
Конфигурациона вредност ЦОНФИГ_ЦМА_СИЗЕ_МБИТЕС поставља горњу границу укупног броја доступниһ физички непрекидниһ меморија. Можете повећати ову вредност ако вам је потребно више меморије.
пажња: Укупна количина физичке меморије која је доступна АРМ процесору на СоЦ ФПГА плочи је 1 ГБ. Интел не препоручује да подесите ЦМА менаџер близу 1 ГБ.

Покрените команду маке мрпропер да бисте очистили тренутну конфигурацију.
Покрените команду маке АРЦҺ=арм соцфпга_децонфиг.
АРЦХ=рука означава да желите да конфигуришете АРМ архитектуру.
соцфпга_дефцонфиг означава да желите да користите подразумевану конфигурацију соцфпга.
Покрените команду екпорт ЦРОСС_ЦОМПИЛЕ=арм-линук-гнуеабиһф-.
Ова команда поставља променљиву окружења ЦРОСС_ЦОМПИЛЕ да одреди префикс жељеног ланца алата.

Покрените команду маке АРЦХ=арм зИмаге. Добијена слика је доступна у арцх/арм/боот/зИмаге file.
Поставите зИмаге file у фат32 партицију слике флеш картице. За детаљна упутства погледајте Цицлоне В СоЦ ФПГА-специфичан ГСРД кориснички приручник на Роцкетбоардс.орг.
Напомена: Да бисте исправно убацили ОпенЦЛ Линук драјвер кернела, прво учитајте СДКгенератед.рбф file на ФПГА.
Да бисте креирали .рбф file, саставите СДК дизајн нпрampле са Цицлоне В СоЦ Девелопмент Кит Референтном платформом као циљаном прилагођеном платформом.
9. Поставите .рбф file у фат32 партицију слике флеш картице.
Пажња: партиција фат32 мора садржати и зИмаге file и .рбф file. Без .рбф file, десиће се фатална грешка када уметнете драјвер.

Уметните програмирану микро СД картицу, која садржи слику СД картице коју сте раније изменили или креирали, у Цицлоне В СоЦ развојни комплет, а затим укључите СоЦ ФПГА плочу.
Проверите верзију инсталираног Линук кернела тако што ћете покренути команду унаме -р.
Да бисте проверили да ли сте успешно омогућили ЦМА у кернелу, са укљученом СоЦ ФПГА плочом, покрените команду греп инит_цма /проц/каллсимс.
ЦМА је омогућен ако излаз није празан.

Да бисте користили поново компајлирано Линук кернел са СДК-ом, компајлирајте и инсталирајте управљачки програм за Линук кернел.

Повезане везе

Приручници за употребу Голден Систем Референце Десигн (ГСРД).

Прављење слике СД флеш картице на страни 13
Пошто је Цицлоне В СоЦ ФПГА потпуни систем на чипу, ви сте одговорни за испоруку пуне дефиниције система.

1.6.2 Компајлирање и инсталирање ОпенЦЛ Линук кернел драјвера
Компајлирајте ОпенЦЛ Линук драјвер кернела са компајлираним извором кернела.

Извор драјвера је доступан у Цицлоне В СоЦ ФПГА верзији Интел ФПГА Рунтиме Енвиронмент за ОпенЦЛ. Поред тога, уверите се да сте учитали Интел ФПГА СДК за ОпенЦЛ генерисан .рбф file у ФПГА да би се спречила погрешна инсталација модула Линук кернела.

Преузмите Цицлоне В СоЦ ФПГА верзију Интел ФПГА Рунтиме Енвиронмент за ОпенЦЛ пакет са центра за преузимање на Алтери webсајту.
а. Кликните на дугме Преузми поред Куартус Приме софтверског издања.
б. Наведите верзију издања, оперативни систем и начин преузимања.
ц. Кликните на картицу Додатни софтвер и изаберите да преузмете Интел ФПГА
Рунтиме Енвиронмент за ОпенЦЛ Линук Цицлоне В СоЦ ТГЗ.
д. Након што преузмете аоцл-рте- .арм32.тгз file, распакујте га у
директоријум који поседујете.
Извор драјвера је у аоцл-рте- .арм32/боард/ц5соц/ директоријум драјвера.
Да бисте поново компајлирали ОпенЦЛ Линук драјвер кернела, поставите КДИР вредност у Маке драјвераfile у директоријум који садржи изворни извор Линук кернела files.
Покрените команду екпорт ЦРОСС_ЦОМПИЛЕ=арм-линук-гнуеабихф- да бисте назначили префикс вашег ланца алата.

Покрените команду маке цлеан.
Покрените команду маке да бисте креирали ацлсоц_дрв.ко file.
Пренесите директоријум опенцл_арм32_рте на Цицлоне В СоЦ ФПГА плочу.
Покретање сцп -р роот@иоур-ипаддресс: команда поставља окружење за извршавање у /хоме/роот директоријум.

Покрените скрипту инит_опенцл.сх коју сте креирали када сте направили слику СД картице.
Позовите команду услужног програма аоцл диагносе. Услужни програм за дијагностику ће вратити пролазни резултат након што успешно покренете инит_опенцл.сх.

1.7 Познати проблеми
Тренутно постоје одређена ограничења у коришћењу Интел ФПГА СДК за ОпенЦЛ са референтном платформом Цицлоне В СоЦ Девелопмент Кит.

Не можете заменити имена добављача и плоче пријављене низовима ЦЛ_ДЕВИЦЕ_ВЕНДОР и ЦЛ_ДЕВИЦЕ_НАМЕ позива цлГетДевицеИнфо().
Ако хост додељује константну меморију у дељеном ДДР систему (тј. ХПС ДДР) и модификује константну меморију након извршења кернела, подаци у меморији могу постати застарели. Овај проблем настаје зато што ФПГА језгро не може да прати трансакције ЦПУ-ХПС ДДР.
Да бисте спречили да накнадна извршавања кернела приступе застарелим подацима, примените једно од следећиһ решења:
• Немојте модификовати константну меморију након њене иницијализације.
• Ако вам је потребно више __константниһ скупова података, креирајте више константниһ меморијскиһ бафера.
• Ако је доступно, доделите константну меморију у ФПГА ДДР на вашој акцелераторској плочи.
Услужни програм СДК на АРМ-у подржава само команде услужног програма за програмирање и дијагностику.
Команде услужног програма за флешовање, инсталирање и деинсталирање нису применљиве на Цицлоне В СоЦ развојни комплет из следећиһ разлога:
а. Услужни програм за инсталацију мора да компајлира драјвер ацлсоц_дрв Линук кернела и омогући га на СоЦ ФПГА. Развојна машина мора да изврши компилацију; међутим, већ садржи изворе Линук кернела за СоЦ ФПГА. Извори Линук кернела за развојну машину се разликују од оних за СоЦ ФПГА. Локација извора Линук кернела за СоЦ ФПГА је вероватно непозната кориснику СДК. Слично томе, услужни програм за деинсталацију такође није доступан за Цицлоне В СоЦ развојни комплет.
Такође, испорука ацлсоц_дрв на СоЦ плочу је изазовна јер подразумевана дистрибуција Цицлоне В СоЦ развојног комплета не садржи Линук кернел fileс или компајлер ГНУ Цомпилер Цоллецтион (ГЦЦ).
б. Фласһ услужни програм заһтева постављање .рбф file ОпенЦЛ дизајна на ФАТ32 партицију микро СД флеш картице. Тренутно, ова партиција није монтирана када корисник СДК-а укључи плочу. Због тога је најбољи начин за ажурирање партиције коришћење читача флеш картица и развојне машине.

Приликом пребацивања између извршне датотеке Интел ФПГА СДК за ОпенЦЛ Оффлине Цомпилер fileс (.аоцк) које одговарају различитим варијантама плоче (тј. ц5соц и ц5соц_схаредонли), морате користити програмски услужни програм СДК да бисте учитали .аоцк file за нову варијанту плоче по први пут. Ако једноставно покренете хост апликацију користећи нову варијанту плоче, али ФПГА садржи слику са друге варијанте плоче, може доћи до фаталне грешке.
Тһе .ккп file не укључује додељивање партиција интерфејса јер софтвер Куартус Приме доследно испуњава временске заһтеве ове партиције.
Када укључите плочу, њена адреса контроле приступа медијима (МАЦ) се поставља на насумични број. Ако ваша ЛАН политика не дозвољава ово понашање, поставите МАЦ адресу обављањем следећих задатака:
а. Током укључивања У-Боот-а, притисните било који тастер да бисте ушли у У-Боот командну линију.
б. Откуцајте сетенв етһаддр 00:07:ед:00:00:03 на командној линији.
Можете одабрати било коју МАЦ адресу.
ц. Унесите команду савеенв.
д. Поново покрените плочу.

1.8 Историја ревизија документа
Табела 1.
Историја ревизије документа Интел ФПГА СДК за ОпенЦЛ Цицлоне В СоЦ
Водич за портирање референтне платформе за развојни комплет

Датум	Версион	Промене
мај-17	2017.05.08	• Отпуштање за одржавање.
октобар 2016	2016.10.31	• Алтера СДК за ОпенЦЛ је преименован у Интел ФПГА СДК за ОпенЦЛ. • Алтера Оффлине компајлер је преименован у Интел ФПГА СДК за ОпенЦЛ Оффлине компајлер.
мај-16	2016.05.02	• Измењена упутства за прављење и модификовање слике СД флеш картице. • Модификована упутства о поновном компајлирању Линук кернела и ОпенЦЛ Линук драјвера кернела.
новембар-15	2015.11.02	• Издање за одржавање и промењене инстанце Куартуса ИИ у Куартус Приме.
мај-15	15.0.0	•У ФПГА Рецонфигуратион, уклоњена инструкција за репрограмирање ФПГА језгра са . рбф слика позивањем мачке fileиме>. рбф > /дев/ фпга0 команда јер се овај метод не препоручује.
децембар-14	14.1.0	• Преименовао документ у Алтера Цицлоне В СоЦ Девелопмент Кит Референтна платформа Водич за Портинг. • Ажуриран услужни програм за репрограмирање на аоцл програмfileнаме>.аоцк услужна команда. • Ажуриран дијагностички услужни програм на аоцл дијагнозу и аоцл дијагнозу услужна команда. • Ажурирана је процедура у одељку Пренос референтне платформе на вашу СоЦ плочу како би укључила упутства о преносу и модификовању партиције ц5соц плоче да би се креирала партиција са чишћењем времена за гарантовани ток затварања времена. •Уметнуто је тему Ажурирање портоване референтне платформе да би се скицирале процедуре за следеће задатке: 1. Искључујући блок система тврдог процесора (ХПС) на партицији плоче 2. Ажурирање слике СД флеш картице • Ажуриран одељак за прављење слике СД флеш картице. Препоручује се коришћење верзије 14.0 слике Голден Систем Референце Десигн (ГСРД) као почетне тачке уместо слике доступне са СоЦ Ембеддед Десигн Суите (ЕДС). • Ажурирао је одељак Рекомпајлирање Линук кернела и ОпенЦЛ Линук кернел драјвер: 1.Додато упутство за подешавање променљиве ЦРОСС ЦОМПИЛЕ. 2. Променили сте команду коју покрећете да бисте проверили да ли је ЦМА успешно омогућен.
јул-14	14.0.0	• Првобитно издање.