OpenCL साठी FPGA SDK
वापरकर्ता मार्गदर्शक

UG-OCL009
2017.05.08
Intel® Quartus® Prime Design Suite साठी शेवटचे अपडेट: 17.0

सदस्यता घ्या
अभिप्राय पाठवा

OpenCL™ Intel® Cyclone®V SoC विकास किट संदर्भ प्लॅटफॉर्म पोर्टिंग मार्गदर्शक साठी Intel® FPGA SDK

V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्म पोर्टिंग मार्गदर्शक Intel Cyclone V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्म (c5soc) च्या हार्डवेअर आणि सॉफ्टवेअर डिझाइनचे वर्णन करते OpenCL साठी Intel सॉफ्टवेअर डेव्हलपमेंट किट (SDK) सह वापरण्यासाठी Intel ® FPGA SDK OpenCL ™ इंटेल चक्रीवादळ साठी ® . तुम्ही सुरुवात करण्यापूर्वी, इंटेल जोरदार शिफारस करतो की तुम्ही खालील कागदपत्रांच्या सामग्रीशी परिचित व्हा:

1. OpenCLIntel चक्रीवादळ V SoC साठी Intel FPGA SDK प्रारंभ करणे मार्गदर्शक
2. OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी इंटेल FPGA SDK
3. चक्रीवादळ व्ही डिव्हाइस हँडबुक, खंड 3: हार्ड प्रोसेसर सिस्टम तांत्रिक संदर्भ पुस्तिका याशिवाय, सायक्लोन व्ही SoC डेव्हलपमेंट किट आणि Altera च्या SoC एम्बेडेड डिझाइन सूट पृष्ठाचा संदर्भ घ्या webअधिक माहितीसाठी साइट. १ २

लक्ष द्या: Intel गृहीत धरते की तुम्हाला OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी Intel FPGA SDK ची सखोल माहिती आहे. चक्रीवादळ V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्म पोर्टिंग मार्गदर्शक चक्रीवादळ V SoC विकास किटसाठी कस्टम प्लॅटफॉर्म लागू करण्यासाठी SDK च्या कस्टम प्लॅटफॉर्म टूलकिटच्या वापराचे वर्णन करत नाही. हे फक्त चक्रीवादळ V SoC डेव्हलपमेंट किटवरील SDK समर्थन आणि OpenCL कस्टम प्लॅटफॉर्मसाठी जेनेरिक इंटेल FPGA SDK मधील फरकांचे वर्णन करते.

संबंधित लिंक्स

• OpenCL चक्रीवादळ V SoC साठी इंटेल FPGA SDK प्रारंभ करणे मार्गदर्शक
• OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी इंटेल FPGA SDK
• चक्रीवादळ V डिव्हाइस हँडबुक, खंड 3: हार्ड प्रोसेसर सिस्टम तांत्रिक संदर्भ पुस्तिका
• Altera वर चक्रीवादळ V SoC विकास किट आणि SoC एम्बेडेड डिझाइन सूट पृष्ठ webसाइट

1. OpenCL आणि OpenCL लोगो हे Apple Inc. चे ट्रेडमार्क आहेत जे Khronos Group™ च्या परवानगीने वापरले जातात.
2. OpenCL साठी Intel FPGA SDK प्रकाशित Khronos स्पेसिफिकेशनवर आधारित आहे, आणि Khronos Conformance चाचणी प्रक्रिया उत्तीर्ण झाली आहे. वर्तमान अनुरूप स्थिती येथे आढळू शकते www.khronos.org/conformance.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. Intel, Intel लोगो, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus आणि Stratix शब्द आणि लोगो हे इंटेल कॉर्पोरेशन किंवा यूएस आणि/किंवा इतर देशांमधील त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
*इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

1.1.1 चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्म बोर्ड रूपे
OpenCL चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्मसाठी Intel FPGA SDK मध्ये दोन बोर्ड प्रकारांचा समावेश आहे.

• c5soc बोर्ड
  हा डीफॉल्ट बोर्ड दोन डीडीआर मेमरी बँकांमध्ये प्रवेश प्रदान करतो. HPS DDR FPGA आणि CPU दोन्हीद्वारे प्रवेशयोग्य आहे. FPGA DDR फक्त FPGA द्वारे प्रवेशयोग्य आहे.
• c5soc_sharedonly बोर्ड
  या बोर्ड प्रकारात फक्त HPS DDR कनेक्टिव्हिटी आहे. FPGA DDR प्रवेश करण्यायोग्य नाही. हा बोर्ड प्रकार अधिक कार्यक्षम आहे कारण एका DDR मेमरी बँकेला समर्थन देण्यासाठी कमी हार्डवेअर आवश्यक आहे. c5soc_sharedonly बोर्ड हे एकल DDR मेमरी बँक असलेल्या अंतिम उत्पादन मंडळासाठी उत्तम प्रोटोटाइपिंग प्लॅटफॉर्म देखील आहे.
  तुमचा OpenCL कर्नल संकलित करताना या बोर्ड प्रकाराला लक्ष्य करण्यासाठी, तुमच्या aoc कमांडमध्ये -board c5soc_sharedonly पर्याय समाविष्ट करा.
  बोर्डवर अधिक माहितीसाठी aoc कमांडचा पर्याय, OpenCL प्रोग्रामिंग मार्गदर्शकासाठी Intel FPGA SDK चा संदर्भ घ्या.

संबंधित लिंक्स
विशिष्ट एफपीजीए बोर्डसाठी कर्नल संकलित करणे (-बोर्ड )
1.1.2 चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्मची सामग्री
चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्ममध्ये खालील गोष्टींचा समावेश आहे files आणि निर्देशिका:

File किंवा निर्देशिका	वर्णन
board_env.xml	एक्स्टेंसिबल मार्कअप भाषा (XML) file जे OpenCL साठी इंटेल FPGA SDK ला c5soc चे वर्णन करते.
linux_sd_card_image.tgz	संकुचित SD फ्लॅश कार्ड प्रतिमा file ज्यामध्ये SDK वापरकर्त्याला SDK सह चक्रीवादळ V SoC डेव्हलपमेंट किट वापरण्यासाठी आवश्यक असलेली प्रत्येक गोष्ट आहे.
arm32	खालील गोष्टींचा समावेश असलेली निर्देशिका:

1.1.3 चक्रीवादळ V SoC विकास किटची संबंधित वैशिष्ट्ये

खालील यादी चक्रीवादळ V SoC विकास किट घटक आणि वैशिष्ट्ये हायलाइट करते जे OpenCL साठी Intel FPGA SDK शी संबंधित आहेत:

• ड्युअल-कोर एआरएम कॉर्टेक्स-ए9 सीपीयू 32-बिट लिनक्स चालवतो.
• HPS आणि FPGA कोर फॅब्रिक दरम्यान प्रगत एक्स्टेंसिबल इंटरफेस (AXI) बस.
• दोन कठोर DDR मेमरी कंट्रोलर, प्रत्येक 1 गीगाबाइट (GB) DDR3 SDRAM शी जोडलेले.
  — एक DDR कंट्रोलर फक्त FPGA कोर (म्हणजे FPGA DDR) साठी प्रवेशयोग्य आहे.
  — दुसरा DDR कंट्रोलर HPS आणि FPGA (म्हणजे HPS DDR) दोन्हीसाठी प्रवेशयोग्य आहे. हा सामायिक नियंत्रक CPU आणि FPGA कोर दरम्यान विनामूल्य मेमरी शेअरिंगला अनुमती देतो.
• CPU FPGA कोर फॅब्रिक पुन्हा कॉन्फिगर करू शकतो.

1.1.3.1 चक्रीवादळ V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्म डिझाइन उद्दिष्टे आणि निर्णय इंटेल अनेक डिझाइन उद्दिष्टे आणि निर्णयांवर चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्मच्या अंमलबजावणीवर आधारित आहे. जेव्हा तुम्ही हा संदर्भ प्लॅटफॉर्म तुमच्या SoC FPGA बोर्डवर पोर्ट करता तेव्हा तुम्ही ही उद्दिष्टे आणि निर्णय विचारात घेण्याची शिफारस Intel करते.
खाली c5soc डिझाइन उद्दिष्टे आहेत:

1. FPGA आणि DDR मेमरी सिस्टीम वरील कर्नल दरम्यान सर्वाधिक शक्य बँडविड्थ प्रदान करा.
2. FPGA (म्हणजे OpenCL कर्नल) वरील गणने इतर CPU कार्यांमध्ये व्यत्यय आणत नाहीत याची खात्री करा ज्यामध्ये सर्व्हिसिंग पेरिफेरल्सचा समावेश असू शकतो.
3. इंटरफेस घटकांऐवजी कर्नल गणनेसाठी शक्य तितकी FPGA संसाधने सोडा.

खाली उच्च-स्तरीय डिझाइन निर्णय आहेत जे इंटेलच्या डिझाइन लक्ष्यांचे थेट परिणाम आहेत:

1. संदर्भ प्लॅटफॉर्म फक्त विस्तीर्ण शक्य कॉन्फिगरेशनसह हार्ड DDR मेमरी कंट्रोलर वापरतो (256 बिट).
2. FPGA थेट HPS DDR मेमरी कंट्रोलरशी संवाद साधते, HPS मध्ये AXI बस आणि L3 स्विच समाविष्ट न करता. डायरेक्ट कम्युनिकेशन DDR ला शक्य तितकी सर्वोत्तम बँडविड्थ प्रदान करते आणि FPGA गणनेला CPU आणि त्याच्या परिघांमधील संप्रेषणांमध्ये हस्तक्षेप करण्यापासून रोखते.
3. स्कॅटर-गेदर डायरेक्ट मेमरी ऍक्सेस (SG-DMA) FPGA इंटरफेस लॉजिकचा भाग नाही. DDR मेमरी सिस्टीममध्ये मोठ्या प्रमाणात डेटा हस्तांतरित करण्याऐवजी, शेअर केलेल्या HPS DDR मध्ये डेटा संग्रहित करा. FPGA द्वारे CPU मेमरीवर थेट प्रवेश DMA पेक्षा अधिक कार्यक्षम आहे. हे हार्डवेअर संसाधने (म्हणजे FPGA क्षेत्र) वाचवते आणि लिनक्स कर्नल ड्रायव्हर सुलभ करते.
   चेतावणी: सामायिक केलेली एचपीएस डीडीआर प्रणाली आणि केवळ एफपीजीएसाठी प्रवेशयोग्य असलेल्या डीडीआर प्रणालीमधील मेमरी हस्तांतरण खूप मंद आहे. आपण निवडल्यास
   अशा प्रकारे मेमरी हस्तांतरित करा, फक्त डेटाच्या अगदी कमी प्रमाणात वापरा.
4. होस्ट आणि डिव्हाइस केवळ एकच 2-बिट पोर्ट वापरून, HPS-to-FPGA (H32F) ब्रिजद्वारे एकमेकांमध्ये नॉन-DMA डेटा ट्रान्सफर करतात. कारण, डीएमए शिवाय, लिनक्स कर्नल केवळ एकच 32-बिट वाचन किंवा लेखन विनंती जारी करू शकते, म्हणून विस्तृत कनेक्शन असणे अनावश्यक आहे.
5. होस्ट हलक्या वजनाच्या H2F (LH2F) ब्रिजद्वारे डिव्हाइसला नियंत्रण सिग्नल पाठवतो.
   कारण यजमानापासून उपकरणापर्यंतचे नियंत्रण सिग्नल कमी-बँडविड्थ सिग्नल आहेत, LH2F ब्रिज कार्यासाठी आदर्श आहे.

1.2 तुमच्या SoC FPGA बोर्डवर संदर्भ प्लॅटफॉर्म पोर्ट करणे
तुमच्या SoC FPGA बोर्डवर चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्म पोर्ट करण्यासाठी, खालील कार्ये करा:

1. तुमच्या डिझाइनचा प्रारंभ बिंदू म्हणून c5soc संदर्भ प्लॅटफॉर्मची एक DDR मेमरी किंवा दोन DDR मेमरी आवृत्ती निवडा.
2. ALTERAOCLSDKROOT/board/c5soc/ मधील पिन स्थाने अपडेट करा /top.qsf file, जिथे ALTERAOCLSDKROOT हा OpenCL इंस्टॉलेशनसाठी Intel FPGA SDK च्या स्थानाचा मार्ग आहे आणि बोर्ड वेरिएंटचे निर्देशिका नाव आहे. c5soc_sharedonly निर्देशिका एका DDR मेमरी प्रणालीसह बोर्ड प्रकारासाठी आहे. c5soc डिरेक्टरी दोन DDR मेमरी सिस्टीमसह बोर्ड प्रकारासाठी आहे.
3.  ALTERAOCLSDKROOT/board/c5soc/ मध्ये HPS आणि/किंवा FPGA SDRAM ब्लॉक्ससाठी DDR सेटिंग्ज अपडेट करा /system.qsys file.
   4. OpenCL पसंतीच्या बोर्ड डिझाईन्ससाठी सर्व Intel FPGA SDK ने हमी वेळेचे बंद करणे आवश्यक आहे. यामुळे, डिझाइनची नियुक्ती वेळेनुसार स्वच्छ असणे आवश्यक आहे. तुमच्या SoC FPGA बोर्डवर c5soc बोर्ड विभाजन (acl_iface_partition.qxp) पोर्ट करण्यासाठी, खालील कार्ये करा:
   बोर्ड विभाजन सुधारणे आणि जतन करण्याच्या तपशीलवार सूचनांसाठी, क्वार्टस पहा
   क्वार्टस प्राइम स्टँडर्ड एडिशन हँडबुकच्या श्रेणीबद्ध आणि टीम-आधारित डिझाइन प्रकरणासाठी प्राइम इन्क्रिमेंटल संकलन.
   a ALTERAOCLSDKROOT/board/c5soc/c5soc निर्देशिकेतून acl_iface_partition.qxp काढा.
   b Tcl कमांड set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region सेट_global_assignment -name LL_ENABLED ON -section_id acl_iface_region वर बदलून acl_iface_region LogicLock™ क्षेत्र सक्षम करा
   c तुमच्या बोर्डसाठी OpenCL कर्नल संकलित करा.
   d आवश्यक असल्यास, LogicLock प्रदेशाचा आकार आणि स्थान समायोजित करा.
   e जेव्हा तुम्ही समाधानी असाल की तुमच्या डिझाइनचे प्लेसमेंट क्लीन आहे, तेव्हा ते विभाजन acl_iface_partition.qxp क्वार्टस प्राइम एक्सपोर्टेड विभाजन म्हणून निर्यात करा. File.
   हे .qxp आयात करून OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी AIntel FPGA SDK च्या एस्टॅब्लिशिंग गॅरंटीड टाइमिंग फ्लो विभागात वर्णन केल्याप्रमाणे  file उच्च-स्तरीय डिझाइनमध्ये, तुम्ही गॅरंटीड टाइमिंग क्लोजर फ्लोसह बोर्ड डिझाइन प्रदान करण्याची आवश्यकता पूर्ण करता.
   तुमच्या निर्यात केलेल्या विभाजनाच्या परिणामांच्या गुणवत्तेवर (QoR) परिणाम करू शकणार्‍या घटकांसाठी, OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी Intel FPGA SDK मधील एक्सपोर्टेड बोर्ड विभाजन विभागासाठी निकालांच्या सामान्य गुणवत्तेचा संदर्भ घ्या.
   f चरण 2 मधील आदेश सेट_ग्लोबल_असाइनमेंट -नाव LL_ENABLED OFF section_id acl_iface_region वर परत करून acl_iface_region LogicLock प्रदेश अक्षम करा.
4. तुमचा SoC FPGA बोर्ड HPS ब्लॉकच्या वेगवेगळ्या पिन आणि परिघांचा वापर करत असल्यास, प्रीलोडर आणि डिव्हाइस ट्री सोर्स (DTS) पुन्हा निर्माण करा. file. तुम्ही HPS DDR मेमरी कंट्रोलर सेटिंग्ज बदलल्यास, प्रीलोडर पुन्हा निर्माण करा.
5. SD फ्लॅश कार्ड प्रतिमा तयार करा.
6. तुमचा सानुकूल प्लॅटफॉर्म तयार करा, ज्यामध्ये SD फ्लॅश कार्ड इमेज समाविष्ट आहे.
7. OpenCL साठी Intel FPGA Runtime Environment (RTE) सह वापरण्यासाठी तुमच्या कस्टम प्लॅटफॉर्मची रनटाइम पर्यावरण आवृत्ती तयार करण्याचा विचार करा. तुमच्या सानुकूल प्लॅटफॉर्मच्या RTE आवृत्तीमध्ये हार्डवेअर निर्देशिका आणि SD फ्लॅश कार्ड इमेज समाविष्ट नाही. होस्ट ऍप्लिकेशन्स चालवण्यास अनुमती देण्यासाठी हे कस्टम प्लॅटफॉर्म SoC FPGA सिस्टमवर लोड होते. याउलट, OpenCL कर्नल संकलित करण्यासाठी SDK साठी कस्टम प्लॅटफॉर्मची SDK आवृत्ती आवश्यक आहे.
   टीप: तुम्ही RTE साठी तुमच्या कस्टम प्लॅटफॉर्मची SDK आवृत्ती वापरू शकता. जतन करण्यासाठी
   जागा, तुमच्या सानुकूल प्लॅटफॉर्मच्या RTE आवृत्तीमधून SD फ्लॅश कार्ड प्रतिमा काढा.
8. तुमच्या सानुकूल प्लॅटफॉर्मची चाचणी घ्या.
   अधिक माहितीसाठी OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी Intel FPGA SDK च्या हार्डवेअर डिझाइन विभागाची चाचणी पहा.

संबंधित लिंक्स

• हार्डवेअर डिझाइनची चाचणी घेत आहे
• श्रेणीबद्ध आणि टीम-आधारित डिझाइनसाठी क्वार्टस प्राइम वाढीव संकलन
• हमी वेळेचा प्रवाह स्थापित करणे
• निर्यात केलेल्या बोर्ड विभाजनासाठी परिणामांची सामान्य गुणवत्ता विचारात घेणे

1.2.1 पोर्टेड संदर्भ प्लॅटफॉर्म अद्यतनित करणे
चक्रीवादळ V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्मच्या वर्तमान आवृत्तीमध्ये, HPS ब्लॉक विभाजनाच्या आत आहे जे सर्व नॉनकर्नल लॉजिक परिभाषित करते. तथापि, तुम्ही .qxp चा भाग म्हणून HPS निर्यात करू शकत नाही file. तुम्ही c5soc च्या मागील आवृत्तीमधून सुधारित केलेला विद्यमान सानुकूल प्लॅटफॉर्म अद्यतनित करण्यासाठी, QXP परिरक्षण प्रवाह लागू करा, नवीनतम रनटाइम वातावरण प्राप्त करण्यासाठी SD फ्लॅश कार्ड प्रतिमा अद्यतनित करा आणि board_spec.xml अपडेट करा. file ऑटोमाइग्रेशन सक्षम करण्यासाठी.
OpenCL आवृत्ती 14.1 आणि त्यापुढील प्रोबसाठी Altera® SDK board_spec.xml file बोर्ड माहितीसाठी, आणि स्वयंचलित अद्यतने लागू करते. कारण तुम्ही सुधारित करता
QXP परिरक्षण प्रवाह लागू करून डिझाइन, तुम्ही board_spec.xml अद्यतनित करणे आवश्यक आहे file वर्तमान आवृत्तीमध्ये त्याच्या स्वरूपनात. अद्यतनित करत आहे file SDK ला संरक्षित न केलेले सानुकूल प्लॅटफॉर्म आणि वर्तमान QXP-आधारित सानुकूल प्लॅटफॉर्ममध्ये फरक करण्याची अनुमती देते. अधिक माहितीसाठी OpenCL कस्टम प्लॅटफॉर्म टूलकिट वापरकर्ता मार्गदर्शकासाठी Intel FPGA SDK मध्ये फॉरवर्ड कंपॅटिबिलिटीसाठी कस्टम प्लॅटफॉर्म ऑटोमायग्रेशन पहा.

1. c5soc च्या मागील आवृत्तीवरून पोर्ट केलेल्या चक्रीवादळ V SoC FPGA हार्डवेअर डिझाइनमध्ये QXP संरक्षण प्रवाह लागू करण्यासाठी, .qxp मधून HPS वगळण्यासाठी उपविभाजन तयार करण्यासाठी खालील चरणे करा. file:
   a नॉनकर्नल लॉजिक भोवती विभाजन तयार करण्यापूर्वी, .qsf क्वार्टस प्राइम सेटिंग्जमध्ये HPS भोवती विभाजन तयार करा. File.
   उदाampले:
   # HPS- समर्पित I/O set_instance_assignment -नाव PARTITION_HIERARCHY borde_18261 -ला “system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_hps_0|system_acl_iface_hps_hps_hps_0| ps_io| system_acl_iface_hps_0_hps_io_border:border" -section_id "system_acl_iface_hps_0_hps_io_border:border"
   # उर्वरित क्वार्टसद्वारे योग्यरित्या प्रक्रिया करण्यासाठी विभाजनाला HPS_PARTITION प्रकार सेट करा
   set_global_assignment -नाव PARTITION_TYPE HPS_PARTITION -section_id “system_acl_iface_hps_0_hps_io_border:border”
   क्वार्टस_सीडीबी टॉप -सी टॉप
   -incremental_compilation_export=acl_iface_partition.qxp
   -incremental_compilation_export_partition_name=acl_iface_partition
   –वाढीव_संकलन_निर्यात_पोस्ट_सिंथ=चालू
   –वाढीव_संकलन_निर्यात_पोस्ट_फिट=चालू
   -incremental_compilation_export_routing=चालू
   -वाढीव_संकलन_निर्यात_फ्लॅटन = बंद
   तुम्ही विभाजनातून HPS वगळल्यानंतर, तुम्ही .qxp आयात करू शकता file आणि तुमची रचना संकलित करा.
2. खालील कार्ये करून OpenCL साठी Intel FPGA RTE च्या वर्तमान आवृत्तीसह SD फ्लॅश कार्ड प्रतिमा अद्यतनित करा:
   a माउंट करा file वाटप सारणी (fat32) आणि विस्तारित file लूप-बॅक साधने म्हणून विद्यमान प्रतिमेमध्ये सिस्टम (ext3) विभाजने. तपशीलवार सूचनांसाठी, SD फ्लॅश कार्ड प्रतिमा तयार करण्यासाठी चरण 2 पहा.
   b /home/root/opencl_arm32_rte निर्देशिकेत, काढून टाका fileआरटीईच्या मागील आवृत्तीतील s.
   c /home/root/opencl_arm32_rte निर्देशिकेत RTE चे वर्तमान आवृत्ती डाउनलोड करा आणि अनपॅक करा.
   d मध्ये /driver/version.h file आपल्या सानुकूल प्लॅटफॉर्मचे, यावर ACL_DRIVER_VERSION असाइनमेंट अद्यतनित करा . (उदाample, 16.1.x, जिथे 16.1 हे SDK व्हर्जन आहे आणि x ही तुम्ही सेट केलेली ड्रायव्हर आवृत्ती आहे).
   e ड्रायव्हर पुन्हा तयार करा.
   f तुमच्या सानुकूल प्लॅटफॉर्मचे हार्डवेअर फोल्डर हटवा. कस्टम प्लॅटफॉर्म, अपडेट केलेल्या ड्रायव्हरसह, /home/root/opencl_arm_rte/board निर्देशिकेत कॉपी करा.
   g Altera.icd कॉपी करा file /home/root/opencl_arm32_rte डिरेक्ट्रीमधून आणि ते /etc/OpenCL/vendors निर्देशिकेत जोडा.
   h अनमाउंट करा आणि नवीन प्रतिमा तपासा. तपशीलवार सूचनांसाठी, SD फ्लॅश कार्ड प्रतिमा तयार करण्यासाठी चरण 8 ते 11 पहा.

संबंधित लिंक्स

• पृष्ठ 14 वर SD फ्लॅश कार्ड प्रतिमा तयार करणे
  आपल्याकडे नवीन SD फ्लॅश कार्ड प्रतिमा तयार करण्याचा पर्याय देखील आहे.
• फॉरवर्ड सुसंगततेसाठी सानुकूल प्लॅटफॉर्म ऑटोमायग्रेशन

1.3 सामायिक मेमरी साठी सॉफ्टवेअर समर्थन
FPGA आणि CPU मधील सामायिक केलेली भौतिक मेमरी ही SoC FPGAs वर चालणाऱ्या OpenCL कर्नलसाठी पसंतीची मेमरी आहे. FPGA शेअर केलेल्या व्हर्च्युअल मेमरीच्या विरूद्ध, सामायिक भौतिक मेमरीमध्ये प्रवेश करत असल्याने, त्यास CPU च्या पृष्ठ सारण्यांमध्ये प्रवेश नाही जे वापरकर्त्याचे आभासी पत्ते भौतिक पृष्ठ पत्त्यांवर मॅप करतात.
हार्डवेअरच्या संदर्भात, ओपनसीएल कर्नल एचपीएस डीडीआर हार्ड मेमरी कंट्रोलरशी थेट कनेक्शनद्वारे सामायिक भौतिक मेमरी ऍक्सेस करतात. सॉफ्टवेअरच्या संदर्भात, सामायिक भौतिक मेमरीसाठी समर्थन खालील बाबींचा समावेश आहे:

1. CPU वर मेमरी वाटप करण्यासाठी ठराविक सॉफ्टवेअर अंमलबजावणी (उदाample, malloc() फंक्शन) FPGA वापरत असलेला मेमरी प्रदेश वाटप करू शकत नाही.
   malloc() फंक्शनने वाटप केलेली मेमरी व्हर्च्युअल मेमरी अॅड्रेस स्पेसमध्ये संलग्न आहे, परंतु कोणतीही अंतर्निहित भौतिक पृष्ठे भौतिकदृष्ट्या संलग्न असण्याची शक्यता नाही. जसे की, यजमान भौतिकदृष्ट्या संलग्न मेमरी प्रदेश वाटप करण्यास सक्षम असणे आवश्यक आहे. तथापि, ही क्षमता Linux वरील वापरकर्ता-स्पेस अनुप्रयोगांमध्ये अस्तित्वात नाही. म्हणून, लिनक्स कर्नल ड्रायव्हरने वाटप केले पाहिजे.
2. OpenCL SoC FPGA Linux कर्नल ड्रायव्हरमध्ये सामायिक भौतिक मेमरी वाटप करण्यासाठी आणि वापरकर्ता स्पेसमध्ये मॅप करण्यासाठी mmap() फंक्शन समाविष्ट आहे. mmap() फंक्शन डिव्हाइससह सामायिक करण्यासाठी भौतिक-संलग्न मेमरी प्रदेशांची विनंती करण्यासाठी मानक लिनक्स कर्नल कॉल dma_alloc_coherent() वापरते.
3. डीफॉल्ट लिनक्स कर्नलमध्ये, dma_alloc_coherent() 0.5 मेगाबाइट्स (MB) पेक्षा जास्त आकारात भौतिक-संलग्न मेमरी वाटप करत नाही. dma_alloc_coherent() ला मोठ्या प्रमाणात भौतिक-संलग्न मेमरीचे वाटप करण्यास अनुमती देण्यासाठी, Linux कर्नलचे संलग्न मेमरी ऍलोकेटर (CMA) वैशिष्ट्य कार्यान्वित करा आणि नंतर Linux कर्नल पुन्हा संकलित करा.
   चक्रीवादळ V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्मसाठी, CMA भौतिक मेमरीच्या 512 GB पैकी 1 MB व्यवस्थापित करते. अनुप्रयोगास आवश्यक असलेल्या सामायिक मेमरीच्या प्रमाणानुसार, तुम्ही हे मूल्य वाढवू किंवा कमी करू शकता. dma_alloc_coherent() कॉल कदाचित पूर्ण 512 MB भौतिक-संलग्न मेमरी वाटप करू शकत नाही; तथापि, ते नियमितपणे अंदाजे 450 MB मेमरी मिळवू शकते.
4. CPU मेमरी कॅशे करू शकते जी dma_alloc_coherent() कॉल वाटप करते. विशेषतः, होस्ट ऍप्लिकेशनमधून लेखन ऑपरेशन्स OpenCL कर्नलसाठी दृश्यमान नाहीत. OpenCL SoC FPGA Linux कर्नल ड्रायव्हरमधील mmap() फंक्शनमध्ये pgprot_noncached() किंवा remap_pf_range() फंक्शनला मेमरी या क्षेत्रासाठी स्पष्टपणे कॅशिंग अक्षम करण्यासाठी कॉल समाविष्ट आहेत.
5. dma_alloc_coherent() फंक्शन भौतिक-संलग्न मेमरीचे वाटप केल्यानंतर, mmap() फंक्शन वर्च्युअल अॅड्रेस रेंजच्या सुरूवातीस परत करते, जो तुम्ही वाटप केलेल्या मेमरीचा अॅड्रेस स्पॅन आहे. मेमरी ऍक्सेस करण्यासाठी होस्ट ऍप्लिकेशनला हा आभासी पत्ता आवश्यक आहे. दुसरीकडे, OpenCL कर्नलला भौतिक पत्ते आवश्यक असतात. लिनक्स कर्नल ड्रायव्हर व्हर्च्युअल-टू-फिजिकल अॅड्रेस मॅपिंगचा मागोवा ठेवतो. ड्रायव्हरला क्वेरी जोडून तुम्ही प्रत्यक्ष पत्ते मॅप करू शकता जे mmap() वास्तविक भौतिक पत्त्यांवर परत येतात.
   aocl_mmd_shared_mem_alloc() MMD ऍप्लिकेशन प्रोग्रामिंग इंटरफेस (API) कॉलमध्ये खालील क्वेरी समाविष्ट आहेत:
   a mmap() फंक्शन जे मेमरी वाटप करते आणि आभासी पत्ता परत करते.
   b अतिरिक्त क्वेरी जी परत केलेल्या आभासी पत्त्याला भौतिक पत्त्यावर मॅप करते.
   aocl_mmd_shared_mem_alloc() MMD API कॉल नंतर दोन पत्ते परत करतो
   —वास्तविक परत केलेला पत्ता हा आभासी पत्ता आहे आणि भौतिक पत्ता device_ptr_out वर जातो.
   टीप: ड्रायव्हर केवळ आभासी पत्ते मॅप करू शकतो जे mmap() फंक्शन भौतिक पत्त्यांवर परत येतात. तुम्ही इतर कोणत्याही व्हर्च्युअल पॉइंटरच्या भौतिक पत्त्यासाठी विनंती केल्यास, ड्रायव्हर NULL मूल्य परत करतो.

चेतावणी: OpenCL रनटाइम लायब्ररीसाठी Intel FPGA SDK असे गृहीत धरते की सामायिक मेमरी ही board_spec.xml मध्ये सूचीबद्ध केलेली पहिली मेमरी आहे. file. दुसऱ्या शब्दांत, लिनक्स कर्नल ड्रायव्हरने प्राप्त केलेला भौतिक पत्ता Avalon® पत्ता बनतो जो OpenCL कर्नल HPS SDRAM ला देतो.
रनटाइम लायब्ररीच्या संदर्भात, खालील पद्धतीने डिव्हाइस बफर म्हणून सामायिक मेमरी वाटप करण्यासाठी clCreateBuffer() कॉल वापरा:

• शेअर्ड आणि नॉनशेअर मेमरी असलेल्या दोन-डीडीआर बोर्ड प्रकारासाठी, तुम्ही CL_MEM_USE_HOST_PTR ध्वज निर्दिष्ट केल्यास clCreateBuffer() सामायिक मेमरी वाटप करते. इतर ध्वजांचा वापर केल्याने clCreateBuffer() ला नॉनशेअर केलेल्या मेमरीमध्ये बफर वाटप केले जाते.
• केवळ सामायिक मेमरी असलेल्या वन-डीडीआर बोर्ड प्रकारासाठी, clCreateBuffer() तुम्ही कोणता ध्वज निर्दिष्ट केला आहे याची पर्वा न करता सामायिक मेमरी वाटप करते.
  सध्या, ARM CPU वरील 32-बिट लिनक्स समर्थन SDK रनटाइम लायब्ररीमध्ये सामायिक मेमरी समर्थनाची व्याप्ती नियंत्रित करते. दुसऱ्या शब्दांत, रनटाइम लायब्ररी इतर वातावरणात संकलित (उदाample, x86_64 Linux किंवा 64-bit Windows) शेअर केलेल्या मेमरीला सपोर्ट करत नाहीत.
  C5soc ने खालील कारणांमुळे शेअर्ड आणि नॉनशेअर मेमरीमध्ये फरक करण्यासाठी विषम मेमरी लागू केली नाही:
  1. इतिहास - जेव्हा सामायिक मेमरी समर्थन मूळतः तयार केले गेले तेव्हा विषम मेमरी समर्थन उपलब्ध नव्हते.
  2. एकसमान इंटरफेस—ओपनसीएल हे खुले मानक असल्यामुळे, इंटेल विषम संगणकीय प्लॅटफॉर्म विक्रेत्यांमध्ये सातत्य राखते. म्हणून, इतर बोर्ड विक्रेत्यांच्या आर्किटेक्चर्स सारखाच इंटरफेस वाटप आणि सामायिक मेमरी वापरण्यासाठी वापरला जातो.

1.4 FPGA पुनर्रचना
SoC FPGAs साठी, CPU CPU च्या ऑपरेशनमध्ये व्यत्यय न आणता FPGA कोर फॅब्रिक पुन्हा कॉन्फिगर करू शकते. FPGA व्यवस्थापक हार्डवेअर ब्लॉक जो HPS ला स्ट्रॅडल करतो आणि कोर FPGA रीकॉन्फिगरेशन करतो. लिनक्स कर्नलमध्ये ड्रायव्हरचा समावेश होतो जो FPGA मॅनेजरमध्ये सहज प्रवेश करण्यास सक्षम करतो.

• ला view FPGA कोरची स्थिती, cat /sys/class/fpga/fpga0/ स्टेटस कमांडची विनंती करा.
  Cyclone V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्मसह उपलब्ध OpenCL प्रोग्राम युटिलिटीसाठी Intel FPGA SDK FPGA प्रोग्राम करण्यासाठी या इंटरफेसचा वापर करते. चालू असलेल्या CPU सह FPGA कोर रीप्रोग्राम करताना, प्रोग्राम युटिलिटी खालील सर्व कार्ये करते:
  1. रीप्रोग्रामिंग करण्यापूर्वी, FPGA आणि HPS, H2F आणि LH2F दोन्ही ब्रिजमधील सर्व संप्रेषण पूल अक्षम करा.
  रीप्रोग्रामिंग पूर्ण झाल्यानंतर हे पूल पुन्हा सक्षम करा.
  लक्ष द्या: OpenCL प्रणाली FPGA-to-HPS (F2H) ब्रिज वापरत नाही. अधिक माहितीसाठी चक्रीवादळ V डिव्हाइस हँडबुक, खंड 3: हार्ड प्रोसेसर सिस्टम तांत्रिक संदर्भ पुस्तिका मधील HPS-FPGA इंटरफेस विभाग पहा.
  2. रीप्रोग्रामिंग दरम्यान FPGA आणि HPS DDR कंट्रोलरमधील लिंक अक्षम असल्याची खात्री करा.
  3. रीप्रोग्रामिंग दरम्यान FPGA वरील FPGA व्यत्यय अक्षम असल्याची खात्री करा.
  तसेच, रीप्रोग्रामिंग दरम्यान FPGA कडून कोणतेही व्यत्यय नाकारण्यासाठी ड्रायव्हरला सूचित करा.

वास्तविक अंमलबजावणीच्या तपशीलांसाठी प्रोग्राम युटिलिटीच्या स्त्रोत कोडचा सल्ला घ्या.

चेतावणी: CPU चालू असताना HPS DDR कंट्रोलरचे कॉन्फिगरेशन बदलू नका.
असे केल्याने एक घातक प्रणाली त्रुटी होऊ शकते कारण CPU वरून मेमरी व्यवहार बाकी असताना तुम्ही DDR कंट्रोलर कॉन्फिगरेशन बदलू शकता. याचा अर्थ असा की जेव्हा CPU चालू असेल, तेव्हा तुम्ही FPGA कोरला वेगळ्या कॉन्फिगरेशनमध्ये HPS DDR वापरणाऱ्या प्रतिमेसह पुन्हा प्रोग्राम करू शकत नाही.
लक्षात ठेवा की OpenCL सिस्टीम आणि Intel SoC FPGA एम्बेडेड डिझाईन सूट (EDS) सह उपलब्ध गोल्डन हार्डवेअर संदर्भ डिझाइन, HPS DDR ला एकाच 256-बिट मोडमध्ये सेट करते.
CPU सिस्टीम भाग जसे की शाखा प्रेडिक्टर किंवा पेज टेबल प्रीफेचर DDR आदेश जारी करू शकतात जरी असे दिसते की CPU वर काहीही चालत नाही.
म्हणून, HPS DDR कंट्रोलर कॉन्फिगरेशन सेट करण्यासाठी बूट वेळ हा एकमेव सुरक्षित वेळ आहे.
हे देखील सूचित करते की U-boot मध्ये रॉ बायनरी असणे आवश्यक आहे file मेमरीमध्ये लोड करण्यासाठी (.rbf) इमेज. अन्यथा, तुम्ही FPGA वर न वापरलेल्या पोर्टसह HPS DDR सक्षम करत असाल आणि नंतर पोर्ट कॉन्फिगरेशनमध्ये संभाव्य बदल करत असाल. या कारणास्तव, OpenCL Linux कर्नल ड्राइव्हरमध्ये यापुढे HPS DDR कंट्रोलर कॉन्फिगरेशन सेट करण्यासाठी आवश्यक लॉजिक समाविष्ट नाही.
SW3 ड्युअल इन-लाइन पॅकेज (DIP) सायलोन V SoC डेव्हलपमेंट किटवर स्विच करते .rbf प्रतिमेचे अपेक्षित स्वरूप नियंत्रित करते (म्हणजे, file संकुचित आणि/किंवा एनक्रिप्ट केलेले आहे). C5soc, आणि SoC EDS सोबत उपलब्ध गोल्डन हार्डवेअर संदर्भ डिझाइनमध्ये संकुचित परंतु एन्क्रिप्ट न केलेल्या .rbf प्रतिमा समाविष्ट आहेत. Intel FPGA SDK मध्ये OpenCL चक्रीवादळ V SoC प्रारंभ मार्गदर्शक साठी वर्णन केलेल्या SW3 DIP स्विच सेटिंग्ज या .rbf प्रतिमा कॉन्फिगरेशनशी जुळतात.

संबंधित लिंक्स

• HPS-FPGA इंटरफेस
• SW3 स्विचेस कॉन्फिगर करणे

1.4.1 FPGA सिस्टम आर्किटेक्चर तपशील
चक्रीवादळ V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्मसाठी समर्थन Stratix® V संदर्भ प्लॅटफॉर्म (s5_ref) वर आधारित आहे, जो OpenCL साठी Intel FPGA SDK सोबत उपलब्ध आहे.
c5soc Qsys प्रणालीची संपूर्ण संस्था आणि कर्नल ड्रायव्हर s5_ref मधील सारखेच आहेत.
खालील FPGA मुख्य घटक c5soc आणि s5_ref दोन्हीमध्ये समान आहेत:

• VERSION_ID ब्लॉक
• विश्रांतीची यंत्रणा
• मेमरी बँक विभाजक
• कॅशे स्नूप इंटरफेस
• कर्नल घड्याळ
• नियंत्रण नोंदणी प्रवेश (CRA) ब्लॉक

1.5 SD फ्लॅश कार्ड प्रतिमा तयार करणे
चक्रीवादळ V SoC FPGA ही चिपवरील संपूर्ण प्रणाली असल्यामुळे, सिस्टमची संपूर्ण व्याख्या देण्यासाठी तुम्ही जबाबदार आहात. इंटेल शिफारस करतो की तुम्ही ते SD फ्लॅश कार्ड प्रतिमेच्या स्वरूपात वितरित करा. OpenCL वापरकर्त्यासाठी Intel FPGA SDK फक्त मायक्रो SD फ्लॅश कार्डवर प्रतिमा लिहू शकतो आणि SoC FPGA बोर्ड वापरासाठी तयार आहे.
पृष्ठ 13 वर विद्यमान SD फ्लॅश कार्ड प्रतिमा सुधारित करणे
इंटेल शिफारस करतो की तुम्ही सायक्लोन व्ही एसओसी डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्मसह उपलब्ध प्रतिमा सुधारित करा. आपल्याकडे नवीन SD फ्लॅश कार्ड प्रतिमा तयार करण्याचा पर्याय देखील आहे.
पृष्ठ 14 वर SD फ्लॅश कार्ड प्रतिमा तयार करणे
आपल्याकडे नवीन SD फ्लॅश कार्ड प्रतिमा तयार करण्याचा पर्याय देखील आहे.

1.5.1 विद्यमान SD फ्लॅश कार्ड प्रतिमा सुधारित करणे
इंटेल शिफारस करतो की तुम्ही फक्त चक्रीवादळ V SoC सह उपलब्ध प्रतिमा सुधारित करा
विकास किट संदर्भ प्लॅटफॉर्म. आपल्याकडे नवीन SD फ्लॅश कार्ड प्रतिमा तयार करण्याचा पर्याय देखील आहे.
c5soc linux_sd_card_image.tgz प्रतिमा file ALTERAOCLSDKROOT/board/c5soc निर्देशिकेत उपलब्ध आहे, जेथे ALTERAOCLSDKROOT OpenCL च्या इंस्टॉलेशन डिरेक्ट्रीसाठी Intel FPGA SDK च्या मार्गाकडे निर्देश करते.

लक्ष द्या: SD फ्लॅश कार्ड प्रतिमा सुधारित करण्यासाठी, आपल्याकडे रूट किंवा sudo विशेषाधिकार असणे आवश्यक आहे.

1. $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz डिकंप्रेस करण्यासाठी file, tar xvfzlinux_sd_card_image.tgz कमांड चालवा.
2. hello_world OpenCL संकलित करा माजीampतुमचा सानुकूल प्लॅटफॉर्म समर्थन वापरून डिझाइन करा. .rbf चे नाव बदला file OpenCL ऑफलाइन कंपाइलरसाठी Intel FPGA SDK opencl.rbf म्हणून जनरेट करते आणि SD फ्लॅश कार्ड इमेजमध्ये fat32 विभाजनावर ठेवा.
   तुम्ही hello_world माजी डाउनलोड करू शकताampओपनसीएल डिझाईन मधील le डिझाइन उदाampAltera वर les पृष्ठ webसाइट
3. .rbf ठेवा file फ्लॅश कार्ड प्रतिमेच्या fat32 विभाजनामध्ये.
   लक्ष द्या: fat32 विभाजनामध्ये दोन्ही zImage असणे आवश्यक आहे file आणि .rbf file. .rbf शिवाय file, तुम्ही ड्रायव्हर टाकाल तेव्हा एक घातक त्रुटी येईल.
4. तुम्ही SD कार्ड इमेज तयार केल्यानंतर, खालील कमांड वापरून ती मायक्रो SD कार्डवर लिहा: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
5. तुमची SD फ्लॅश कार्ड इमेज तपासण्यासाठी, खालील कार्ये करा:
   a SoC FPGA बोर्डमध्ये मायक्रो SD फ्लॅश कार्ड घाला.
   b बोर्ड पॉवर अप करा.
   c एओसीएल डायग्नोज युटिलिटी कमांड चालवा.

1.5.2 SD फ्लॅश कार्ड प्रतिमा तयार करणे
आपल्याकडे नवीन SD फ्लॅश कार्ड प्रतिमा तयार करण्याचा पर्याय देखील आहे. नवीन SD फ्लॅश कार्ड प्रतिमा तयार करणे आणि विद्यमान SD फ्लॅश कार्ड प्रतिमा पुनर्बांधणी करण्याबाबत सामान्य सूचना GSRD v14.0.2 – RocketBoards.org च्या SD कार्ड पृष्ठावर उपलब्ध आहेत. webसाइट
गोल्डन सिस्टम रेफरन्स डिझाइन (GSRD) SD फ्लॅश कार्ड इमेजमधून linux_sd_card_image.tgz प्रतिमा तयार करण्याच्या प्रक्रियेचे खालील चरण वर्णन करतात:
टीप:
c5soc प्रतिमेपासून प्रतिमा तयार करण्यासाठी, या प्रक्रियेमध्ये वर्णन केलेली सर्व लागू कार्ये करा.

1. Rocketboards.org वरून GSRD SD फ्लॅश कार्ड प्रतिमा आवृत्ती 14.0 डाउनलोड आणि अनपॅक करा.
2. माउंट करा file वाटप सारणी (fat32) आणि विस्तारित file लूप-बॅक साधने म्हणून या प्रतिमेतील सिस्टम (ext3) विभाजने. विभाजन माउंट करण्यासाठी, खालील चरणे करा:
   a /sbin/fdisk -lu image_ वापरून प्रतिमेतील विभाजनाची बाइट स्टार्ट निश्चित करा.file आज्ञा
   उदाample, W1 FAT प्रकारातील विभाजन क्रमांक 95 मध्ये 2121728 चा ब्लॉक ऑफसेट आहे. प्रति ब्लॉक 512 बाइट्ससह, बाइट ऑफसेट 512 बाइट x 2121728 = 1086324736 बाइट्स आहे.
   b फ्री लूप डिव्हाइस ओळखा (उदाample, /dev/loop0) Loestup -f कमांड टाईप करून.
   c /dev/loop0 हे विनामूल्य लूप उपकरण आहे असे गृहीत धरून, Loestup /dev/loop0 image_ ला विनंती करून लूप ब्लॉक उपकरणाला तुमची फ्लॅश कार्ड प्रतिमा नियुक्त करा.file -0 1086324736 कमांड.
   d mount /dev/loop0 /media/disk1 कमांडचा वापर करून लूप डिव्हाइस माउंट करा.
   प्रतिमेच्या आत file, /media/disk1 आता आरोहित fat32 विभाजन आहे.
   e ext3 विभाजनासाठी a ते d या चरणांची पुनरावृत्ती करा.
3. Altera वरील डाउनलोड केंद्रावरून OpenCL पॅकेजसाठी Intel FPGA रनटाइम एन्व्हायर्नमेंटची चक्रीवादळ V SoC FPGA आवृत्ती डाउनलोड करा. webसाइट
   a क्वार्टस प्राइम सॉफ्टवेअर एडिशनच्या बाजूला असलेल्या डाउनलोड बटणावर क्लिक करा.
   b प्रकाशन आवृत्ती, ऑपरेटिंग सिस्टम आणि डाउनलोड पद्धत निर्दिष्ट करा.
   c अतिरिक्त सॉफ्टवेअर टॅबवर क्लिक करा आणि Intel FPGA डाउनलोड करण्यासाठी निवडा
   OpenCL Linux चक्रीवादळ V SoC TGZ साठी रनटाइम वातावरण.
   d तुम्ही aocl-rte- डाउनलोड केल्यानंतर .arm32.tgz file, ते अनपॅक करा
   तुमच्या मालकीची निर्देशिका.
4. अनपॅक केलेले aocl-rte- ठेवा प्रतिमेच्या ext32 विभाजनावरील /home/root/opencl_arm32_rte निर्देशिकेत .arm3 निर्देशिका file.
5. तुमच्या कस्टम प्लॅटफॉर्मचे हार्डवेअर फोल्डर हटवा आणि नंतर कस्टम प्लॅटफॉर्म /home/root/ opencl_arm32_rte च्या बोर्ड सबडिरेक्टरीमध्ये ठेवा.
6. init_opencl.sh तयार करा file खालील सामग्रीसह /home/root निर्देशिकेत: निर्यात करा ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte निर्यात AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ निर्यात PATH=$ALTERAOCLSDKROOT/bin:$PATH निर्यात LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
   SDK वापरकर्ता पर्यावरण व्हेरिएबल्स आणि OpenCL Linux कर्नल ड्रायव्हर लोड करण्यासाठी source ./init_opencl.sh कमांड चालवतो.
7. तुम्हाला प्रीलोडर अपडेट करायचा असल्यास, डी.टी.एस files, किंवा Linux कर्नल, तुम्हाला SoC EDS कडील arm-linux-gnueabihf-gcc कंपाइलरची आवश्यकता आहे. सॉफ्टवेअर प्राप्त करण्यासाठी, ते पुन्हा संकलित करण्यासाठी आणि संबंधित अपडेट करण्यासाठी इंटेल SoC FPGA एम्बेडेड डिझाइन सूट वापरकर्ता मार्गदर्शकामध्ये दिलेल्या सूचनांचे अनुसरण करा. files आरोहित fat32 विभाजनावर.
   लक्ष द्या: तुमच्या सानुकूल प्लॅटफॉर्ममध्ये c5soc पेक्षा भिन्न पिन वापर असल्यास तुम्हाला प्रीलोडर अपडेट करणे आवश्यक आहे.
   लक्षात ठेवा: जर तुम्ही लिनक्स कर्नल पुन्हा संकलित केले, तर त्याच लिनक्स कर्नल स्त्रोतासह लिनक्स कर्नल ड्रायव्हर पुन्हा संकलित करा. files लिनक्स कर्नल ड्रायव्हर आणि लिनक्स कर्नलमध्ये जुळत नसल्यास, ड्रायव्हर लोड होणार नाही. तसेच, तुम्ही CMA सक्षम करणे आवश्यक आहे.
   अधिक माहितीसाठी लिनक्स कर्नल रीकंपिलिंग पहा.
8. hello_world OpenCL संकलित करा माजीampतुमचा सानुकूल प्लॅटफॉर्म समर्थन वापरून डिझाइन करा. .rbf चे नाव बदला file OpenCL ऑफलाइन कंपाइलरसाठी Intel FPGA SDK opencl.rbf म्हणून जनरेट करते आणि SD फ्लॅश कार्ड इमेजमध्ये fat32 विभाजनावर ठेवा.
   तुम्ही hello_world माजी डाउनलोड करू शकताampओपनसीएल डिझाईन मधील le डिझाइन उदाampAltera वर les पृष्ठ webसाइट
   9. आपण सर्व आवश्यक संचयित केल्यानंतर fileफ्लॅश कार्ड प्रतिमेवर s, खालील आज्ञा मागवा:
   a समक्रमण
   b अनमाउंट /media/disk1
   c अनमाउंट कुठे पृष्ठ 3 वर 3 मध्ये ext3 विभाजन माउंट करण्यासाठी तुम्ही वापरता ते डिरेक्ट्रीचे नाव आहे (उदाample, /media/disk2).
   d losstup -d /dev/loop0
   e losstup -d /dev/loop1
9. खालील आदेश वापरून SD फ्लॅश कार्ड प्रतिमा संकुचित करा: tar cvfz .tgz linux_sd_card_image
10. वितरीत करा .tgz file तुमच्या सानुकूल प्लॅटफॉर्मच्या रूट निर्देशिकेत.
11. तुमची SD फ्लॅश कार्ड इमेज तपासण्यासाठी, खालील कार्ये करा:
    a परिणामी असंपीडित प्रतिमा मायक्रो SD फ्लॅश कार्डवर लिहा.
    b SoC FPGA बोर्डमध्ये मायक्रो SD फ्लॅश कार्ड घाला.
    c बोर्ड पॉवर अप करा.
    d एओसीएल डायग्नोज युटिलिटी कमांड चालवा.

संबंधित लिंक्स

• इंटेल SoC FPGA एम्बेडेड डिझाइन सूट वापरकर्ता मार्गदर्शक
• ओपनसीएल डिझाइन उदाampAltera वर les पृष्ठ webसाइट
• पृष्ठ १६ वर लिनक्स कर्नल पुन्हा कंपाइल करत आहे
  CMA सक्षम करण्यासाठी, तुम्ही प्रथम लिनक्स कर्नल पुन्हा संकलित केले पाहिजे.
• तुमच्या FPGA बोर्डाच्या डिव्हाइसच्या नावाची चौकशी करणे (निदान)

1.6 चक्रीवादळ V SoC FPGA साठी लिनक्स कर्नल संकलित करणे
Cyclone V SoC FPGA बोर्डवर OpenCL ऍप्लिकेशन्स चालवण्यापूर्वी, तुम्ही Linux कर्नल स्त्रोत संकलित करणे आवश्यक आहे, आणि OpenCL Linux कर्नल ड्राइव्हर संकलित आणि स्थापित करणे आवश्यक आहे.

1. पृष्ठ १६ वर लिनक्स कर्नल पुन्हा कंपाइल करत आहे
   CMA सक्षम करण्यासाठी, तुम्ही प्रथम लिनक्स कर्नल पुन्हा संकलित केले पाहिजे.
2. ओपनसीएल लिनक्स कर्नल ड्रायव्हर संकलित करणे आणि स्थापित करणे पृष्ठ 17 वर ओपनसीएल लिनक्स कर्नल ड्राइव्हर संकलित कर्नल स्त्रोताविरूद्ध संकलित करा.

1.6.1 लिनक्स कर्नल पुन्हा संकलित करणे
CMA सक्षम करण्यासाठी, तुम्ही प्रथम लिनक्स कर्नल पुन्हा संकलित केले पाहिजे.

1. RocketBoards.org च्या संसाधन पृष्ठावरील GSRD v14.0 – संकलित Linux दुव्यावर क्लिक करा webलिनक्स कर्नल स्त्रोत कोड डाउनलोड आणि पुनर्बांधणीसाठी सूचनांमध्ये प्रवेश करण्यासाठी साइट.
   OpenCL साठी™ Intel FPGA SDK सह वापरण्यासाठी, socfpga-3.13-rel14.0 म्हणून निर्दिष्ट करा .
2. टीप: इमारत प्रक्रिया arch/arm/configs/socfpga_defconfig तयार करते file. या file socfpga डीफॉल्ट कॉन्फिगरेशनसाठी सेटिंग्ज निर्दिष्ट करते.
   arch/arm/configs/socfpga_defconfig च्या तळाशी खालील ओळी जोडा file.
   CONFIG_MEMORY_ISOLATION=y
   CONFIG_CMA=y
   CONFIG_DMA_CMA=y
   CONFIG_CMA_DEBUG=y
   CONFIG_CMA_SIZE_MBYTES=512
   CONFIG_CMA_SIZE_SEL_MBYTES=y
   CONFIG_CMA_ALIGNMENT=8
   CONFIG_CMA_AREAS=7
   CONFIG_CMA_SIZE_MBYTES कॉन्फिगरेशन मूल्य उपलब्ध भौतिकदृष्ट्या संलग्न मेमरीच्या एकूण संख्येवर वरची मर्यादा सेट करते. तुम्हाला अधिक मेमरी हवी असल्यास तुम्ही हे मूल्य वाढवू शकता.
3. लक्ष द्या: SoC FPGA बोर्डवर ARM प्रोसेसरसाठी उपलब्ध भौतिक मेमरीची एकूण रक्कम 1 GB आहे. Intel शिफारस करत नाही की तुम्ही CMA व्यवस्थापक 1 GB च्या जवळ सेट करा.
4. सध्याचे कॉन्फिगरेशन साफ ​​करण्यासाठी make mrproper कमांड चालवा.
5. make ARCH=arm socfpga_deconfig कमांड चालवा.
   ARCH=arm सूचित करते की तुम्हाला ARM आर्किटेक्चर कॉन्फिगर करायचे आहे.
   socfpga_defconfig सूचित करते की तुम्हाला डीफॉल्ट socfpga कॉन्फिगरेशन वापरायचे आहे.
6. निर्यात CROSS_COMPILE=arm-linux-gnueabihf- कमांड चालवा.
   ही कमांड इच्छित टूल चेनचा उपसर्ग निर्दिष्ट करण्यासाठी CROSS_COMPILE पर्यावरण व्हेरिएबल सेट करते.
7. make ARCH=arm zImage कमांड चालवा. परिणामी प्रतिमा arch/arm/boot/zImage मध्ये उपलब्ध आहे file.
8. zImage ठेवा file फ्लॅश कार्ड प्रतिमेच्या fat32 विभाजनामध्ये. तपशीलवार सूचनांसाठी, Rocketboards.org वर चक्रीवादळ V SoC FPGA-विशिष्ट GSRD वापरकर्ता पुस्तिका पहा.
9. टीप: OpenCL Linux कर्नल ड्रायव्हर योग्यरित्या घालण्यासाठी, प्रथम SDKgenerated.rbf लोड करा. file FPGA वर.
   .rbf तयार करण्यासाठी file, SDK डिझाइन उदा संकलित कराampलक्ष्यित कस्टम प्लॅटफॉर्म म्हणून चक्रीवादळ V SoC विकास किट संदर्भ प्लॅटफॉर्मसह.
   9. .rbf ठेवा file फ्लॅश कार्ड प्रतिमेच्या fat32 विभाजनामध्ये.
   लक्ष द्या: fat32 विभाजनामध्ये zImage दोन्ही असणे आवश्यक आहे file आणि .rbf file. .rbf शिवाय file, तुम्ही ड्रायव्हर टाकाल तेव्हा एक घातक त्रुटी येईल.
10. सायक्लोन V SoC डेव्हलपमेंट किटमध्ये प्रोग्राम केलेले मायक्रो SD कार्ड, ज्यामध्ये तुम्ही सुधारित केलेली किंवा तयार केलेली SD कार्ड प्रतिमा समाविष्ट आहे आणि नंतर SoC FPGA बोर्ड चालू करा.
11. uname -r कमांड चालवून स्थापित लिनक्स कर्नलची आवृत्ती सत्यापित करा.
12. तुम्ही कर्नलमध्ये CMA यशस्वीरीत्या सक्षम केल्याची पडताळणी करण्यासाठी, SoC FPGA बोर्ड चालू करून, grep init_cma /proc/kallsyms कमांड चालवा.
    आउटपुट रिक्त नसल्यास CMA सक्षम केले जाते.
13. SDK सह पुनर्संकलित Linux कर्नल वापरण्यासाठी, Linux कर्नल ड्राइव्हर संकलित आणि स्थापित करा.

संबंधित लिंक्स

• गोल्डन सिस्टम संदर्भ डिझाइन (GSRD) वापरकर्ता नियमावली
• पृष्ठ १३ वर SD फ्लॅश कार्ड प्रतिमा तयार करणे
  चक्रीवादळ V SoC FPGA ही चिपवरील संपूर्ण प्रणाली असल्यामुळे, सिस्टमची संपूर्ण व्याख्या देण्यासाठी तुम्ही जबाबदार आहात.

1.6.2 ओपनसीएल लिनक्स कर्नल ड्रायव्हर संकलित आणि स्थापित करणे
ओपनसीएल लिनक्स कर्नल ड्रायव्हर संकलित कर्नल स्त्रोताविरूद्ध संकलित करा.

ड्रायव्हर स्रोत OpenCL साठी Intel FPGA रनटाइम एन्व्हायर्नमेंटच्या चक्रीवादळ V SoC FPGA आवृत्तीमध्ये उपलब्ध आहे. याशिवाय, तुम्ही OpenCL-व्युत्पन्न .rbf साठी इंटेल FPGA SDK लोड केल्याची खात्री करा. file लिनक्स कर्नल मॉड्यूलची चुकीची स्थापना टाळण्यासाठी FPGA मध्ये.

1. Altera वरील डाउनलोड केंद्रावरून OpenCL पॅकेजसाठी Intel FPGA रनटाइम एन्व्हायर्नमेंटची चक्रीवादळ V SoC FPGA आवृत्ती डाउनलोड करा. webसाइट
   a क्वार्टस प्राइम सॉफ्टवेअर एडिशनच्या बाजूला असलेल्या डाउनलोड बटणावर क्लिक करा.
   b प्रकाशन आवृत्ती, ऑपरेटिंग सिस्टम आणि डाउनलोड पद्धत निर्दिष्ट करा.
   c अतिरिक्त सॉफ्टवेअर टॅबवर क्लिक करा आणि Intel FPGA डाउनलोड करण्यासाठी निवडा
   OpenCL Linux चक्रीवादळ V SoC TGZ साठी रनटाइम वातावरण.
   d तुम्ही aocl-rte- डाउनलोड केल्यानंतर .arm32.tgz file, ते अनपॅक करा
   तुमच्या मालकीची निर्देशिका.
   चालक स्रोत aocl-rte- मध्ये आहे .arm32/board/c5soc/ ड्राइव्हर निर्देशिका.
2. ओपनसीएल लिनक्स कर्नल ड्रायव्हर पुन्हा कंपाइल करण्यासाठी, ड्रायव्हरच्या मेकमध्ये केडीआयआर मूल्य सेट कराfile लिनक्स कर्नल स्त्रोत असलेल्या निर्देशिकेत files.
3. तुमच्या टूल चेनचा उपसर्ग दर्शविण्यासाठी निर्यात CROSS_COMPILE=arm-linux-gnueabihf- कमांड चालवा.
4. मेक क्लीन कमांड चालवा.
5. aclsoc_drv.ko तयार करण्यासाठी मेक कमांड चालवा file.
6. Opencl_arm32_rte निर्देशिका चक्रीवादळ V SoC FPGA बोर्डवर हस्तांतरित करा.
   scp -r चालवणे root@your-ipaddress: कमांड रनटाइम वातावरण/home/root निर्देशिकेत ठेवते.
7. तुम्ही SD कार्डिमेज बनवताना तयार केलेली init_opencl.sh स्क्रिप्ट चालवा.
8.  एओसीएल डायग्नोज युटिलिटी कमांड चालवा. तुम्ही init_opencl.sh यशस्वीरित्या चालवल्यानंतर निदान उपयुक्तता उत्तीर्ण परिणाम देईल.

1.7 ज्ञात समस्या
सध्या, Cyclone V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्मसह OpenCL साठी Intel FPGA SDK च्या वापरावर काही मर्यादा आहेत.

1. तुम्ही clGetDeviceInfo() कॉलच्या CL_DEVICE_VENDOR आणि CL_DEVICE_NAME स्ट्रिंगद्वारे नोंदवलेले विक्रेता आणि बोर्ड नावे ओव्हरराइड करू शकत नाही.
2. जर होस्टने शेअर्ड डीडीआर सिस्टीममध्ये (म्हणजे एचपीएस डीडीआर) स्थिर मेमरी वाटप केली आणि कर्नल अंमलबजावणीनंतर स्थिर मेमरी बदलली, तर मेमरीमधील डेटा जुना होऊ शकतो. ही समस्या उद्भवली आहे कारण FPGA कोर CPU-ते-HPS DDR व्यवहारांवर स्नूप करू शकत नाही.
   कालबाह्य डेटामध्ये प्रवेश करण्यापासून पुढील कर्नल अंमलबजावणी टाळण्यासाठी, खालीलपैकी एक उपाय लागू करा:
   • सुरू झाल्यानंतर सतत मेमरी सुधारू नका.
   • जर तुम्हाला एकाधिक __constant डेटा सेटची आवश्यकता असल्यास, एकाधिक स्थिर मेमरी बफर तयार करा.
   • उपलब्ध असल्यास, तुमच्या प्रवेगक बोर्डवर FPGA DDR मध्ये स्थिर मेमरी वाटप करा.
3. ARM वरील SDK युटिलिटी फक्त प्रोग्रामला सपोर्ट करते आणि युटिलिटी कमांडचे निदान करते.
   खालील कारणांमुळे फ्लॅश, इन्स्टॉल आणि अनइन्स्टॉल युटिलिटी कमांड सायक्लोन V SoC डेव्हलपमेंट किटला लागू होत नाहीत:
   a इंस्टॉल युटिलिटीला aclsoc_drv लिनक्स कर्नल ड्रायव्हर संकलित करावे लागेल आणि ते SoC FPGA वर सक्षम करावे लागेल. डेव्हलपमेंट मशीनला संकलनाचे काम करावे लागते; तथापि, त्यामध्ये आधीपासूनच SoC FPGA साठी Linux कर्नल स्रोत आहेत. डेव्हलपमेंट मशीनसाठी लिनक्स कर्नल स्त्रोत SoC FPGA पेक्षा वेगळे आहेत. SoC FPGA साठी लिनक्स कर्नल स्त्रोतांचे स्थान SDK वापरकर्त्यास अज्ञात आहे. त्याचप्रमाणे, चक्रीवादळ V SoC डेव्हलपमेंट किटसाठी विस्थापित उपयुक्तता देखील अनुपलब्ध आहे.
   तसेच, एसओसी बोर्डवर aclsoc_drv वितरित करणे आव्हानात्मक आहे कारण चक्रीवादळ V SoC विकास किटच्या डीफॉल्ट वितरणामध्ये लिनक्स कर्नल समाविष्ट नाही files किंवा GNU कंपाइलर कलेक्शन (GCC) कंपाइलर.
   b फ्लॅश युटिलिटीसाठी .rbf ठेवणे आवश्यक आहे file मायक्रो SD फ्लॅश कार्डच्या FAT32 विभाजनावर OpenCL डिझाइनचे. सध्या, जेव्हा SDK वापरकर्ता बोर्ड चालू करतो तेव्हा हे विभाजन माउंट केले जात नाही. म्हणून, विभाजन अद्यतनित करण्याचा सर्वोत्तम मार्ग म्हणजे फ्लॅश कार्ड रीडर आणि विकास मशीन वापरणे.
4. ओपनसीएल ऑफलाइन कंपाइलर एक्झिक्युटेबलसाठी इंटेल एफपीजीए एसडीके दरम्यान स्विच करताना files (.aocx) जे वेगवेगळ्या बोर्ड प्रकारांशी सुसंगत आहे (म्हणजे c5soc आणि c5soc_sharedonly), तुम्ही .aocx लोड करण्यासाठी SDK च्या प्रोग्राम युटिलिटीचा वापर करणे आवश्यक आहे file प्रथमच नवीन बोर्ड प्रकारासाठी. जर तुम्ही नवीन बोर्ड प्रकार वापरून होस्ट ऍप्लिकेशन चालवत असाल परंतु FPGA मध्ये दुसर्‍या बोर्ड प्रकारातील प्रतिमा असेल, तर एक घातक त्रुटी येऊ शकते.
5. .qxp file इंटरफेस विभाजन असाइनमेंट समाविष्ट करत नाही कारण क्वार्टस प्राइम सॉफ्टवेअर सातत्याने या विभाजनाच्या वेळेची आवश्यकता पूर्ण करते.
6. जेव्हा तुम्ही बोर्ड चालू करता, तेव्हा त्याचा मीडिया ऍक्सेस कंट्रोल (MAC) पत्ता एका यादृच्छिक क्रमांकावर सेट केला जातो. तुमचे LAN धोरण या वर्तनाला परवानगी देत ​​नसल्यास, खालील कार्ये करून MAC पत्ता सेट करा:
   a U-Bot पॉवर-अप दरम्यान, U-Boot कमांड प्रॉम्प्ट प्रविष्ट करण्यासाठी कोणतीही की दाबा.
   b कमांड प्रॉम्प्टवर setenv ethaddr 00:07:ed:00:00:03 टाइप करा.
   तुम्ही कोणताही MAC पत्ता निवडू शकता.
   c saveenv कमांड टाईप करा.
   d बोर्ड रीबूट करा.

1.8 दस्तऐवज पुनरावृत्ती इतिहास
तक्ता 1.
OpenCL चक्रीवादळ V SoC साठी इंटेल FPGA SDK चा दस्तऐवज पुनरावृत्ती इतिहास
विकास किट संदर्भ प्लॅटफॉर्म पोर्टिंग मार्गदर्शक

तारीख	आवृत्ती	बदल
मे-17	2017.05.08	• देखभाल प्रकाशन.
ऑक्टोबर २०१६	2016.10.31	• OpenCL ते Intel FPGA SDK साठी OpenCL साठी पुनर्ब्रँड केलेले Altera SDK. • OpenCL ऑफलाइन कंपाइलरसाठी इंटेल FPGA SDK वर पुनर्ब्रँड केलेले Altera ऑफलाइन कंपाइलर.
मे-16	2016.05.02	• SD फ्लॅश कार्ड प्रतिमा तयार करण्यासाठी आणि सुधारित करण्यासाठी सुधारित सूचना. लिनक्स कर्नल आणि ओपनसीएल लिनक्स कर्नल ड्रायव्हर पुन्हा संकलित करण्यासाठी सुधारित सूचना.
नोव्हेंबर-15	2015.11.02	• देखभाल प्रकाशन, आणि क्वार्टस II ची उदाहरणे क्वार्टस प्राइममध्ये बदलली.
मे-15	15.0.0	•FPGA रीकॉन्फिगरेशनमध्ये, FPGA कोर रीप्रोग्राम करण्याच्या सूचना काढून टाकल्या च्या बरोबर . मांजरीला बोलावून आरबीएफ प्रतिमा fileनाव>. आरबीएफ > /dev/ fpga0 कमांड कारण ही पद्धत शिफारस केलेली नाही.
डिसेंबर -14	14.1.0	• दस्तऐवजाचे नाव Altera Cyclone V SoC डेव्हलपमेंट किट संदर्भ प्लॅटफॉर्म पोर्टिंग मार्गदर्शक असे केले. • reprogram उपयुक्तता aocl प्रोग्राममध्ये अद्यतनित केलीfilename>.aocx युटिलिटी कमांड. • एओसीएल निदान आणि एओसीएल निदानासाठी निदान उपयुक्तता अद्यतनित केली उपयुक्तता आदेश. •संदर्भ प्लॅटफॉर्मला तुमच्या SoC बोर्ड विभागात पोर्टिंग मधील प्रक्रिया अपडेट केली आहे जेणेकरून गॅरंटीड टाइमिंग क्लोजर फ्लोसाठी टाईमिंग-क्लीन विभाजन तयार करण्यासाठी c5soc बोर्ड विभाजन पोर्टिंग आणि सुधारित करण्याच्या सूचना समाविष्ट करा. • खालील कार्यांसाठी कार्यपद्धतींची रूपरेषा देण्यासाठी पोर्टेड संदर्भ प्लॅटफॉर्म अद्यतनित करणे हा विषय समाविष्ट केला: 1.बोर्ड विभाजनामध्ये हार्ड प्रोसेसर सिस्टम (HPS) ब्लॉक वगळणे 2. SD फ्लॅश कार्ड प्रतिमा अद्यतनित करणे • एक SD फ्लॅश कार्ड प्रतिमा विभाग तयार करणे अद्यतनित केले. SoC एम्बेडेड डिझाईन सूट (EDS) सह उपलब्ध प्रतिमेऐवजी प्रारंभ बिंदू म्हणून गोल्डन सिस्टम संदर्भ डिझाइन (GSRD) प्रतिमेची आवृत्ती 14.0 वापरण्याची शिफारस केली आहे. • लिनक्स कर्नल आणि ओपनसीएल लिनक्स कर्नल ड्रायव्हर विभाग पुन्हा संकलित करणे अद्यतनित केले: 1. CROSS COMPILE व्हेरिएबल सेट करण्यासाठी सूचना जोडल्या. 2. CMA यशस्वीरित्या सक्षम केले आहे हे सत्यापित करण्यासाठी तुम्ही चालवलेली कमांड बदलली आहे.
जुलै-१९९९	14.0.0	•प्रारंभिक प्रकाशनात.

कागदपत्रे / संसाधने

OpenCL साठी intel FPGA SDK [pdf] वापरकर्ता मार्गदर्शक OpenCL साठी FPGA SDK, FPGA SDK, OpenCL साठी SDK, SDK

संदर्भ

• वापरकर्ता मॅन्युअल