OpenCL ಗಾಗಿ FPGA SDK
ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

UG-OCL009
2017.05.08
Intel® Quartus® Prime Design Suite ಗಾಗಿ ಕೊನೆಯದಾಗಿ ನವೀಕರಿಸಲಾಗಿದೆ: 17.0

ಚಂದಾದಾರರಾಗಿ
ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

OpenCL™ Intel® Cyclone®V SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಪೋರ್ಟಿಂಗ್ ಗೈಡ್‌ಗಾಗಿ Intel® FPGA SDK

V SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಪೋರ್ಟಿಂಗ್ ಗೈಡ್ Intel ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ (c5soc) ನ ಹಾರ್ಡ್‌ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ವಿವರಿಸುತ್ತದೆ. ® ನೀವು ಪ್ರಾರಂಭಿಸುವ ಮೊದಲು, ಕೆಳಗಿನ ದಾಖಲೆಗಳ ವಿಷಯಗಳೊಂದಿಗೆ ನೀವೇ ಪರಿಚಿತರಾಗಿರಲು ಇಂಟೆಲ್ ಬಲವಾಗಿ ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ:

1. OpenCLintel ಸೈಕ್ಲೋನ್ V ​​SoC ಗಾಗಿ Intel FPGA SDK ಪ್ರಾರಂಭಿಕ ಮಾರ್ಗದರ್ಶಿ
2. OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ Intel FPGA SDK
3. ಸೈಕ್ಲೋನ್ ವಿ ಡಿವೈಸ್ ಹ್ಯಾಂಡ್‌ಬುಕ್, ಸಂಪುಟ 3: ಹಾರ್ಡ್ ಪ್ರೊಸೆಸರ್ ಸಿಸ್ಟಮ್ ಟೆಕ್ನಿಕಲ್ ರೆಫರೆನ್ಸ್ ಮ್ಯಾನ್ಯುಯಲ್ ಜೊತೆಗೆ, ಸೈಕ್ಲೋನ್ ವಿ SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಮತ್ತು ಆಲ್ಟೆರಾದ SoC ಎಂಬೆಡೆಡ್ ಡಿಸೈನ್ ಸೂಟ್ ಪುಟವನ್ನು ನೋಡಿ webಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಸೈಟ್. 1 2

ಗಮನ: OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ನೀವು Intel FPGA SDK ಯ ಆಳವಾದ ತಿಳುವಳಿಕೆಯನ್ನು ಹೊಂದಿರುವಿರಿ ಎಂದು Intel ಊಹಿಸುತ್ತದೆ. ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಪೋರ್ಟಿಂಗ್ ಗೈಡ್ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗಾಗಿ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು SDK ನ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್‌ನ ಬಳಕೆಯನ್ನು ವಿವರಿಸುವುದಿಲ್ಲ. ಇದು ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ನಲ್ಲಿನ SDK ಬೆಂಬಲ ಮತ್ತು OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಾಗಿ ಜೆನೆರಿಕ್ Intel FPGA SDK ನಡುವಿನ ವ್ಯತ್ಯಾಸಗಳನ್ನು ಮಾತ್ರ ವಿವರಿಸುತ್ತದೆ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು

• OpenCL ಸೈಕ್ಲೋನ್ V ​​SoC ಗೆ ಇಂಟೆಲ್ FPGA SDK ಪ್ರಾರಂಭಿಕ ಮಾರ್ಗದರ್ಶಿ
• OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ Intel FPGA SDK
• ಸೈಕ್ಲೋನ್ ವಿ ಡಿವೈಸ್ ಹ್ಯಾಂಡ್‌ಬುಕ್, ಸಂಪುಟ 3: ಹಾರ್ಡ್ ಪ್ರೊಸೆಸರ್ ಸಿಸ್ಟಮ್ ತಾಂತ್ರಿಕ ಉಲ್ಲೇಖ ಕೈಪಿಡಿ
• ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಮತ್ತು SoC ಎಂಬೆಡೆಡ್ ಡಿಸೈನ್ ಸೂಟ್ ಪುಟ ಆಲ್ಟೆರಾದಲ್ಲಿ webಸೈಟ್

1. OpenCL ಮತ್ತು OpenCL ಲೋಗೋ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು Apple Inc. ಕ್ರೋನೋಸ್ ಗ್ರೂಪ್ ™ ಅನುಮತಿಯಿಂದ ಬಳಸಲಾಗಿದೆ.
2. OpenCL ಗಾಗಿ Intel FPGA SDK ಪ್ರಕಟಿತ ಖ್ರೋನೋಸ್ ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಅನ್ನು ಆಧರಿಸಿದೆ ಮತ್ತು ಕ್ರೋನೋಸ್ ಕನ್ಫಾರ್ಮೆನ್ಸ್ ಟೆಸ್ಟಿಂಗ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಅಂಗೀಕರಿಸಿದೆ. ಪ್ರಸ್ತುತ ಅನುಸರಣೆ ಸ್ಥಿತಿಯನ್ನು ಇಲ್ಲಿ ಕಾಣಬಹುದು www.khronos.org/conformance.

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. Intel, Intel ಲೋಗೋ, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ಮತ್ತು Stratix ಪದಗಳು ಮತ್ತು ಲೋಗೋಗಳು US ಮತ್ತು/ಅಥವಾ ಇತರ ದೇಶಗಳಲ್ಲಿನ Intel ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ.
*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

1.1.1 ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಬೋರ್ಡ್ ರೂಪಾಂತರಗಳು
OpenCL ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಾಗಿ Intel FPGA SDK ಎರಡು ಬೋರ್ಡ್ ರೂಪಾಂತರಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.

• c5soc ಬೋರ್ಡ್
  ಈ ಡೀಫಾಲ್ಟ್ ಬೋರ್ಡ್ ಎರಡು DDR ಮೆಮೊರಿ ಬ್ಯಾಂಕ್‌ಗಳಿಗೆ ಪ್ರವೇಶವನ್ನು ಒದಗಿಸುತ್ತದೆ. HPS DDR ಅನ್ನು FPGA ಮತ್ತು CPU ಎರಡರಿಂದಲೂ ಪ್ರವೇಶಿಸಬಹುದಾಗಿದೆ. FPGA DDR ಅನ್ನು FPGA ಯಿಂದ ಮಾತ್ರ ಪ್ರವೇಶಿಸಬಹುದಾಗಿದೆ.
• c5soc_sharedonly ಬೋರ್ಡ್
  ಈ ಬೋರ್ಡ್ ರೂಪಾಂತರವು ಕೇವಲ HPS DDR ಸಂಪರ್ಕವನ್ನು ಹೊಂದಿದೆ. FPGA DDR ಅನ್ನು ಪ್ರವೇಶಿಸಲಾಗುವುದಿಲ್ಲ. ಒಂದು ಡಿಡಿಆರ್ ಮೆಮೊರಿ ಬ್ಯಾಂಕ್ ಅನ್ನು ಬೆಂಬಲಿಸಲು ಕಡಿಮೆ ಹಾರ್ಡ್‌ವೇರ್ ಅಗತ್ಯವಿರುವುದರಿಂದ ಈ ಬೋರ್ಡ್ ರೂಪಾಂತರವು ಹೆಚ್ಚು ಪ್ರದೇಶದ ಪರಿಣಾಮಕಾರಿಯಾಗಿದೆ. c5soc_sharedonly ಬೋರ್ಡ್ ಒಂದೇ DDR ಮೆಮೊರಿ ಬ್ಯಾಂಕ್‌ನೊಂದಿಗೆ ಅಂತಿಮ ಉತ್ಪಾದನಾ ಮಂಡಳಿಗೆ ಉತ್ತಮ ಮೂಲಮಾದರಿ ವೇದಿಕೆಯಾಗಿದೆ.
  ನಿಮ್ಮ OpenCL ಕರ್ನಲ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುವಾಗ ಈ ಬೋರ್ಡ್ ರೂಪಾಂತರವನ್ನು ಗುರಿಯಾಗಿಸಲು, ನಿಮ್ಮ aoc ಆಜ್ಞೆಯಲ್ಲಿ -board c5soc_sharedonly ಆಯ್ಕೆಯನ್ನು ಸೇರಿಸಿ.
  ಬೋರ್ಡ್‌ನಲ್ಲಿ ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ aoc ಆಜ್ಞೆಯ ಆಯ್ಕೆ, OpenCL ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಗೈಡ್‌ಗಾಗಿ Intel FPGA SDK ಅನ್ನು ಉಲ್ಲೇಖಿಸಿ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು
ನಿರ್ದಿಷ್ಟ FPGA ಬೋರ್ಡ್‌ಗಾಗಿ ಕರ್ನಲ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು (–ಬೋರ್ಡ್ )
1.1.2 ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ವಿಷಯ
ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಒಳಗೊಂಡಿದೆ fileಗಳು ಮತ್ತು ಡೈರೆಕ್ಟರಿಗಳು:

File ಅಥವಾ ಡೈರೆಕ್ಟರಿ	ವಿವರಣೆ
board_env.xml	ವಿಸ್ತರಿಸಬಹುದಾದ ಮಾರ್ಕಪ್ ಭಾಷೆ (XML) file ಇದು OpenCL ಗಾಗಿ ಇಂಟೆಲ್ FPGA SDK ಗೆ c5soc ಅನ್ನು ವಿವರಿಸುತ್ತದೆ.
linux_sd_card_image.tgz	ಸಂಕುಚಿತ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರ file SDK ಬಳಕೆದಾರರು SDK ಜೊತೆಗೆ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಬಳಸಲು ಅಗತ್ಯವಿರುವ ಎಲ್ಲವನ್ನೂ ಒಳಗೊಂಡಿದೆ.
ತೋಳು 32	ಕೆಳಗಿನವುಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಡೈರೆಕ್ಟರಿ:

1.1.3 ಸೈಕ್ಲೋನ್ V ​​SoC ಅಭಿವೃದ್ಧಿ ಕಿಟ್‌ನ ಸಂಬಂಧಿತ ವೈಶಿಷ್ಟ್ಯಗಳು

ಕೆಳಗಿನ ಪಟ್ಟಿಯು OpenCL ಗಾಗಿ Intel FPGA SDK ಗೆ ಸಂಬಂಧಿಸಿದ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಘಟಕಗಳು ಮತ್ತು ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಹೈಲೈಟ್ ಮಾಡುತ್ತದೆ:

• ಡ್ಯುಯಲ್-ಕೋರ್ ARM ಕಾರ್ಟೆಕ್ಸ್-A9 CPU 32-ಬಿಟ್ ಲಿನಕ್ಸ್ ಚಾಲನೆಯಲ್ಲಿದೆ.
• HPS ಮತ್ತು FPGA ಕೋರ್ ಫ್ಯಾಬ್ರಿಕ್ ನಡುವೆ ಸುಧಾರಿತ ಎಕ್ಸ್ಟೆನ್ಸಿಬಲ್ ಇಂಟರ್ಫೇಸ್ (AXI) ಬಸ್.
• ಎರಡು ಗಟ್ಟಿಯಾದ DDR ಮೆಮೊರಿ ನಿಯಂತ್ರಕಗಳು, ಪ್ರತಿಯೊಂದೂ 1 ಗಿಗಾಬೈಟ್ (GB) DDR3 SDRAM ಗೆ ಸಂಪರ್ಕಿಸುತ್ತದೆ.
  — ಒಂದು DDR ನಿಯಂತ್ರಕವು FPGA ಕೋರ್‌ಗೆ ಮಾತ್ರ ಪ್ರವೇಶಿಸಬಹುದಾಗಿದೆ (ಅಂದರೆ, FPGA DDR).
  — ಇತರ DDR ನಿಯಂತ್ರಕವು HPS ಮತ್ತು FPGA (ಅಂದರೆ HPS DDR) ಎರಡಕ್ಕೂ ಪ್ರವೇಶಿಸಬಹುದಾಗಿದೆ. ಈ ಹಂಚಿಕೆಯ ನಿಯಂತ್ರಕವು CPU ಮತ್ತು FPGA ಕೋರ್ ನಡುವೆ ಉಚಿತ ಮೆಮೊರಿ ಹಂಚಿಕೆಯನ್ನು ಅನುಮತಿಸುತ್ತದೆ.
• CPU FPGA ಕೋರ್ ಫ್ಯಾಬ್ರಿಕ್ ಅನ್ನು ಮರುಸಂರಚಿಸಬಹುದು.

1.1.3.1 ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ವಿನ್ಯಾಸ ಗುರಿಗಳು ಮತ್ತು ನಿರ್ಧಾರಗಳು Intel ಹಲವಾರು ವಿನ್ಯಾಸ ಗುರಿಗಳು ಮತ್ತು ನಿರ್ಧಾರಗಳ ಮೇಲೆ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ಅನುಷ್ಠಾನವನ್ನು ಆಧರಿಸಿದೆ. ಈ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ನಿಮ್ಮ SoC FPGA ಬೋರ್ಡ್‌ಗೆ ಪೋರ್ಟ್ ಮಾಡಿದಾಗ ಈ ಗುರಿಗಳು ಮತ್ತು ನಿರ್ಧಾರಗಳನ್ನು ನೀವು ಪರಿಗಣಿಸಬೇಕೆಂದು Intel ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ.
ಕೆಳಗೆ c5soc ವಿನ್ಯಾಸ ಗುರಿಗಳು:

1. ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಡಿಡಿಆರ್ ಮೆಮೊರಿ ಸಿಸ್ಟಂ(ಗಳಲ್ಲಿ) ಕರ್ನಲ್‌ಗಳ ನಡುವೆ ಹೆಚ್ಚಿನ ಸಂಭವನೀಯ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅನ್ನು ಒದಗಿಸಿ.
2. ಎಫ್‌ಪಿಜಿಎ (ಅಂದರೆ, ಓಪನ್‌ಸಿಎಲ್ ಕರ್ನಲ್‌ಗಳು) ಮೇಲಿನ ಗಣನೆಗಳು ಸರ್ವಿಸಿಂಗ್ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಇತರ ಸಿಪಿಯು ಕಾರ್ಯಗಳೊಂದಿಗೆ ಹಸ್ತಕ್ಷೇಪ ಮಾಡುವುದಿಲ್ಲ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.
3. ಇಂಟರ್ಫೇಸ್ ಕಾಂಪೊನೆಂಟ್‌ಗಳ ಬದಲಿಗೆ ಕರ್ನಲ್ ಕಂಪ್ಯೂಟೇಶನ್‌ಗಳಿಗಾಗಿ ಸಾಧ್ಯವಾದಷ್ಟು FPGA ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಿಡಿ.

ಇಂಟೆಲ್‌ನ ವಿನ್ಯಾಸ ಗುರಿಗಳ ನೇರ ಪರಿಣಾಮಗಳಾಗಿರುವ ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸ ನಿರ್ಧಾರಗಳನ್ನು ಕೆಳಗೆ ನೀಡಲಾಗಿದೆ:

1. ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ವ್ಯಾಪಕವಾದ ಸಂರಚನೆಯೊಂದಿಗೆ (256 ಬಿಟ್‌ಗಳು) ಹಾರ್ಡ್ ಡಿಡಿಆರ್ ಮೆಮೊರಿ ನಿಯಂತ್ರಕಗಳನ್ನು ಮಾತ್ರ ಬಳಸುತ್ತದೆ.
2. FPGA ನೇರವಾಗಿ HPS DDR ಮೆಮೊರಿ ನಿಯಂತ್ರಕದೊಂದಿಗೆ AXI ಬಸ್ ಮತ್ತು HPS ಒಳಗೆ L3 ಸ್ವಿಚ್ ಅನ್ನು ಒಳಗೊಳ್ಳದೆಯೇ ಸಂವಹಿಸುತ್ತದೆ. ನೇರ ಸಂವಹನವು DDR ಗೆ ಅತ್ಯುತ್ತಮವಾದ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು CPU ಮತ್ತು ಅದರ ಪರಿಧಿಯ ನಡುವಿನ ಸಂವಹನಗಳೊಂದಿಗೆ FPGA ಕಂಪ್ಯೂಟೇಶನ್‌ಗಳನ್ನು ಮಧ್ಯಪ್ರವೇಶಿಸದಂತೆ ಮಾಡುತ್ತದೆ.
3. ಸ್ಕ್ಯಾಟರ್-ಗ್ಯಾದರ್ ಡೈರೆಕ್ಟ್ ಮೆಮೊರಿ ಆಕ್ಸೆಸ್ (SG-DMA) FPGA ಇಂಟರ್ಫೇಸ್ ಲಾಜಿಕ್‌ನ ಭಾಗವಾಗಿಲ್ಲ. DDR ಮೆಮೊರಿ ವ್ಯವಸ್ಥೆಗಳ ನಡುವೆ ಹೆಚ್ಚಿನ ಪ್ರಮಾಣದ ಡೇಟಾವನ್ನು ವರ್ಗಾಯಿಸುವ ಬದಲು, ಹಂಚಿಕೊಂಡ HPS DDR ನಲ್ಲಿ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸಿ. FPGA ಯಿಂದ CPU ಮೆಮೊರಿಗೆ ನೇರ ಪ್ರವೇಶವು DMA ಗಿಂತ ಹೆಚ್ಚು ಪರಿಣಾಮಕಾರಿಯಾಗಿದೆ. ಇದು ಹಾರ್ಡ್‌ವೇರ್ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಉಳಿಸುತ್ತದೆ (ಅಂದರೆ, ಎಫ್‌ಪಿಜಿಎ ಪ್ರದೇಶ) ಮತ್ತು ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಸರಳಗೊಳಿಸುತ್ತದೆ.
   ಎಚ್ಚರಿಕೆ: ಹಂಚಿದ HPS DDR ಸಿಸ್ಟಮ್ ಮತ್ತು FPGA ಗೆ ಮಾತ್ರ ಪ್ರವೇಶಿಸಬಹುದಾದ DDR ಸಿಸ್ಟಮ್ ನಡುವಿನ ಮೆಮೊರಿ ವರ್ಗಾವಣೆ ತುಂಬಾ ನಿಧಾನವಾಗಿರುತ್ತದೆ. ನೀವು ಆಯ್ಕೆ ಮಾಡಿದರೆ
   ಈ ರೀತಿಯಲ್ಲಿ ಮೆಮೊರಿಯನ್ನು ವರ್ಗಾಯಿಸಿ, ಅದನ್ನು ಅತ್ಯಂತ ಕಡಿಮೆ ಪ್ರಮಾಣದ ಡೇಟಾಗೆ ಮಾತ್ರ ಬಳಸಿ.
4. ಹೋಸ್ಟ್ ಮತ್ತು ಸಾಧನವು HPS-ಟು-FPGA (H2F) ಸೇತುವೆಯ ಮೂಲಕ ಪರಸ್ಪರರ ನಡುವೆ DMA ಅಲ್ಲದ ಡೇಟಾ ವರ್ಗಾವಣೆಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ, ಒಂದೇ 32-ಬಿಟ್ ಪೋರ್ಟ್ ಅನ್ನು ಬಳಸುತ್ತದೆ. ಕಾರಣವೆಂದರೆ, DMA ಇಲ್ಲದೆ, Linux ಕರ್ನಲ್ ಒಂದೇ 32-ಬಿಟ್ ಓದಲು ಅಥವಾ ಬರೆಯಲು ವಿನಂತಿಯನ್ನು ನೀಡಬಹುದು, ಆದ್ದರಿಂದ ವಿಶಾಲವಾದ ಸಂಪರ್ಕವನ್ನು ಹೊಂದಲು ಇದು ಅನಗತ್ಯವಾಗಿದೆ.
5. ಹೋಸ್ಟ್ ಹಗುರವಾದ H2F (LH2F) ಸೇತುವೆಯ ಮೂಲಕ ಸಾಧನಕ್ಕೆ ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳನ್ನು ಕಳುಹಿಸುತ್ತದೆ.
   ಹೋಸ್ಟ್‌ನಿಂದ ಸಾಧನಕ್ಕೆ ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳು ಕಡಿಮೆ-ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಸಂಕೇತಗಳಾಗಿರುವುದರಿಂದ, LH2F ಸೇತುವೆಯು ಕಾರ್ಯಕ್ಕೆ ಸೂಕ್ತವಾಗಿದೆ.

1.2 ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ನಿಮ್ಮ SoC FPGA ಬೋರ್ಡ್‌ಗೆ ಪೋರ್ಟ್ ಮಾಡುವುದು
ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ನಿಮ್ಮ SoC FPGA ಬೋರ್ಡ್‌ಗೆ ಪೋರ್ಟ್ ಮಾಡಲು, ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸಿ:

1. ನಿಮ್ಮ ವಿನ್ಯಾಸದ ಆರಂಭಿಕ ಹಂತವಾಗಿ c5soc ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ಒಂದು DDR ಮೆಮೊರಿ ಅಥವಾ ಎರಡು DDR ನೆನಪುಗಳ ಆವೃತ್ತಿಯನ್ನು ಆಯ್ಕೆಮಾಡಿ.
2. ALTERAOCLSDKROOT/board/c5soc/ ನಲ್ಲಿ ಪಿನ್ ಸ್ಥಳಗಳನ್ನು ನವೀಕರಿಸಿ /top.qsf file, ALTERAOCLSDKROOT ಎಂಬುದು OpenCL ಸ್ಥಾಪನೆಗಾಗಿ Intel FPGA SDK ನ ಸ್ಥಳಕ್ಕೆ ಮಾರ್ಗವಾಗಿದೆ, ಮತ್ತು ಬೋರ್ಡ್ ರೂಪಾಂತರದ ಡೈರೆಕ್ಟರಿ ಹೆಸರು. c5soc_sharedonly ಡೈರೆಕ್ಟರಿಯು ಒಂದು DDR ಮೆಮೊರಿ ಸಿಸ್ಟಮ್‌ನೊಂದಿಗೆ ಬೋರ್ಡ್ ರೂಪಾಂತರವಾಗಿದೆ. c5soc ಡೈರೆಕ್ಟರಿಯು ಎರಡು DDR ಮೆಮೊರಿ ವ್ಯವಸ್ಥೆಗಳೊಂದಿಗೆ ಬೋರ್ಡ್ ರೂಪಾಂತರವಾಗಿದೆ.
3.  ALTERAOCLSDKROOT/board/c5soc/ ನಲ್ಲಿ HPS ಮತ್ತು/ಅಥವಾ FPGA SDRAM ಬ್ಲಾಕ್‌ಗಳಿಗಾಗಿ DDR ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನವೀಕರಿಸಿ /system.qsys file.
   4. OpenCL ಆದ್ಯತೆಯ ಬೋರ್ಡ್ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ ಎಲ್ಲಾ Intel FPGA SDK ಗ್ಯಾರಂಟಿ ಟೈಮಿಂಗ್ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಸಾಧಿಸಬೇಕು. ಅಂತೆಯೇ, ವಿನ್ಯಾಸದ ನಿಯೋಜನೆಯು ಸಮಯ ಸ್ವಚ್ಛವಾಗಿರಬೇಕು. ನಿಮ್ಮ SoC FPGA ಬೋರ್ಡ್‌ಗೆ c5soc ಬೋರ್ಡ್ ವಿಭಾಗವನ್ನು (acl_iface_partition.qxp) ಪೋರ್ಟ್ ಮಾಡಲು, ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸಿ:
   ಬೋರ್ಡ್ ವಿಭಾಗವನ್ನು ಮಾರ್ಪಡಿಸುವ ಮತ್ತು ಸಂರಕ್ಷಿಸುವ ವಿವರವಾದ ಸೂಚನೆಗಳಿಗಾಗಿ, ಕ್ವಾರ್ಟಸ್ ಅನ್ನು ನೋಡಿ
   ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಹ್ಯಾಂಡ್‌ಬುಕ್‌ನ ಶ್ರೇಣೀಕೃತ ಮತ್ತು ತಂಡ-ಆಧಾರಿತ ವಿನ್ಯಾಸದ ಅಧ್ಯಾಯಕ್ಕಾಗಿ ಪ್ರಧಾನ ಹೆಚ್ಚಳದ ಸಂಕಲನ.
   ಎ. ALTERAOCLSDKROOT/board/c5soc/c5soc ಡೈರೆಕ್ಟರಿಯಿಂದ acl_iface_partition.qxp ಅನ್ನು ತೆಗೆದುಹಾಕಿ.
   ಬಿ. Tcl ಆದೇಶವನ್ನು ಬದಲಾಯಿಸುವ ಮೂಲಕ acl_iface_region LogicLock™ ಪ್ರದೇಶವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region ಗೆ set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
   ಸಿ. ನಿಮ್ಮ ಬೋರ್ಡ್‌ಗಾಗಿ OpenCL ಕರ್ನಲ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ.
   ಡಿ. ಅಗತ್ಯವಿದ್ದರೆ, ಲಾಜಿಕ್‌ಲಾಕ್ ಪ್ರದೇಶದ ಗಾತ್ರ ಮತ್ತು ಸ್ಥಳವನ್ನು ಸರಿಹೊಂದಿಸಿ.
   ಇ. ನಿಮ್ಮ ವಿನ್ಯಾಸದ ನಿಯೋಜನೆಯು ಸಮಯ ಸ್ವಚ್ಛವಾಗಿದೆ ಎಂದು ನೀವು ತೃಪ್ತರಾದಾಗ, ಆ ವಿಭಾಗವನ್ನು acl_iface_partition.qxp ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ರಫ್ತು ಮಾಡಲಾದ ವಿಭಾಗವಾಗಿ ರಫ್ತು ಮಾಡಿ File.
   ಈ .qxp ಅನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳುವ ಮೂಲಕ OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ AIntel FPGA SDK ಯ ಎಸ್‌ಟಾಬ್ಲಿಶಿಂಗ್ ಗ್ಯಾರಂಟಿಡ್ ಟೈಮಿಂಗ್ ಫ್ಲೋ ವಿಭಾಗದಲ್ಲಿ ವಿವರಿಸಿದಂತೆ  file ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ, ನೀವು ಖಾತರಿಪಡಿಸಿದ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಫ್ಲೋನೊಂದಿಗೆ ಬೋರ್ಡ್ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುವ ಅಗತ್ಯವನ್ನು ಪೂರೈಸುತ್ತೀರಿ.
   ನಿಮ್ಮ ರಫ್ತು ಮಾಡಲಾದ ವಿಭಾಗದ ಫಲಿತಾಂಶಗಳ (QoR) ಗುಣಮಟ್ಟದ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರುವ ಅಂಶಗಳಿಗಾಗಿ, OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ Intel FPGA SDK ನಲ್ಲಿ ರಫ್ತು ಮಾಡಲಾದ ಬೋರ್ಡ್ ವಿಭಜನೆಯ ವಿಭಾಗಕ್ಕಾಗಿ ಫಲಿತಾಂಶಗಳ ಸಾಮಾನ್ಯ ಗುಣಮಟ್ಟದ ಪರಿಗಣನೆಗಳನ್ನು ನೋಡಿ.
   f. ಹಂತ 2 ರಲ್ಲಿನ ಆಜ್ಞೆಯನ್ನು set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region ಗೆ ಹಿಂತಿರುಗಿಸುವ ಮೂಲಕ acl_iface_region LogicLock ಪ್ರದೇಶವನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ.
4. ನಿಮ್ಮ SoC FPGA ಬೋರ್ಡ್ HPS ಬ್ಲಾಕ್‌ನ ವಿವಿಧ ಪಿನ್‌ಗಳು ಮತ್ತು ಪರಿಧಿಗಳನ್ನು ಬಳಸಿದರೆ, ಪ್ರಿಲೋಡರ್ ಮತ್ತು ಸಾಧನ ಟ್ರೀ ಮೂಲವನ್ನು (DTS) ಮರುಸೃಷ್ಟಿಸಿ file. ನೀವು HPS DDR ಮೆಮೊರಿ ನಿಯಂತ್ರಕ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಬದಲಾಯಿಸಿದರೆ, ಪೂರ್ವಲೋಡರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಿ.
5. SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸಿ.
6. SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ಒಳಗೊಂಡಿರುವ ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ರಚಿಸಿ.
7. OpenCL ಗಾಗಿ Intel FPGA ರನ್‌ಟೈಮ್ ಎನ್ವಿರಾನ್‌ಮೆಂಟ್ (RTE) ನೊಂದಿಗೆ ಬಳಸಲು ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ರನ್‌ಟೈಮ್ ಪರಿಸರ ಆವೃತ್ತಿಯನ್ನು ರಚಿಸುವುದನ್ನು ಪರಿಗಣಿಸಿ. ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ RTE ಆವೃತ್ತಿಯು ಹಾರ್ಡ್‌ವೇರ್ ಡೈರೆಕ್ಟರಿಗಳು ಮತ್ತು SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ಒಳಗೊಂಡಿಲ್ಲ. ಹೋಸ್ಟ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳನ್ನು ಚಲಾಯಿಸಲು ಅನುಮತಿಸಲು ಈ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ SoC FPGA ಸಿಸ್ಟಮ್‌ಗೆ ಲೋಡ್ ಆಗುತ್ತದೆ. ಇದಕ್ಕೆ ವಿರುದ್ಧವಾಗಿ, OpenCL ಕರ್ನಲ್‌ಗಳನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು SDK ಗೆ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ SDK ಆವೃತ್ತಿಯು ಅವಶ್ಯಕವಾಗಿದೆ.
   ಸಲಹೆ: RTE ಗಾಗಿ ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ SDK ಆವೃತ್ತಿಯನ್ನು ನೀವು ಬಳಸಬಹುದು. ಉಳಿಸಲು
   ಸ್ಥಳಾವಕಾಶ, ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ RTE ಆವೃತ್ತಿಯಿಂದ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ತೆಗೆದುಹಾಕಿ.
8. ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ಪರೀಕ್ಷಿಸಿ.
   ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ Intel FPGA SDK ನ ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸುವ ವಿಭಾಗವನ್ನು ನೋಡಿ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು

• ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲಾಗುತ್ತಿದೆ
• ಕ್ರಮಾನುಗತ ಮತ್ತು ತಂಡ-ಆಧಾರಿತ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಇನ್ಕ್ರಿಮೆಂಟಲ್ ಸಂಕಲನ
• ಗ್ಯಾರಂಟಿಡ್ ಟೈಮಿಂಗ್ ಫ್ಲೋ ಅನ್ನು ಸ್ಥಾಪಿಸುವುದು
• ರಫ್ತು ಮಾಡಿದ ಬೋರ್ಡ್ ವಿಭಜನೆಗಾಗಿ ಫಲಿತಾಂಶಗಳ ಸಾಮಾನ್ಯ ಗುಣಮಟ್ಟದ ಪರಿಗಣನೆಗಳು

1.2.1 ಪೋರ್ಟೆಡ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ನವೀಕರಿಸಲಾಗುತ್ತಿದೆ
ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ಪ್ರಸ್ತುತ ಆವೃತ್ತಿಯಲ್ಲಿ, HPS ಬ್ಲಾಕ್ ಎಲ್ಲಾ ನಾನ್ಕರ್ನಲ್ ಲಾಜಿಕ್ ಅನ್ನು ವ್ಯಾಖ್ಯಾನಿಸುವ ವಿಭಾಗದ ಒಳಗಿದೆ. ಆದಾಗ್ಯೂ, ನೀವು .qxp ನ ಭಾಗವಾಗಿ HPS ಅನ್ನು ರಫ್ತು ಮಾಡಲು ಸಾಧ್ಯವಿಲ್ಲ file. c5soc ನ ಹಿಂದಿನ ಆವೃತ್ತಿಯಿಂದ ನೀವು ಮಾರ್ಪಡಿಸಿದ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ನವೀಕರಿಸಲು, QXP ಸಂರಕ್ಷಣೆ ಹರಿವನ್ನು ಅಳವಡಿಸಿ, ಇತ್ತೀಚಿನ ರನ್‌ಟೈಮ್ ಪರಿಸರವನ್ನು ಪಡೆಯಲು SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನವೀಕರಿಸಿ ಮತ್ತು board_spec.xml ಅನ್ನು ನವೀಕರಿಸಿ file ಸ್ವಯಂ ವಲಸೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು.
OpenCL ಆವೃತ್ತಿ 14.1 ಮತ್ತು ಅದಕ್ಕೂ ಮೀರಿದ ಶೋಧನೆಗಳಿಗಾಗಿ Altera® SDK board_spec.xml file ಬೋರ್ಡ್ ಮಾಹಿತಿಗಾಗಿ, ಮತ್ತು ಸ್ವಯಂಚಾಲಿತ ನವೀಕರಣಗಳನ್ನು ಅಳವಡಿಸುತ್ತದೆ. ಏಕೆಂದರೆ ನೀವು ಮಾರ್ಪಡಿಸುತ್ತೀರಿ
QXP ಸಂರಕ್ಷಣೆಯ ಹರಿವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ ಮೂಲಕ ವಿನ್ಯಾಸ, ನೀವು board_spec.xml ಅನ್ನು ನವೀಕರಿಸಬೇಕು file ಪ್ರಸ್ತುತ ಆವೃತ್ತಿಯಲ್ಲಿ ಅದರ ಸ್ವರೂಪಕ್ಕೆ. ನವೀಕರಿಸಲಾಗುತ್ತಿದೆ file ಸಂರಕ್ಷಿಸದ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಳು ಮತ್ತು ಪ್ರಸ್ತುತ QXP-ಆಧಾರಿತ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಳ ನಡುವೆ ವ್ಯತ್ಯಾಸವನ್ನು ಗುರುತಿಸಲು SDK ಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ OpenCL ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಟೂಲ್‌ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ Intel FPGA SDK ನಲ್ಲಿ ಫಾರ್ವರ್ಡ್ ಹೊಂದಾಣಿಕೆಗಾಗಿ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಆಟೋಮಿಗ್ರೇಷನ್ ಅನ್ನು ನೋಡಿ.

1. C5soc ನ ಹಿಂದಿನ ಆವೃತ್ತಿಯಿಂದ ಪೋರ್ಟ್ ಮಾಡಲಾದ ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸದಲ್ಲಿ QXP ಸಂರಕ್ಷಣೆಯ ಹರಿವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು, .qxp ನಿಂದ HPS ಅನ್ನು ಹೊರಗಿಡಲು ಉಪವಿಭಾಗವನ್ನು ರಚಿಸಲು ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ನಿರ್ವಹಿಸಿ file:
   ಎ. ನಾನ್ಕರ್ನಲ್ ಲಾಜಿಕ್ ಸುತ್ತ ವಿಭಾಗವನ್ನು ರಚಿಸುವ ಮೊದಲು, .qsf ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಸೆಟ್ಟಿಂಗ್‌ಗಳಲ್ಲಿ HPS ಸುತ್ತಲೂ ವಿಭಾಗವನ್ನು ರಚಿಸಿ File.
   ಉದಾಹರಣೆಗೆampಲೆ:
   # HPS-ಡೆಡಿಕೇಟೆಡ್ I/O ಸೆಟ್_ಇನ್ಸ್‌ಟನ್ಸ್_ಅಸೈನ್‌ಮೆಂಟ್ ಅನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ವಿಭಜಿಸಿ -ಹೆಸರು PARTITION_HIERARCHY borde_18261 -to “system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:systio_face_hps| ps_io| system_acl_iface_hps_0_hps_io_border:border” -section_id “system_acl_iface_hps_0_hps_io_border:border”
   # ಕ್ವಾರ್ಟಸ್‌ನ ಉಳಿದ ಭಾಗದಿಂದ ಸರಿಯಾಗಿ ಪ್ರಕ್ರಿಯೆಗೊಳಿಸಲು ವಿಭಾಗವನ್ನು HPS_PARTITION ಪ್ರಕಾರಕ್ಕೆ ಹೊಂದಿಸಿ
   set_global_assignment -ಹೆಸರು PARTITION_TYPE HPS_PARTITION -section_id “system_acl_iface_hps_0_hps_io_border:border”
   ಕ್ವಾರ್ಟಸ್_ಸಿಡಿಬಿ ಟಾಪ್ -ಸಿ ಟಾಪ್
   –incremental_compilation_export=acl_iface_partition.qxp
   –incremental_compilation_export_partition_name=acl_iface_partition
   –incremental_compilation_export_post_synth=on
   –incremental_compilation_export_post_fit=on
   –incremental_compilation_export_routing=on
   –incremental_compilation_export_flatten=ಆಫ್
   ನೀವು ವಿಭಾಗದಿಂದ HPS ಅನ್ನು ಹೊರತುಪಡಿಸಿದ ನಂತರ, ನೀವು .qxp ಅನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಬಹುದು file ಮತ್ತು ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ.
2. ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸುವ ಮೂಲಕ OpenCL ಗಾಗಿ ಇಂಟೆಲ್ FPGA RTE ಯ ಪ್ರಸ್ತುತ ಆವೃತ್ತಿಯೊಂದಿಗೆ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನವೀಕರಿಸಿ:
   ಎ. ಮೌಂಟ್ ದಿ file ಹಂಚಿಕೆ ಕೋಷ್ಟಕ (ಕೊಬ್ಬು32) ಮತ್ತು ವಿಸ್ತರಿಸಲಾಗಿದೆ file ಸಿಸ್ಟಮ್ (ext3) ವಿಭಾಗಗಳು ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಚಿತ್ರದಲ್ಲಿ ಲೂಪ್-ಬ್ಯಾಕ್ ಸಾಧನಗಳಾಗಿ. ವಿವರವಾದ ಸೂಚನೆಗಳಿಗಾಗಿ, SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ನಿರ್ಮಿಸುವಲ್ಲಿ ಹಂತ 2 ಅನ್ನು ನೋಡಿ.
   ಬಿ. /home/root/opencl_arm32_rte ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ, ತೆಗೆದುಹಾಕಿ fileRTE ಯ ಹಿಂದಿನ ಆವೃತ್ತಿಯಿಂದ ರು.
   ಸಿ. RTE ಯ ಪ್ರಸ್ತುತ ಪರಿಶೀಲನೆಯನ್ನು /home/root/opencl_arm32_rte ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ ಮತ್ತು ಅನ್ಪ್ಯಾಕ್ ಮಾಡಿ.
   ಡಿ. ರಲ್ಲಿ /driver/version.h file ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗೆ, ACL_DRIVER_VERSION ನಿಯೋಜನೆಯನ್ನು ಅಪ್‌ಡೇಟ್ ಮಾಡಿ . (ಉದಾample, 16.1.x, ಅಲ್ಲಿ 16.1 SDK ವೆರಿಸನ್, ಮತ್ತು x ನೀವು ಹೊಂದಿಸಿರುವ ಚಾಲಕ ಆವೃತ್ತಿಯಾಗಿದೆ).
   ಇ. ಚಾಲಕವನ್ನು ಪುನರ್ನಿರ್ಮಿಸಿ.
   f. ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ಹಾರ್ಡ್‌ವೇರ್ ಫೋಲ್ಡರ್(ಗಳನ್ನು) ಅಳಿಸಿ. ನವೀಕರಿಸಿದ ಡ್ರೈವರ್‌ನೊಂದಿಗೆ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು /home/root/opencl_arm_rte/board ಡೈರೆಕ್ಟರಿಗೆ ನಕಲಿಸಿ.
   ಜಿ. Altera.icd ಅನ್ನು ನಕಲಿಸಿ file /home/root/opencl_arm32_rte ಡೈರೆಕ್ಟರಿಯಿಂದ ಮತ್ತು ಅದನ್ನು /etc/OpenCL/vendors ಡೈರೆಕ್ಟರಿಗೆ ಸೇರಿಸಿ.
   ಗಂ. ಹೊಸ ಚಿತ್ರವನ್ನು ಅನ್‌ಮೌಂಟ್ ಮಾಡಿ ಮತ್ತು ಪರೀಕ್ಷಿಸಿ. ವಿವರವಾದ ಸೂಚನೆಗಳಿಗಾಗಿ, SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ನಿರ್ಮಿಸುವಲ್ಲಿ 8 ರಿಂದ 11 ಹಂತಗಳನ್ನು ನೋಡಿ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು

• ಪುಟ 14 ರಲ್ಲಿ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸಲಾಗುತ್ತಿದೆ
  ನೀವು ಹೊಸ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸುವ ಆಯ್ಕೆಯನ್ನು ಸಹ ಹೊಂದಿರುವಿರಿ.
• ಫಾರ್ವರ್ಡ್ ಹೊಂದಾಣಿಕೆಗಾಗಿ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಆಟೋಮಿಗ್ರೇಷನ್

1.3 ಹಂಚಿದ ಸ್ಮರಣೆಗಾಗಿ ಸಾಫ್ಟ್‌ವೇರ್ ಬೆಂಬಲ
SoC FPGA ಗಳಲ್ಲಿ ಚಾಲನೆಯಲ್ಲಿರುವ OpenCL ಕರ್ನಲ್‌ಗಳಿಗೆ FPGA ಮತ್ತು CPU ನಡುವಿನ ಹಂಚಿಕೆಯ ಭೌತಿಕ ಮೆಮೊರಿಯು ಆದ್ಯತೆಯ ಮೆಮೊರಿಯಾಗಿದೆ. ಹಂಚಿಕೆಯ ವರ್ಚುವಲ್ ಮೆಮೊರಿಗೆ ವಿರುದ್ಧವಾಗಿ FPGA ಹಂಚಿಕೆಯ ಭೌತಿಕ ಮೆಮೊರಿಯನ್ನು ಪ್ರವೇಶಿಸುವುದರಿಂದ, ಭೌತಿಕ ಪುಟ ವಿಳಾಸಗಳಿಗೆ ಬಳಕೆದಾರರ ವರ್ಚುವಲ್ ವಿಳಾಸಗಳನ್ನು ಮ್ಯಾಪ್ ಮಾಡುವ CPU ನ ಪುಟ ಕೋಷ್ಟಕಗಳಿಗೆ ಇದು ಪ್ರವೇಶವನ್ನು ಹೊಂದಿಲ್ಲ.
ಹಾರ್ಡ್‌ವೇರ್‌ಗೆ ಸಂಬಂಧಿಸಿದಂತೆ, OpenCL ಕರ್ನಲ್‌ಗಳು HPS DDR ಹಾರ್ಡ್ ಮೆಮೊರಿ ನಿಯಂತ್ರಕಕ್ಕೆ ನೇರ ಸಂಪರ್ಕದ ಮೂಲಕ ಹಂಚಿಕೆಯ ಭೌತಿಕ ಮೆಮೊರಿಯನ್ನು ಪ್ರವೇಶಿಸುತ್ತವೆ. ಸಾಫ್ಟ್‌ವೇರ್‌ಗೆ ಸಂಬಂಧಿಸಿದಂತೆ, ಹಂಚಿದ ಭೌತಿಕ ಮೆಮೊರಿಗೆ ಬೆಂಬಲವು ಈ ಕೆಳಗಿನ ಪರಿಗಣನೆಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ:

1. CPU ನಲ್ಲಿ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಲು ವಿಶಿಷ್ಟ ಸಾಫ್ಟ್‌ವೇರ್ ಅಳವಡಿಕೆಗಳು (ಉದಾample, malloc() ಕಾರ್ಯವು FPGA ಬಳಸಬಹುದಾದ ಮೆಮೊರಿ ಪ್ರದೇಶವನ್ನು ನಿಯೋಜಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ.
   malloc() ಕಾರ್ಯವು ನಿಯೋಜಿಸುವ ಮೆಮೊರಿಯು ವರ್ಚುವಲ್ ಮೆಮೊರಿ ವಿಳಾಸ ಜಾಗದಲ್ಲಿ ಹೊಂದಿಕೆಯಾಗುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಆಧಾರವಾಗಿರುವ ಭೌತಿಕ ಪುಟಗಳು ಭೌತಿಕವಾಗಿ ಹೊಂದಿಕೆಯಾಗುವ ಸಾಧ್ಯತೆಯಿಲ್ಲ. ಅಂತೆಯೇ, ಹೋಸ್ಟ್ ಭೌತಿಕವಾಗಿ-ಹೊಂದಿರುವ ಮೆಮೊರಿ ಪ್ರದೇಶಗಳನ್ನು ನಿಯೋಜಿಸಲು ಶಕ್ತವಾಗಿರಬೇಕು. ಆದಾಗ್ಯೂ, ಈ ಸಾಮರ್ಥ್ಯವು Linux ನಲ್ಲಿನ ಬಳಕೆದಾರ-ಸ್ಥಳ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ಅಸ್ತಿತ್ವದಲ್ಲಿಲ್ಲ. ಆದ್ದರಿಂದ, Linux ಕರ್ನಲ್ ಚಾಲಕವು ಹಂಚಿಕೆಯನ್ನು ನಿರ್ವಹಿಸಬೇಕು.
2. OpenCL SoC FPGA ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಡ್ರೈವರ್ ಹಂಚಿದ ಭೌತಿಕ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಲು ಮತ್ತು ಅದನ್ನು ಬಳಕೆದಾರರ ಜಾಗಕ್ಕೆ ಮ್ಯಾಪ್ ಮಾಡಲು mmap() ಕಾರ್ಯವನ್ನು ಒಳಗೊಂಡಿದೆ. ಸಾಧನದೊಂದಿಗೆ ಹಂಚಿಕೊಳ್ಳಲು ಭೌತಿಕವಾಗಿ-ಹೊಂದಿರುವ ಮೆಮೊರಿ ಪ್ರದೇಶಗಳನ್ನು ವಿನಂತಿಸಲು mmap() ಕಾರ್ಯವು ಪ್ರಮಾಣಿತ Linux ಕರ್ನಲ್ ಕರೆ dma_alloc_coherent() ಅನ್ನು ಬಳಸುತ್ತದೆ.
3. ಡೀಫಾಲ್ಟ್ Linux ಕರ್ನಲ್‌ನಲ್ಲಿ, dma_alloc_coherent() 0.5 ಮೆಗಾಬೈಟ್‌ಗಳಿಗಿಂತ ಹೆಚ್ಚು (MB) ಗಾತ್ರದಲ್ಲಿ ಭೌತಿಕವಾಗಿ-ಹೊಂದಿರುವ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸುವುದಿಲ್ಲ. dma_alloc_coherent() ಗೆ ಹೆಚ್ಚಿನ ಪ್ರಮಾಣದ ಭೌತಿಕವಾಗಿ-ಹೊಂದಾಣಿಕೆಯ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಲು ಅನುಮತಿಸಲು, ಲಿನಕ್ಸ್ ಕರ್ನಲ್‌ನ ಸಮೀಪದ ಮೆಮೊರಿ ಅಲೋಕೇಟರ್ (CMA) ವೈಶಿಷ್ಟ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಮತ್ತು ನಂತರ ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಅನ್ನು ಮರುಸಂಕಲಿಸಿ.
   ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಾಗಿ, CMA 512 GB ಭೌತಿಕ ಮೆಮೊರಿಯಲ್ಲಿ 1 MB ಅನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ. ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಹಂಚಿಕೆಯ ಮೆಮೊರಿಯ ಪ್ರಮಾಣವನ್ನು ಅವಲಂಬಿಸಿ ನೀವು ಈ ಮೌಲ್ಯವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು ಅಥವಾ ಕಡಿಮೆ ಮಾಡಬಹುದು. dma_alloc_coherent() ಕರೆಗೆ ಪೂರ್ಣ 512 MB ಭೌತಿಕವಾಗಿ-ಹೊಂದಿರುವ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಲು ಸಾಧ್ಯವಾಗದಿರಬಹುದು; ಆದಾಗ್ಯೂ, ಇದು ವಾಡಿಕೆಯಂತೆ ಸುಮಾರು 450 MB ಮೆಮೊರಿಯನ್ನು ಪಡೆಯಬಹುದು.
4. CPU dma_alloc_coherent() ಕರೆ ನಿಯೋಜಿಸುವ ಮೆಮೊರಿಯನ್ನು ಕ್ಯಾಶ್ ಮಾಡಬಹುದು. ನಿರ್ದಿಷ್ಟವಾಗಿ, ಹೋಸ್ಟ್ ಅಪ್ಲಿಕೇಶನ್‌ನಿಂದ ಬರೆಯುವ ಕಾರ್ಯಾಚರಣೆಗಳು OpenCL ಕರ್ನಲ್‌ಗಳಿಗೆ ಗೋಚರಿಸುವುದಿಲ್ಲ. OpenCL SoC FPGA Linux ಕರ್ನಲ್ ಡ್ರೈವರ್‌ನಲ್ಲಿನ mmap() ಕಾರ್ಯವು ಈ ಮೆಮೊರಿಯ ಪ್ರದೇಶಕ್ಕೆ ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುವಿಕೆಯನ್ನು ಸ್ಪಷ್ಟವಾಗಿ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲು pgprot_noncached() ಅಥವಾ remap_pf_range() ಕಾರ್ಯಕ್ಕೆ ಕರೆಗಳನ್ನು ಸಹ ಒಳಗೊಂಡಿದೆ.
5. dma_alloc_coherent() ಕಾರ್ಯವು ಭೌತಿಕವಾಗಿ-ಹೊಂದಿರುವ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಿದ ನಂತರ, mmap() ಕಾರ್ಯವು ವರ್ಚುವಲ್ ವಿಳಾಸವನ್ನು ಶ್ರೇಣಿಯ ಪ್ರಾರಂಭಕ್ಕೆ ಹಿಂತಿರುಗಿಸುತ್ತದೆ, ಇದು ನೀವು ನಿಯೋಜಿಸುವ ಮೆಮೊರಿಯ ವಿಳಾಸದ ವ್ಯಾಪ್ತಿಯಾಗಿದೆ. ಮೆಮೊರಿಯನ್ನು ಪ್ರವೇಶಿಸಲು ಹೋಸ್ಟ್ ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ಈ ವರ್ಚುವಲ್ ವಿಳಾಸದ ಅಗತ್ಯವಿದೆ. ಮತ್ತೊಂದೆಡೆ, OpenCL ಕರ್ನಲ್‌ಗಳಿಗೆ ಭೌತಿಕ ವಿಳಾಸಗಳು ಬೇಕಾಗುತ್ತವೆ. Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ವರ್ಚುವಲ್-ಟು-ಫಿಸಿಕಲ್ ವಿಳಾಸ ಮ್ಯಾಪಿಂಗ್ ಅನ್ನು ಟ್ರ್ಯಾಕ್ ಮಾಡುತ್ತದೆ. ಡ್ರೈವರ್‌ಗೆ ಪ್ರಶ್ನೆಯನ್ನು ಸೇರಿಸುವ ಮೂಲಕ mmap() ನಿಜವಾದ ಭೌತಿಕ ವಿಳಾಸಗಳಿಗೆ ಹಿಂದಿರುಗುವ ಭೌತಿಕ ವಿಳಾಸಗಳನ್ನು ನೀವು ಮ್ಯಾಪ್ ಮಾಡಬಹುದು.
   aocl_mmd_shared_mem_alloc() MMD ಅಪ್ಲಿಕೇಶನ್ ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ (API) ಕರೆ ಕೆಳಗಿನ ಪ್ರಶ್ನೆಗಳನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ:
   ಎ. mmap() ಕಾರ್ಯವು ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸುತ್ತದೆ ಮತ್ತು ವರ್ಚುವಲ್ ವಿಳಾಸವನ್ನು ಹಿಂದಿರುಗಿಸುತ್ತದೆ.
   ಬಿ. ಭೌತಿಕ ವಿಳಾಸಕ್ಕೆ ಹಿಂತಿರುಗಿದ ವರ್ಚುವಲ್ ವಿಳಾಸವನ್ನು ನಕ್ಷೆ ಮಾಡುವ ಹೆಚ್ಚುವರಿ ಪ್ರಶ್ನೆ.
   aocl_mmd_shared_mem_alloc() MMD API ಕರೆ ನಂತರ ಎರಡು ವಿಳಾಸಗಳನ್ನು ಹಿಂತಿರುಗಿಸುತ್ತದೆ
   - ನಿಜವಾದ ಹಿಂದಿರುಗಿದ ವಿಳಾಸವು ವರ್ಚುವಲ್ ವಿಳಾಸವಾಗಿದೆ ಮತ್ತು ಭೌತಿಕ ವಿಳಾಸವು device_ptr_out ಗೆ ಹೋಗುತ್ತದೆ.
   ಗಮನಿಸಿ: mmap() ಕಾರ್ಯವು ಭೌತಿಕ ವಿಳಾಸಗಳಿಗೆ ಹಿಂದಿರುಗುವ ವರ್ಚುವಲ್ ವಿಳಾಸಗಳನ್ನು ಮಾತ್ರ ಚಾಲಕವು ಮ್ಯಾಪ್ ಮಾಡಬಹುದು. ನೀವು ಯಾವುದೇ ಇತರ ವರ್ಚುವಲ್ ಪಾಯಿಂಟರ್‌ನ ಭೌತಿಕ ವಿಳಾಸಕ್ಕಾಗಿ ವಿನಂತಿಸಿದರೆ, ಚಾಲಕವು NULL ಮೌಲ್ಯವನ್ನು ಹಿಂದಿರುಗಿಸುತ್ತದೆ.

ಎಚ್ಚರಿಕೆ: OpenCL ರನ್‌ಟೈಮ್ ಲೈಬ್ರರಿಗಳಿಗಾಗಿ Intel FPGA SDK ಹಂಚಿದ ಮೆಮೊರಿಯು board_spec.xml ನಲ್ಲಿ ಪಟ್ಟಿ ಮಾಡಲಾದ ಮೊದಲ ಮೆಮೊರಿಯಾಗಿದೆ ಎಂದು ಊಹಿಸುತ್ತದೆ. file. ಬೇರೆ ರೀತಿಯಲ್ಲಿ ಹೇಳುವುದಾದರೆ, ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಡ್ರೈವರ್ ಪಡೆಯುವ ಭೌತಿಕ ವಿಳಾಸವು Avalon® ವಿಳಾಸವಾಗುತ್ತದೆ, ಅದು OpenCL ಕರ್ನಲ್ HPS SDRAM ಗೆ ಹಾದುಹೋಗುತ್ತದೆ.
ರನ್‌ಟೈಮ್ ಲೈಬ್ರರಿಗೆ ಸಂಬಂಧಿಸಿದಂತೆ, ಹಂಚಿದ ಮೆಮೊರಿಯನ್ನು ಈ ಕೆಳಗಿನ ರೀತಿಯಲ್ಲಿ ಸಾಧನ ಬಫರ್‌ನಂತೆ ನಿಯೋಜಿಸಲು clCreateBuffer() ಕರೆಯನ್ನು ಬಳಸಿ:

• ಹಂಚಿದ ಮತ್ತು ಹಂಚಿಕೊಳ್ಳದ ಮೆಮೊರಿಯೊಂದಿಗೆ ಎರಡು-ಡಿಡಿಆರ್ ಬೋರ್ಡ್ ರೂಪಾಂತರಕ್ಕಾಗಿ, ನೀವು CL_MEM_USE_HOST_PTR ಫ್ಲ್ಯಾಗ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದರೆ clCreateBuffer() ಹಂಚಿಕೆಯ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸುತ್ತದೆ. ಇತರ ಫ್ಲ್ಯಾಗ್‌ಗಳನ್ನು ಬಳಸುವುದರಿಂದ clCreateBuffer() ಅನ್ನು ಹಂಚಿಕೊಳ್ಳದ ಮೆಮೊರಿಯಲ್ಲಿ ಬಫರ್ ಅನ್ನು ನಿಯೋಜಿಸಲು ಕಾರಣವಾಗುತ್ತದೆ.
• ಕೇವಲ ಹಂಚಿದ ಮೆಮೊರಿಯೊಂದಿಗೆ ಒಂದು-ಡಿಡಿಆರ್ ಬೋರ್ಡ್ ರೂಪಾಂತರಕ್ಕಾಗಿ, ನೀವು ಯಾವ ಫ್ಲ್ಯಾಗ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದರೂ clCreateBuffer() ಹಂಚಿಕೆಯ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸುತ್ತದೆ.
  ಪ್ರಸ್ತುತ, ARM CPU ನಲ್ಲಿನ 32-ಬಿಟ್ ಲಿನಕ್ಸ್ ಬೆಂಬಲವು SDK ರನ್ಟೈಮ್ ಲೈಬ್ರರಿಗಳಲ್ಲಿ ಹಂಚಿಕೆಯ ಮೆಮೊರಿ ಬೆಂಬಲದ ವ್ಯಾಪ್ತಿಯನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ. ಬೇರೆ ರೀತಿಯಲ್ಲಿ ಹೇಳುವುದಾದರೆ, ರನ್‌ಟೈಮ್ ಲೈಬ್ರರಿಗಳನ್ನು ಇತರ ಪರಿಸರಗಳಿಗೆ ಸಂಕಲಿಸಲಾಗಿದೆ (ಉದಾample, x86_64 Linux ಅಥವಾ 64-bit Windows) ಹಂಚಿದ ಮೆಮೊರಿಯನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.
  C5soc ಈ ಕೆಳಗಿನ ಕಾರಣಗಳಿಗಾಗಿ ಹಂಚಿದ ಮತ್ತು ಹಂಚಿಕೊಳ್ಳದ ಮೆಮೊರಿಯನ್ನು ಪ್ರತ್ಯೇಕಿಸಲು ಭಿನ್ನಜಾತಿಯ ಸ್ಮರಣೆಯನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲಿಲ್ಲ:
  1. ಇತಿಹಾಸ - ಹಂಚಿದ ಮೆಮೊರಿ ಬೆಂಬಲವನ್ನು ಮೂಲತಃ ರಚಿಸಿದಾಗ ಭಿನ್ನಜಾತಿಯ ಮೆಮೊರಿ ಬೆಂಬಲ ಲಭ್ಯವಿರಲಿಲ್ಲ.
  2. ಏಕರೂಪದ ಇಂಟರ್‌ಫೇಸ್-ಓಪನ್‌ಸಿಎಲ್ ಮುಕ್ತ ಮಾನದಂಡವಾಗಿರುವುದರಿಂದ, ಇಂಟೆಲ್ ವೈವಿಧ್ಯಮಯ ಕಂಪ್ಯೂಟಿಂಗ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಮಾರಾಟಗಾರರ ನಡುವೆ ಸ್ಥಿರತೆಯನ್ನು ಕಾಯ್ದುಕೊಳ್ಳುತ್ತದೆ. ಆದ್ದರಿಂದ, ಹಂಚಿಕೆಯ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಲು ಮತ್ತು ಬಳಸಲು ಇತರ ಬೋರ್ಡ್ ಮಾರಾಟಗಾರರ ಆರ್ಕಿಟೆಕ್ಚರ್‌ಗಳಂತೆಯೇ ಅದೇ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.

1.4 FPGA ಮರುಸಂರಚನೆ
SoC FPGA ಗಳಿಗಾಗಿ, CPU ಕಾರ್ಯಾಚರಣೆಯನ್ನು ಅಡ್ಡಿಪಡಿಸದೆಯೇ CPU FPGA ಕೋರ್ ಫ್ಯಾಬ್ರಿಕ್ ಅನ್ನು ಮರುಸಂರಚಿಸಬಹುದು. ಎಫ್‌ಪಿಜಿಎ ಮ್ಯಾನೇಜರ್ ಹಾರ್ಡ್‌ವೇರ್ ಬ್ಲಾಕ್ ಎಚ್‌ಪಿಎಸ್ ಮತ್ತು ಕೋರ್ ಎಫ್‌ಪಿಜಿಎ ಮರುಸಂರಚನೆಯನ್ನು ಮಾಡುತ್ತದೆ. Linux ಕರ್ನಲ್ FPGA ಮ್ಯಾನೇಜರ್‌ಗೆ ಸುಲಭ ಪ್ರವೇಶವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುವ ಚಾಲಕವನ್ನು ಒಳಗೊಂಡಿದೆ.

• ಗೆ view FPGA ಕೋರ್‌ನ ಸ್ಥಿತಿ, cat /sys/class/fpga/fpga0/ ಸ್ಥಿತಿ ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸಿ.
  ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನೊಂದಿಗೆ ಲಭ್ಯವಿರುವ OpenCL ಪ್ರೋಗ್ರಾಂ ಉಪಯುಕ್ತತೆಗಾಗಿ Intel FPGA SDK FPGA ಅನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಲು ಈ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸುತ್ತದೆ. ಚಾಲನೆಯಲ್ಲಿರುವ CPU ನೊಂದಿಗೆ FPGA ಕೋರ್ ಅನ್ನು ರಿಪ್ರೊಗ್ರಾಮ್ ಮಾಡುವಾಗ, ಪ್ರೋಗ್ರಾಂ ಉಪಯುಕ್ತತೆಯು ಈ ಕೆಳಗಿನ ಎಲ್ಲಾ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ:
  1. ರಿಪ್ರೊಗ್ರಾಮಿಂಗ್ ಮಾಡುವ ಮೊದಲು, FPGA ಮತ್ತು HPS ನಡುವಿನ ಎಲ್ಲಾ ಸಂವಹನ ಸೇತುವೆಗಳನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ, H2F ಮತ್ತು LH2F ಸೇತುವೆಗಳೆರಡೂ.
  ರಿಪ್ರೊಗ್ರಾಮಿಂಗ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ ಈ ಸೇತುವೆಗಳನ್ನು ಮರುಸಕ್ರಿಯಗೊಳಿಸಿ.
  ಗಮನ: OpenCL ವ್ಯವಸ್ಥೆಯು FPGA-to-HPS (F2H) ಸೇತುವೆಯನ್ನು ಬಳಸುವುದಿಲ್ಲ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಸೈಕ್ಲೋನ್ ವಿ ಡಿವೈಸ್ ಹ್ಯಾಂಡ್‌ಬುಕ್, ಸಂಪುಟ 3: ಹಾರ್ಡ್ ಪ್ರೊಸೆಸರ್ ಸಿಸ್ಟಮ್ ಟೆಕ್ನಿಕಲ್ ರೆಫರೆನ್ಸ್ ಮ್ಯಾನ್ಯುಯಲ್‌ನಲ್ಲಿನ HPS-FPGA ಇಂಟರ್ಫೇಸ್ ವಿಭಾಗವನ್ನು ನೋಡಿ.
  2. ರಿಪ್ರೊಗ್ರಾಮಿಂಗ್ ಸಮಯದಲ್ಲಿ FPGA ಮತ್ತು HPS DDR ನಿಯಂತ್ರಕ ನಡುವಿನ ಲಿಂಕ್ ಅನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.
  3. ರಿಪ್ರೊಗ್ರಾಮಿಂಗ್ ಸಮಯದಲ್ಲಿ FPGA ನಲ್ಲಿ FPGA ಅಡಚಣೆಗಳನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.
  ಅಲ್ಲದೆ, ರಿಪ್ರೊಗ್ರಾಮಿಂಗ್ ಸಮಯದಲ್ಲಿ FPGA ಯಿಂದ ಯಾವುದೇ ಅಡಚಣೆಗಳನ್ನು ತಿರಸ್ಕರಿಸಲು ಚಾಲಕನಿಗೆ ಸೂಚಿಸಿ.

ನಿಜವಾದ ಅನುಷ್ಠಾನದ ವಿವರಗಳಿಗಾಗಿ ಪ್ರೋಗ್ರಾಂ ಉಪಯುಕ್ತತೆಯ ಮೂಲ ಕೋಡ್ ಅನ್ನು ಸಂಪರ್ಕಿಸಿ.

ಎಚ್ಚರಿಕೆ: CPU ಚಾಲನೆಯಲ್ಲಿರುವಾಗ HPS DDR ನಿಯಂತ್ರಕದ ಸಂರಚನೆಯನ್ನು ಬದಲಾಯಿಸಬೇಡಿ.
ಹಾಗೆ ಮಾಡುವುದರಿಂದ ಮಾರಣಾಂತಿಕ ಸಿಸ್ಟಮ್ ದೋಷವನ್ನು ಉಂಟುಮಾಡಬಹುದು ಏಕೆಂದರೆ CPU ನಿಂದ ಬಾಕಿ ಉಳಿದಿರುವ ಮೆಮೊರಿ ವಹಿವಾಟುಗಳು ಇದ್ದಾಗ ನೀವು DDR ನಿಯಂತ್ರಕ ಕಾನ್ಫಿಗರೇಶನ್ ಅನ್ನು ಬದಲಾಯಿಸಬಹುದು. ಇದರರ್ಥ CPU ಚಾಲನೆಯಲ್ಲಿರುವಾಗ, ನೀವು ಬೇರೆ ಕಾನ್ಫಿಗರೇಶನ್‌ನಲ್ಲಿ HPS DDR ಅನ್ನು ಬಳಸುವ ಚಿತ್ರದೊಂದಿಗೆ FPGA ಕೋರ್ ಅನ್ನು ರಿಪ್ರೊಗ್ರಾಮ್ ಮಾಡಬಾರದು.
OpenCL ಸಿಸ್ಟಮ್ ಮತ್ತು Intel SoC FPGA ಎಂಬೆಡೆಡ್ ಡಿಸೈನ್ ಸೂಟ್ (EDS) ನೊಂದಿಗೆ ಲಭ್ಯವಿರುವ ಗೋಲ್ಡನ್ ಹಾರ್ಡ್‌ವೇರ್ ರೆಫರೆನ್ಸ್ ವಿನ್ಯಾಸವು HPS DDR ಅನ್ನು ಒಂದೇ 256-ಬಿಟ್ ಮೋಡ್‌ಗೆ ಹೊಂದಿಸುತ್ತದೆ ಎಂಬುದನ್ನು ನೆನಪಿಡಿ.
ಬ್ರಾಂಚ್ ಪ್ರಿಡಿಕ್ಟರ್ ಅಥವಾ ಪೇಜ್ ಟೇಬಲ್ ಪ್ರಿಫೆಚರ್ ನಂತಹ CPU ಸಿಸ್ಟಂ ಭಾಗಗಳು CPU ನಲ್ಲಿ ಯಾವುದೂ ಚಾಲನೆಯಲ್ಲಿಲ್ಲ ಎಂದು ಕಂಡುಬಂದಾಗಲೂ DDR ಆದೇಶಗಳನ್ನು ನೀಡಬಹುದು.
ಆದ್ದರಿಂದ, HPS DDR ನಿಯಂತ್ರಕ ಸಂರಚನೆಯನ್ನು ಹೊಂದಿಸಲು ಬೂಟ್ ಸಮಯ ಮಾತ್ರ ಸುರಕ್ಷಿತ ಸಮಯವಾಗಿದೆ.
U-ಬೂಟ್ ಕಚ್ಚಾ ಬೈನರಿಯನ್ನು ಹೊಂದಿರಬೇಕು ಎಂದು ಸಹ ಇದು ಸೂಚಿಸುತ್ತದೆ file ಮೆಮೊರಿಗೆ ಲೋಡ್ ಮಾಡಲು (.rbf) ಚಿತ್ರ. ಇಲ್ಲದಿದ್ದರೆ, ನೀವು FPGA ನಲ್ಲಿ ಬಳಕೆಯಾಗದ ಪೋರ್ಟ್‌ಗಳೊಂದಿಗೆ HPS DDR ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತಿರಬಹುದು ಮತ್ತು ನಂತರ ಪೋರ್ಟ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳನ್ನು ಸಂಭಾವ್ಯವಾಗಿ ಬದಲಾಯಿಸಬಹುದು. ಈ ಕಾರಣಕ್ಕಾಗಿ, OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಇನ್ನು ಮುಂದೆ HPS DDR ನಿಯಂತ್ರಕ ಸಂರಚನೆಯನ್ನು ಹೊಂದಿಸಲು ಅಗತ್ಯವಾದ ತರ್ಕವನ್ನು ಒಳಗೊಂಡಿರುವುದಿಲ್ಲ.
SW3 ಡ್ಯುಯಲ್ ಇನ್-ಲೈನ್ ಪ್ಯಾಕೇಜ್ (DIP) ಸೈಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ನಲ್ಲಿ ಸ್ವಿಚ್‌ಗಳು .rbf ಚಿತ್ರದ ನಿರೀಕ್ಷಿತ ರೂಪವನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ (ಅಂದರೆ, file ಸಂಕುಚಿತ ಮತ್ತು/ಅಥವಾ ಎನ್‌ಕ್ರಿಪ್ಟ್ ಮಾಡಲಾಗಿದೆ). C5soc, ಮತ್ತು SoC EDS ನೊಂದಿಗೆ ಲಭ್ಯವಿರುವ ಗೋಲ್ಡನ್ ಹಾರ್ಡ್‌ವೇರ್ ರೆಫರೆನ್ಸ್ ಡಿಸೈನ್, ಸಂಕುಚಿತ ಆದರೆ ಎನ್‌ಕ್ರಿಪ್ಟ್ ಮಾಡದ .rbf ಚಿತ್ರಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. OpenCL ಸೈಕ್ಲೋನ್ V ​​SoC ಗೆಟ್ಟಿಂಗ್ ಗೈಡ್‌ಗಾಗಿ Intel FPGA SDK ನಲ್ಲಿ ವಿವರಿಸಲಾದ SW3 DIP ಸ್ವಿಚ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಈ .rbf ಇಮೇಜ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗೆ ಹೊಂದಿಕೆಯಾಗುತ್ತವೆ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು

• HPS-FPGA ಇಂಟರ್‌ಫೇಸ್‌ಗಳು
• SW3 ಸ್ವಿಚ್‌ಗಳನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗುತ್ತಿದೆ

1.4.1 FPGA ಸಿಸ್ಟಮ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ವಿವರಗಳು
ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗೆ ಬೆಂಬಲವು Stratix® V ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ (s5_ref) ಅನ್ನು ಆಧರಿಸಿದೆ, OpenCL ಗಾಗಿ Intel FPGA SDK ಯೊಂದಿಗೆ ಲಭ್ಯವಿದೆ.
c5soc Qsys ವ್ಯವಸ್ಥೆಯ ಒಟ್ಟಾರೆ ಸಂಘಟನೆ ಮತ್ತು ಕರ್ನಲ್ ಡ್ರೈವರ್ s5_ref ನಲ್ಲಿರುವಂತೆ ಹೋಲುತ್ತದೆ.
ಕೆಳಗಿನ FPGA ಕೋರ್ ಘಟಕಗಳು c5soc ಮತ್ತು s5_ref ಎರಡರಲ್ಲೂ ಒಂದೇ ಆಗಿರುತ್ತವೆ:

• VERSION_ID ಬ್ಲಾಕ್
• ವಿಶ್ರಾಂತಿ ಕಾರ್ಯವಿಧಾನ
• ಮೆಮೊರಿ ಬ್ಯಾಂಕ್ ವಿಭಾಜಕ
• ಸಂಗ್ರಹ ಸ್ನೂಪ್ ಇಂಟರ್ಫೇಸ್
• ಕರ್ನಲ್ ಗಡಿಯಾರ
• ನಿಯಂತ್ರಣ ನೋಂದಣಿ ಪ್ರವೇಶ (CRA) ಬ್ಲಾಕ್ಗಳನ್ನು

1.5 SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನಿರ್ಮಿಸುವುದು
ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಚಿಪ್‌ನಲ್ಲಿ ಸಂಪೂರ್ಣ ಸಿಸ್ಟಮ್ ಆಗಿರುವುದರಿಂದ, ಸಿಸ್ಟಮ್‌ನ ಸಂಪೂರ್ಣ ವ್ಯಾಖ್ಯಾನವನ್ನು ತಲುಪಿಸಲು ನೀವು ಜವಾಬ್ದಾರರಾಗಿರುತ್ತೀರಿ. ಇಂಟೆಲ್ ನೀವು ಅದನ್ನು SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರದ ರೂಪದಲ್ಲಿ ತಲುಪಿಸಲು ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ. OpenCL ಬಳಕೆದಾರರಿಗಾಗಿ Intel FPGA SDK ಮೈಕ್ರೋ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್‌ಗೆ ಚಿತ್ರವನ್ನು ಸರಳವಾಗಿ ಬರೆಯಬಹುದು ಮತ್ತು SoC FPGA ಬೋರ್ಡ್ ಬಳಕೆಗೆ ಸಿದ್ಧವಾಗಿದೆ.
ಪುಟ 13 ರಲ್ಲಿ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ಮಾರ್ಪಡಿಸಲಾಗುತ್ತಿದೆ
Cyclone V SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನೊಂದಿಗೆ ಲಭ್ಯವಿರುವ ಚಿತ್ರವನ್ನು ನೀವು ಸರಳವಾಗಿ ಮಾರ್ಪಡಿಸುವಂತೆ ಇಂಟೆಲ್ ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ. ನೀವು ಹೊಸ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸುವ ಆಯ್ಕೆಯನ್ನು ಸಹ ಹೊಂದಿರುವಿರಿ.
ಪುಟ 14 ರಲ್ಲಿ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸಲಾಗುತ್ತಿದೆ
ನೀವು ಹೊಸ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸುವ ಆಯ್ಕೆಯನ್ನು ಸಹ ಹೊಂದಿರುವಿರಿ.

1.5.1 ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ಮಾರ್ಪಡಿಸುವುದು
Cyclone V SoC ನೊಂದಿಗೆ ಲಭ್ಯವಿರುವ ಚಿತ್ರವನ್ನು ನೀವು ಸರಳವಾಗಿ ಮಾರ್ಪಡಿಸುವಂತೆ ಇಂಟೆಲ್ ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ
ಅಭಿವೃದ್ಧಿ ಕಿಟ್ ಉಲ್ಲೇಖ ವೇದಿಕೆ. ನೀವು ಹೊಸ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸುವ ಆಯ್ಕೆಯನ್ನು ಸಹ ಹೊಂದಿರುವಿರಿ.
c5soc linux_sd_card_image.tgz ಚಿತ್ರ file ALTERAOCLSDKROOT/board/c5soc ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಲಭ್ಯವಿದೆ, ಅಲ್ಲಿ ALTERAOCLSDKROOT OpenCL ನ ಅನುಸ್ಥಾಪನಾ ಡೈರೆಕ್ಟರಿಗಾಗಿ Intel FPGA SDK ಮಾರ್ಗವನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಗಮನ: SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ಮಾರ್ಪಡಿಸಲು, ನೀವು ರೂಟ್ ಅಥವಾ ಸುಡೋ ಸವಲತ್ತುಗಳನ್ನು ಹೊಂದಿರಬೇಕು.

1. ಡಿಕಂಪ್ರೆಸ್ ಮಾಡಲು $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz file, tar xvfzlinux_sd_card_image.tgz ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
2. hello_world OpenCL ex ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿampನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಬೆಂಬಲವನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸ. .rbf ಅನ್ನು ಮರುಹೆಸರಿಸಿ file OpenCL ಆಫ್‌ಲೈನ್ ಕಂಪೈಲರ್‌ಗಾಗಿ Intel FPGA SDK ಅನ್ನು opencl.rbf ಆಗಿ ಉತ್ಪಾದಿಸುತ್ತದೆ ಮತ್ತು ಅದನ್ನು SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್ ಇಮೇಜ್‌ನೊಳಗೆ fat32 ವಿಭಾಗದಲ್ಲಿ ಇರಿಸಿ.
   ನೀವು hello_world ex ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದುampಓಪನ್‌ಸಿಎಲ್ ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಿಂದ ವಿನ್ಯಾಸampಅಲ್ಟೆರಾದಲ್ಲಿ ಲೆಸ್ ಪುಟ webಸೈಟ್.
3. .rbf ಅನ್ನು ಇರಿಸಿ file ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರದ fat32 ವಿಭಾಗದಲ್ಲಿ.
   ಗಮನ: fat32 ವಿಭಾಗವು zImage ಎರಡನ್ನೂ ಒಳಗೊಂಡಿರಬೇಕು file ಮತ್ತು .rbf file. .rbf ಇಲ್ಲದೆ file, ನೀವು ಚಾಲಕವನ್ನು ಸೇರಿಸಿದಾಗ ಮಾರಣಾಂತಿಕ ದೋಷ ಸಂಭವಿಸುತ್ತದೆ.
4. ನೀವು SD ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸಿದ ನಂತರ, ಈ ಕೆಳಗಿನ ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸುವ ಮೂಲಕ ಅದನ್ನು ಮೈಕ್ರೋ SD ಕಾರ್ಡ್‌ಗೆ ಬರೆಯಿರಿ: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
5. ನಿಮ್ಮ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ಪರೀಕ್ಷಿಸಲು, ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸಿ:
   ಎ. SoC FPGA ಬೋರ್ಡ್‌ಗೆ ಮೈಕ್ರೋ SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್ ಅನ್ನು ಸೇರಿಸಿ.
   ಬಿ. ಬೋರ್ಡ್ ಅನ್ನು ಪವರ್ ಅಪ್ ಮಾಡಿ.
   ಸಿ. aocl ರೋಗನಿರ್ಣಯದ ಉಪಯುಕ್ತತೆಯ ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸಿ.

1.5.2 SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸುವುದು
ನೀವು ಹೊಸ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ರಚಿಸುವ ಆಯ್ಕೆಯನ್ನು ಸಹ ಹೊಂದಿರುವಿರಿ. ಹೊಸ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ನಿರ್ಮಿಸಲು ಮತ್ತು ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಅನ್ನು ಮರುನಿರ್ಮಾಣ ಮಾಡಲು ಸಾಮಾನ್ಯ ಸೂಚನೆಗಳು GSRD v14.0.2 – RocketBoards.org ನ SD ಕಾರ್ಡ್ ಪುಟದಲ್ಲಿ ಲಭ್ಯವಿದೆ. webಸೈಟ್.
ಕೆಳಗಿನ ಹಂತಗಳು ಗೋಲ್ಡನ್ ಸಿಸ್ಟಮ್ ರೆಫರೆನ್ಸ್ ಡಿಸೈನ್ (GSRD) SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರದಿಂದ linux_sd_card_image.tgz ಚಿತ್ರವನ್ನು ರಚಿಸುವ ವಿಧಾನವನ್ನು ವಿವರಿಸುತ್ತದೆ:
ಗಮನಿಸಿ:
c5soc ಇಮೇಜ್‌ನಿಂದ ಚಿತ್ರವನ್ನು ರಚಿಸಲು, ಈ ಕಾರ್ಯವಿಧಾನದಲ್ಲಿ ವಿವರಿಸಿರುವ ಎಲ್ಲಾ ಅನ್ವಯವಾಗುವ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸಿ.

1. Rocketboards.org ನಿಂದ GSRD SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ಆವೃತ್ತಿ 14.0 ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ ಮತ್ತು ಅನ್ಪ್ಯಾಕ್ ಮಾಡಿ.
2. ಮೌಂಟ್ ದಿ file ಹಂಚಿಕೆ ಕೋಷ್ಟಕ (ಕೊಬ್ಬು32) ಮತ್ತು ವಿಸ್ತರಿಸಲಾಗಿದೆ file ಈ ಚಿತ್ರದಲ್ಲಿ ಸಿಸ್ಟಮ್ (ext3) ವಿಭಾಗಗಳು ಲೂಪ್-ಬ್ಯಾಕ್ ಸಾಧನಗಳಾಗಿ. ವಿಭಾಗವನ್ನು ಆರೋಹಿಸಲು, ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಮಾಡಿ:
   ಎ. /sbin/fdisk -lu image_ ಅನ್ನು ಆಹ್ವಾನಿಸುವ ಮೂಲಕ ಚಿತ್ರದೊಳಗಿನ ವಿಭಾಗದ ಬೈಟ್ ಪ್ರಾರಂಭವನ್ನು ನಿರ್ಧರಿಸಿfile ಆಜ್ಞೆ.
   ಉದಾಹರಣೆಗೆample, W1 FAT ಪ್ರಕಾರದ ವಿಭಾಗ ಸಂಖ್ಯೆ 95 2121728 ರ ಬ್ಲಾಕ್ ಆಫ್‌ಸೆಟ್ ಅನ್ನು ಹೊಂದಿದೆ. ಪ್ರತಿ ಬ್ಲಾಕ್‌ಗೆ 512 ಬೈಟ್‌ಗಳೊಂದಿಗೆ, ಬೈಟ್ ಆಫ್‌ಸೆಟ್ 512 ಬೈಟ್‌ಗಳು x 2121728 = 1086324736 ಬೈಟ್‌ಗಳು.
   ಬಿ. ಉಚಿತ ಲೂಪ್ ಸಾಧನವನ್ನು ಗುರುತಿಸಿ (ಉದಾample, /dev/loop0) Lostup -f ಆಜ್ಞೆಯನ್ನು ಟೈಪ್ ಮಾಡುವ ಮೂಲಕ.
   ಸಿ. /dev/loop0 ಉಚಿತ ಲೂಪ್ ಸಾಧನವಾಗಿದೆ ಎಂದು ಭಾವಿಸಿ, ಲೂಪ್ ಬ್ಲಾಕ್ ಸಾಧನಕ್ಕೆ ನಿಮ್ಮ ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನಿಯೋಜಿಸಿ, ಲೊಸ್‌ಟಪ್ /dev/loop0 image_ ಅನ್ನು ಆಹ್ವಾನಿಸಿfile -0 1086324736 ಆಜ್ಞೆ.
   ಡಿ. ಮೌಂಟ್ /dev/loop0 /media/disk1 ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸುವ ಮೂಲಕ ಲೂಪ್ ಸಾಧನವನ್ನು ಆರೋಹಿಸಿ.
   ಚಿತ್ರದ ಒಳಗೆ file, /media/disk1 ಈಗ ಆರೋಹಿತವಾದ fat32 ವಿಭಾಗವಾಗಿದೆ.
   ಇ. ext3 ವಿಭಾಗಕ್ಕಾಗಿ a ನಿಂದ d ವರೆಗಿನ ಹಂತಗಳನ್ನು ಪುನರಾವರ್ತಿಸಿ.
3. Intel FPGA ರನ್‌ಟೈಮ್ ಎನ್ವಿರಾನ್‌ಮೆಂಟ್‌ನ Cyclone V SoC FPGA ಆವೃತ್ತಿಯನ್ನು OpenCL ಪ್ಯಾಕೇಜ್‌ಗಾಗಿ ಆಲ್ಟೆರಾದಲ್ಲಿನ ಡೌನ್‌ಲೋಡ್ ಕೇಂದ್ರದಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ webಸೈಟ್.
   ಎ. ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯ ಪಕ್ಕದಲ್ಲಿರುವ ಡೌನ್‌ಲೋಡ್ ಬಟನ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
   ಬಿ. ಬಿಡುಗಡೆ ಆವೃತ್ತಿ, ಆಪರೇಟಿಂಗ್ ಸಿಸ್ಟಮ್ ಮತ್ತು ಡೌನ್‌ಲೋಡ್ ವಿಧಾನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
   ಸಿ. ಹೆಚ್ಚುವರಿ ಸಾಫ್ಟ್‌ವೇರ್ ಟ್ಯಾಬ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು Intel FPGA ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಲು ಆಯ್ಕೆಮಾಡಿ
   OpenCL Linux ಸೈಕ್ಲೋನ್ V ​​SoC TGZ ಗಾಗಿ ರನ್ಟೈಮ್ ಎನ್ವಿರಾನ್ಮೆಂಟ್.
   ಡಿ. ನೀವು aocl-rte- ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಿದ ನಂತರ- .arm32.tgz file, ಅದನ್ನು ಅನ್ಪ್ಯಾಕ್ ಮಾಡಿ
   ನೀವು ಹೊಂದಿರುವ ಡೈರೆಕ್ಟರಿ.
4. ಅನ್ಪ್ಯಾಕ್ ಮಾಡಲಾದ aocl-rte- ಅನ್ನು ಇರಿಸಿ- ಚಿತ್ರದ ext32 ವಿಭಾಗದಲ್ಲಿ /home/root/opencl_arm32_rte ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ .arm3 ಡೈರೆಕ್ಟರಿ file.
5. ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ಹಾರ್ಡ್‌ವೇರ್ ಫೋಲ್ಡರ್(ಗಳನ್ನು) ಅಳಿಸಿ, ತದನಂತರ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು /home/root/ opencl_arm32_rte ನ ಬೋರ್ಡ್ ಉಪ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಇರಿಸಿ.
6. init_opencl.sh ಅನ್ನು ರಚಿಸಿ file ಕೆಳಗಿನ ವಿಷಯದೊಂದಿಗೆ /home/root ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ: ರಫ್ತು ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte ರಫ್ತು AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ ರಫ್ತು PATH=$ALTERAOCLSDKROOT/bin:$PATH ರಫ್ತು LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/drver/acls.kocls.
   SDK ಬಳಕೆದಾರರು ಪರಿಸರ ವೇರಿಯೇಬಲ್‌ಗಳು ಮತ್ತು OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಲೋಡ್ ಮಾಡಲು source ./init_opencl.sh ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸುತ್ತಾರೆ.
7. ನೀವು ಪ್ರಿಲೋಡರ್ ಅನ್ನು ನವೀಕರಿಸಬೇಕಾದರೆ, ಡಿ.ಟಿ.ಎಸ್ files, ಅಥವಾ Linux ಕರ್ನಲ್, ನಿಮಗೆ SoC EDS ನಿಂದ arm-linux-gnueabihf-gcc ಕಂಪೈಲರ್ ಅಗತ್ಯವಿದೆ. Intel SoC FPGA ಎಂಬೆಡೆಡ್ ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯಲ್ಲಿ ವಿವರಿಸಿರುವ ಸೂಚನೆಗಳನ್ನು ಅನುಸರಿಸಿ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಪಡೆದುಕೊಳ್ಳಲು, ಅವುಗಳನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಸಂಬಂಧಿತವಾದವುಗಳನ್ನು ನವೀಕರಿಸಿ fileಮೌಂಟೆಡ್ ಫ್ಯಾಟ್32 ವಿಭಾಗದ ಮೇಲೆ ರು.
   ಗಮನ: ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ c5soc ಗಿಂತ ವಿಭಿನ್ನವಾದ ಪಿನ್ ಬಳಕೆಗಳನ್ನು ಹೊಂದಿದ್ದರೆ ನೀವು ಪ್ರಿಲೋಡರ್ ಅನ್ನು ಅಪ್‌ಡೇಟ್ ಮಾಡಬೇಕಾಗುತ್ತದೆ.
   ನೆನಪಿಡಿ: ನೀವು ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಿದರೆ, ಅದೇ ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಮೂಲದೊಂದಿಗೆ ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಿ fileರು. Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಮತ್ತು ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ನಡುವೆ ಹೊಂದಾಣಿಕೆಯಿಲ್ಲದಿದ್ದರೆ, ಡ್ರೈವರ್ ಲೋಡ್ ಆಗುವುದಿಲ್ಲ. ಅಲ್ಲದೆ, ನೀವು CMA ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬೇಕು.
   ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ Linux ಕರ್ನಲ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡುವುದನ್ನು ನೋಡಿ.
8. hello_world OpenCL ex ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿampನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಬೆಂಬಲವನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸ. .rbf ಅನ್ನು ಮರುಹೆಸರಿಸಿ file OpenCL ಆಫ್‌ಲೈನ್ ಕಂಪೈಲರ್‌ಗಾಗಿ Intel FPGA SDK ಅನ್ನು opencl.rbf ಆಗಿ ಉತ್ಪಾದಿಸುತ್ತದೆ ಮತ್ತು ಅದನ್ನು SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್ ಇಮೇಜ್‌ನೊಳಗೆ fat32 ವಿಭಾಗದಲ್ಲಿ ಇರಿಸಿ.
   ನೀವು hello_world ex ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದುampಓಪನ್‌ಸಿಎಲ್ ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಿಂದ ವಿನ್ಯಾಸampಅಲ್ಟೆರಾದಲ್ಲಿ ಲೆಸ್ ಪುಟ webಸೈಟ್.
   9. ನೀವು ಎಲ್ಲಾ ಅಗತ್ಯ ಸಂಗ್ರಹಿಸಿದ ನಂತರ fileಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರದ ಮೇಲೆ, ಈ ಕೆಳಗಿನ ಆಜ್ಞೆಗಳನ್ನು ಆಹ್ವಾನಿಸಿ:
   ಎ. ಸಿಂಕ್
   ಬಿ. ಅನ್‌ಮೌಂಟ್ /ಮೀಡಿಯಾ/ಡಿಸ್ಕ್1
   ಸಿ. ಇಳಿಸು ಎಲ್ಲಿ ಪುಟ 3 ರಲ್ಲಿ 3 ರಲ್ಲಿ ext3 ವಿಭಾಗವನ್ನು ಆರೋಹಿಸಲು ನೀವು ಬಳಸುವ ಡೈರೆಕ್ಟರಿ ಹೆಸರು (ಉದಾ.ample, /media/disk2).
   ಡಿ. ಲೊಸ್ಟಪ್ -ಡಿ /ಡೆವ್/ಲೂಪ್0
   ಇ. ಲೊಸ್ಟಪ್ -ಡಿ /ಡೆವ್/ಲೂಪ್1
9. ಈ ಕೆಳಗಿನ ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸುವ ಮೂಲಕ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ಕುಗ್ಗಿಸಿ: tar cvfz .tgz linux_sd_card_image
10. ತಲುಪಿಸಿ .tgz file ನಿಮ್ಮ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನ ಮೂಲ ಡೈರೆಕ್ಟರಿಯೊಳಗೆ.
11. ನಿಮ್ಮ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ಪರೀಕ್ಷಿಸಲು, ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸಿ:
    ಎ. ಪರಿಣಾಮವಾಗಿ ಸಂಕ್ಷೇಪಿಸದ ಚಿತ್ರವನ್ನು ಮೈಕ್ರೊ SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್‌ನಲ್ಲಿ ಬರೆಯಿರಿ.
    ಬಿ. SoC FPGA ಬೋರ್ಡ್‌ಗೆ ಮೈಕ್ರೋ SD ಫ್ಲ್ಯಾಷ್ ಕಾರ್ಡ್ ಅನ್ನು ಸೇರಿಸಿ.
    ಸಿ. ಬೋರ್ಡ್ ಅನ್ನು ಪವರ್ ಅಪ್ ಮಾಡಿ.
    ಡಿ. aocl ರೋಗನಿರ್ಣಯದ ಉಪಯುಕ್ತತೆಯ ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸಿ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು

• Intel SoC FPGA ಎಂಬೆಡೆಡ್ ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
• OpenCL ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಅಲ್ಟೆರಾದಲ್ಲಿ ಲೆಸ್ ಪುಟ webಸೈಟ್
• ಪುಟ 16 ರಲ್ಲಿ ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಅನ್ನು ಮರುಸಂಕಲಿಸುವುದು
  CMA ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ನೀವು ಮೊದಲು Linux ಕರ್ನಲ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಬೇಕು.
• ನಿಮ್ಮ FPGA ಬೋರ್ಡ್‌ನ ಸಾಧನದ ಹೆಸರನ್ನು ಪ್ರಶ್ನಿಸಲಾಗುತ್ತಿದೆ (ರೋಗನಿರ್ಣಯ)

1.6 ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಗಾಗಿ Linux ಕರ್ನಲ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು
ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಬೋರ್ಡ್‌ನಲ್ಲಿ OpenCL ಅಪ್ಲಿಕೇಶನ್‌ಗಳನ್ನು ಚಲಾಯಿಸುವ ಮೊದಲು, ನೀವು Linux ಕರ್ನಲ್ ಮೂಲವನ್ನು ಕಂಪೈಲ್ ಮಾಡಬೇಕು ಮತ್ತು OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮತ್ತು ಸ್ಥಾಪಿಸಬೇಕು.

1. ಪುಟ 16 ರಲ್ಲಿ ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಅನ್ನು ಮರುಸಂಕಲಿಸುವುದು
   CMA ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ನೀವು ಮೊದಲು Linux ಕರ್ನಲ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಬೇಕು.
2. ಪುಟ 17 ರಲ್ಲಿ OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಮತ್ತು ಸ್ಥಾಪಿಸುವುದು ಕಂಪೈಲ್ ಮಾಡಿದ ಕರ್ನಲ್ ಮೂಲಕ್ಕೆ ವಿರುದ್ಧವಾಗಿ OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ.

1.6.1 ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡುವುದು
CMA ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ನೀವು ಮೊದಲು Linux ಕರ್ನಲ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಬೇಕು.

1. RocketBoards.org ನ ಸಂಪನ್ಮೂಲಗಳ ಪುಟದಲ್ಲಿ GSRD v14.0 - ಕಂಪೈಲಿಂಗ್ Linux ಲಿಂಕ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ webLinux ಕರ್ನಲ್ ಮೂಲ ಕೋಡ್ ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡುವ ಮತ್ತು ಮರುನಿರ್ಮಾಣ ಮಾಡುವ ಸೂಚನೆಗಳನ್ನು ಪ್ರವೇಶಿಸಲು ಸೈಟ್.
   OpenCL ಗಾಗಿ ™ Intel FPGA SDK ನೊಂದಿಗೆ ಬಳಸಲು, socfpga-3.13-rel14.0 ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ .
2. ಗಮನಿಸಿ: ಕಟ್ಟಡ ಪ್ರಕ್ರಿಯೆಯು ಕಮಾನು/ಕೈ/configs/socfpga_defconfig ಅನ್ನು ರಚಿಸುತ್ತದೆ file. ಈ file socfpga ಡೀಫಾಲ್ಟ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಾಗಿ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.
   ಕೆಳಗಿನ ಸಾಲುಗಳನ್ನು arch/arm/configs/socfpga_defconfig ನ ಕೆಳಭಾಗಕ್ಕೆ ಸೇರಿಸಿ file.
   CONFIG_MEMORY_ISOLATION=y
   CONFIG_CMA=y
   CONFIG_DMA_CMA=y
   CONFIG_CMA_DEBUG=y
   CONFIG_CMA_SIZE_MBYTES=512
   CONFIG_CMA_SIZE_SEL_MBYTES=y
   CONFIG_CMA_ALIGNMENT=8
   CONFIG_CMA_AREAS=7
   CONFIG_CMA_SIZE_MBYTES ಕಾನ್ಫಿಗರೇಶನ್ ಮೌಲ್ಯವು ಲಭ್ಯವಿರುವ ಭೌತಿಕವಾಗಿ ಹೊಂದಿಕೊಂಡಿರುವ ಮೆಮೊರಿಯ ಒಟ್ಟು ಸಂಖ್ಯೆಯ ಮೇಲಿನ ಮಿತಿಯನ್ನು ಹೊಂದಿಸುತ್ತದೆ. ನಿಮಗೆ ಹೆಚ್ಚಿನ ಮೆಮೊರಿ ಅಗತ್ಯವಿದ್ದರೆ ನೀವು ಈ ಮೌಲ್ಯವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು.
3. ಗಮನ: SoC FPGA ಬೋರ್ಡ್‌ನಲ್ಲಿ ARM ಪ್ರೊಸೆಸರ್‌ಗೆ ಲಭ್ಯವಿರುವ ಭೌತಿಕ ಮೆಮೊರಿಯ ಒಟ್ಟು ಮೊತ್ತವು 1 GB ಆಗಿದೆ. CMA ಮ್ಯಾನೇಜರ್ ಅನ್ನು 1 GB ಹತ್ತಿರ ಹೊಂದಿಸಲು ಇಂಟೆಲ್ ಶಿಫಾರಸು ಮಾಡುವುದಿಲ್ಲ.
4. ಪ್ರಸ್ತುತ ಸಂರಚನೆಯನ್ನು ಸ್ವಚ್ಛಗೊಳಿಸಲು make mrproper ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
5. make ARCH=arm socfpga_deconfig ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
   ನೀವು ARM ಆರ್ಕಿಟೆಕ್ಚರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ಬಯಸುತ್ತೀರಿ ಎಂದು ARCH=arm ಸೂಚಿಸುತ್ತದೆ.
   socfpga_defconfig ನೀವು ಡೀಫಾಲ್ಟ್ socfpga ಕಾನ್ಫಿಗರೇಶನ್ ಅನ್ನು ಬಳಸಲು ಬಯಸುತ್ತೀರಿ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.
6. ರಫ್ತು CROSS_COMPILE=arm-linux-gnueabihf- ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
   ಈ ಆಜ್ಞೆಯು CROSS_COMPILE ಪರಿಸರ ವೇರಿಯೇಬಲ್ ಅನ್ನು ಅಪೇಕ್ಷಿತ ಟೂಲ್ ಚೈನ್‌ನ ಪೂರ್ವಪ್ರತ್ಯಯವನ್ನು ಸೂಚಿಸಲು ಹೊಂದಿಸುತ್ತದೆ.
7. make ARCH=arm zImage ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ. ಫಲಿತಾಂಶದ ಚಿತ್ರವು ಆರ್ಚ್/ಆರ್ಮ್/ಬೂಟ್/ಝಿಮೇಜ್‌ನಲ್ಲಿ ಲಭ್ಯವಿದೆ file.
8. zImage ಅನ್ನು ಇರಿಸಿ file ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರದ fat32 ವಿಭಾಗದಲ್ಲಿ. ವಿವರವಾದ ಸೂಚನೆಗಳಿಗಾಗಿ, Rocketboards.org ನಲ್ಲಿ ಸೈಕ್ಲೋನ್ V ​​SoC FPGA-ನಿರ್ದಿಷ್ಟ GSRD ಬಳಕೆದಾರ ಕೈಪಿಡಿಯನ್ನು ನೋಡಿ.
9. ಗಮನಿಸಿ: OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಸರಿಯಾಗಿ ಸೇರಿಸಲು, ಮೊದಲು SDKgenerated.rbf ಅನ್ನು ಲೋಡ್ ಮಾಡಿ file FPGA ಮೇಲೆ.
   .rbf ಅನ್ನು ರಚಿಸಲು file, SDK ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮಾಜಿampಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ಉದ್ದೇಶಿತ ಕಸ್ಟಮ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನೊಂದಿಗೆ le.
   9. .rbf ಅನ್ನು ಇರಿಸಿ file ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರದ fat32 ವಿಭಾಗದಲ್ಲಿ.
   ಗಮನ: fat32 ವಿಭಾಗವು zImage ಎರಡನ್ನೂ ಒಳಗೊಂಡಿರಬೇಕು file ಮತ್ತು .rbf file. .rbf ಇಲ್ಲದೆ file, ನೀವು ಚಾಲಕವನ್ನು ಸೇರಿಸಿದಾಗ ಮಾರಣಾಂತಿಕ ದೋಷ ಸಂಭವಿಸುತ್ತದೆ.
10. ನೀವು ಮಾರ್ಪಡಿಸಿದ ಅಥವಾ ಈ ಹಿಂದೆ ರಚಿಸಿದ SD ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ಒಳಗೊಂಡಿರುವ ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾದ ಮೈಕ್ರೋ SD ಕಾರ್ಡ್ ಅನ್ನು ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗೆ ಸೇರಿಸಿ ಮತ್ತು ನಂತರ SoC FPGA ಬೋರ್ಡ್ ಅನ್ನು ಪವರ್ ಅಪ್ ಮಾಡಿ.
11. uname -r ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸುವ ಮೂಲಕ ಸ್ಥಾಪಿಸಲಾದ ಲಿನಕ್ಸ್ ಕರ್ನಲ್‌ನ ಆವೃತ್ತಿಯನ್ನು ಪರಿಶೀಲಿಸಿ.
12. SoC FPGA ಬೋರ್ಡ್‌ನೊಂದಿಗೆ ಕರ್ನಲ್‌ನಲ್ಲಿ CMA ಅನ್ನು ಯಶಸ್ವಿಯಾಗಿ ಸಕ್ರಿಯಗೊಳಿಸಿ ಎಂದು ಪರಿಶೀಲಿಸಲು, grep init_cma /proc/kallsyms ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
    ಔಟ್‌ಪುಟ್ ಖಾಲಿಯಾಗಿದ್ದರೆ CMA ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ.
13. SDK ಯೊಂದಿಗೆ ಮರುಸಂಕಲಿಸಿದ Linux ಕರ್ನಲ್ ಅನ್ನು ಬಳಸಲು, Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮತ್ತು ಸ್ಥಾಪಿಸಿ.

ಸಂಬಂಧಿತ ಲಿಂಕ್‌ಗಳು

• ಗೋಲ್ಡನ್ ಸಿಸ್ಟಮ್ ರೆಫರೆನ್ಸ್ ಡಿಸೈನ್ (GSRD) ಬಳಕೆದಾರ ಕೈಪಿಡಿಗಳು
• ಪುಟ 13 ರಲ್ಲಿ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನಿರ್ಮಿಸುವುದು
  ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಚಿಪ್‌ನಲ್ಲಿ ಸಂಪೂರ್ಣ ಸಿಸ್ಟಮ್ ಆಗಿರುವುದರಿಂದ, ಸಿಸ್ಟಮ್‌ನ ಸಂಪೂರ್ಣ ವ್ಯಾಖ್ಯಾನವನ್ನು ತಲುಪಿಸಲು ನೀವು ಜವಾಬ್ದಾರರಾಗಿರುತ್ತೀರಿ.

1.6.2 OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಮತ್ತು ಸ್ಥಾಪಿಸುವುದು
ಕಂಪೈಲ್ ಮಾಡಿದ ಕರ್ನಲ್ ಮೂಲದ ವಿರುದ್ಧ OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ.

OpenCL ಗಾಗಿ Intel FPGA ರನ್‌ಟೈಮ್ ಎನ್ವಿರಾನ್‌ಮೆಂಟ್‌ನ ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಆವೃತ್ತಿಯಲ್ಲಿ ಚಾಲಕ ಮೂಲವು ಲಭ್ಯವಿದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ನೀವು OpenCL-ರಚಿತ .rbf ಗಾಗಿ Intel FPGA SDK ಅನ್ನು ಲೋಡ್ ಮಾಡಿದ್ದೀರಿ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ file Linux ಕರ್ನಲ್ ಮಾಡ್ಯೂಲ್‌ನ ತಪ್ಪಾದ ಸ್ಥಾಪನೆಯನ್ನು ತಡೆಯಲು FPGA ಗೆ.

1. Intel FPGA ರನ್‌ಟೈಮ್ ಎನ್ವಿರಾನ್‌ಮೆಂಟ್‌ನ Cyclone V SoC FPGA ಆವೃತ್ತಿಯನ್ನು OpenCL ಪ್ಯಾಕೇಜ್‌ಗಾಗಿ ಆಲ್ಟೆರಾದಲ್ಲಿನ ಡೌನ್‌ಲೋಡ್ ಕೇಂದ್ರದಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ webಸೈಟ್.
   ಎ. ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯ ಪಕ್ಕದಲ್ಲಿರುವ ಡೌನ್‌ಲೋಡ್ ಬಟನ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
   ಬಿ. ಬಿಡುಗಡೆ ಆವೃತ್ತಿ, ಆಪರೇಟಿಂಗ್ ಸಿಸ್ಟಮ್ ಮತ್ತು ಡೌನ್‌ಲೋಡ್ ವಿಧಾನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
   ಸಿ. ಹೆಚ್ಚುವರಿ ಸಾಫ್ಟ್‌ವೇರ್ ಟ್ಯಾಬ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು Intel FPGA ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಲು ಆಯ್ಕೆಮಾಡಿ
   OpenCL Linux ಸೈಕ್ಲೋನ್ V ​​SoC TGZ ಗಾಗಿ ರನ್ಟೈಮ್ ಎನ್ವಿರಾನ್ಮೆಂಟ್.
   ಡಿ. ನೀವು aocl-rte- ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಿದ ನಂತರ- .arm32.tgz file, ಅದನ್ನು ಅನ್ಪ್ಯಾಕ್ ಮಾಡಿ
   ನೀವು ಹೊಂದಿರುವ ಡೈರೆಕ್ಟರಿ.
   ಚಾಲಕ ಮೂಲವು aocl-rte- ನಲ್ಲಿದೆ. .arm32/board/c5soc/ ಚಾಲಕ ಡೈರೆಕ್ಟರಿ.
2. OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಲು, ಡ್ರೈವರ್‌ನ ಮೇಕ್‌ನಲ್ಲಿ KDIR ಮೌಲ್ಯವನ್ನು ಹೊಂದಿಸಿfile Linux ಕರ್ನಲ್ ಮೂಲವನ್ನು ಹೊಂದಿರುವ ಡೈರೆಕ್ಟರಿಗೆ files.
3. ನಿಮ್ಮ ಟೂಲ್ ಚೈನ್‌ನ ಪೂರ್ವಪ್ರತ್ಯಯವನ್ನು ಸೂಚಿಸಲು ರಫ್ತು CROSS_COMPILE=arm-linux-gnueabihf- ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
4. ಮೇಕ್ ಕ್ಲೀನ್ ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ.
5. aclsoc_drv.ko ಅನ್ನು ರಚಿಸಲು ಮೇಕ್ ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ file.
6. Opencl_arm32_rte ಡೈರೆಕ್ಟರಿಯನ್ನು ಸೈಕ್ಲೋನ್ V ​​SoC FPGA ಬೋರ್ಡ್‌ಗೆ ವರ್ಗಾಯಿಸಿ.
   scp -r ಅನ್ನು ರನ್ ಮಾಡಲಾಗುತ್ತಿದೆ root@your-ipaddress: ಆಜ್ಞೆಯು ರನ್ಟೈಮ್ ಪರಿಸರವನ್ನು/ಹೋಮ್/ರೂಟ್ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಇರಿಸುತ್ತದೆ.
7. ನೀವು SD ಕಾರ್ಡಿಮೇಜ್ ಅನ್ನು ನಿರ್ಮಿಸಿದಾಗ ನೀವು ರಚಿಸಿದ init_opencl.sh ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ.
8.  aocl ರೋಗನಿರ್ಣಯದ ಉಪಯುಕ್ತತೆಯ ಆಜ್ಞೆಯನ್ನು ಆಹ್ವಾನಿಸಿ. ನೀವು init_opencl.sh ಅನ್ನು ಯಶಸ್ವಿಯಾಗಿ ಚಲಾಯಿಸಿದ ನಂತರ ರೋಗನಿರ್ಣಯದ ಉಪಯುಕ್ತತೆಯು ಹಾದುಹೋಗುವ ಫಲಿತಾಂಶವನ್ನು ನೀಡುತ್ತದೆ.

1.7 ತಿಳಿದಿರುವ ಸಮಸ್ಯೆಗಳು
ಪ್ರಸ್ತುತ, ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ನೊಂದಿಗೆ OpenCL ಗಾಗಿ Intel FPGA SDK ಬಳಕೆಯ ಮೇಲೆ ಕೆಲವು ಮಿತಿಗಳಿವೆ.

1. clGetDeviceInfo() ಕರೆಯ CL_DEVICE_VENDOR ಮತ್ತು CL_DEVICE_NAME ಸ್ಟ್ರಿಂಗ್‌ಗಳಿಂದ ವರದಿ ಮಾಡಲಾದ ಮಾರಾಟಗಾರರ ಮತ್ತು ಬೋರ್ಡ್ ಹೆಸರುಗಳನ್ನು ನೀವು ಅತಿಕ್ರಮಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ.
2. ಹೋಸ್ಟ್ ಹಂಚಿಕೆಯ DDR ವ್ಯವಸ್ಥೆಯಲ್ಲಿ (ಅಂದರೆ, HPS DDR) ಸ್ಥಿರವಾದ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಿದರೆ ಮತ್ತು ಕರ್ನಲ್ ಎಕ್ಸಿಕ್ಯೂಶನ್ ನಂತರ ಸ್ಥಿರವಾದ ಮೆಮೊರಿಯನ್ನು ಮಾರ್ಪಡಿಸಿದರೆ, ಮೆಮೊರಿಯಲ್ಲಿನ ಡೇಟಾ ಹಳೆಯದಾಗಬಹುದು. CPU-to-HPS DDR ವಹಿವಾಟುಗಳ ಮೇಲೆ FPGA ಕೋರ್ ಸ್ನೂಪ್ ಮಾಡಲು ಸಾಧ್ಯವಾಗದ ಕಾರಣ ಈ ಸಮಸ್ಯೆ ಉದ್ಭವಿಸುತ್ತದೆ.
   ಹಳತಾದ ಡೇಟಾವನ್ನು ಪ್ರವೇಶಿಸುವುದರಿಂದ ನಂತರದ ಕರ್ನಲ್ ಎಕ್ಸಿಕ್ಯೂಶನ್‌ಗಳನ್ನು ತಡೆಯಲು, ಈ ಕೆಳಗಿನ ಪರಿಹಾರೋಪಾಯಗಳಲ್ಲಿ ಒಂದನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ:
   • ಅದರ ಪ್ರಾರಂಭದ ನಂತರ ಸ್ಥಿರ ಸ್ಮರಣೆಯನ್ನು ಮಾರ್ಪಡಿಸಬೇಡಿ.
   • ನಿಮಗೆ ಬಹು __ನಿರಂತರ ಡೇಟಾ ಸೆಟ್‌ಗಳ ಅಗತ್ಯವಿದ್ದರೆ, ಬಹು ಸ್ಥಿರವಾದ ಮೆಮೊರಿ ಬಫರ್‌ಗಳನ್ನು ರಚಿಸಿ.
   • ಲಭ್ಯವಿದ್ದರೆ, ನಿಮ್ಮ ವೇಗವರ್ಧಕ ಬೋರ್ಡ್‌ನಲ್ಲಿ FPGA DDR ನಲ್ಲಿ ಸ್ಥಿರವಾದ ಮೆಮೊರಿಯನ್ನು ನಿಯೋಜಿಸಿ.
3. ARM ನಲ್ಲಿನ SDK ಯುಟಿಲಿಟಿ ಪ್ರೋಗ್ರಾಂ ಅನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ ಮತ್ತು ಉಪಯುಕ್ತತೆಯ ಆಜ್ಞೆಗಳನ್ನು ಪತ್ತೆ ಮಾಡುತ್ತದೆ.
   ಫ್ಲ್ಯಾಶ್, ಇನ್‌ಸ್ಟಾಲ್ ಮತ್ತು ಅನ್‌ಇನ್‌ಸ್ಟಾಲ್ ಯುಟಿಲಿಟಿ ಕಮಾಂಡ್‌ಗಳು ಈ ಕೆಳಗಿನ ಕಾರಣಗಳಿಗಾಗಿ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ:
   ಎ. ಅನುಸ್ಥಾಪನಾ ಸೌಲಭ್ಯವು aclsoc_drv Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಬೇಕು ಮತ್ತು ಅದನ್ನು SoC FPGA ನಲ್ಲಿ ಸಕ್ರಿಯಗೊಳಿಸಬೇಕು. ಅಭಿವೃದ್ಧಿ ಯಂತ್ರವು ಸಂಕಲನವನ್ನು ನಿರ್ವಹಿಸಬೇಕು; ಆದಾಗ್ಯೂ, ಇದು ಈಗಾಗಲೇ SoC FPGA ಗಾಗಿ Linux ಕರ್ನಲ್ ಮೂಲಗಳನ್ನು ಹೊಂದಿದೆ. ಅಭಿವೃದ್ಧಿ ಯಂತ್ರದ Linux ಕರ್ನಲ್ ಮೂಲಗಳು SoC FPGA ಗಿಂತ ಭಿನ್ನವಾಗಿವೆ. SoC FPGA ಗಾಗಿ Linux ಕರ್ನಲ್ ಮೂಲಗಳ ಸ್ಥಳವು SDK ಬಳಕೆದಾರರಿಗೆ ತಿಳಿದಿಲ್ಲ. ಅಂತೆಯೇ, ಅನ್‌ಇನ್‌ಸ್ಟಾಲ್ ಸೌಲಭ್ಯವು ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗೆ ಸಹ ಲಭ್ಯವಿಲ್ಲ.
   ಅಲ್ಲದೆ, SoC ಬೋರ್ಡ್‌ಗೆ aclsoc_drv ಅನ್ನು ತಲುಪಿಸುವುದು ಸವಾಲಾಗಿದೆ ಏಕೆಂದರೆ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ನ ಡೀಫಾಲ್ಟ್ ವಿತರಣೆಯು Linux ಕರ್ನಲ್ ಅನ್ನು ಒಳಗೊಂಡಿಲ್ಲ files ಅಥವಾ GNU ಕಂಪೈಲರ್ ಕಲೆಕ್ಷನ್ (GCC) ಕಂಪೈಲರ್.
   ಬಿ. ಫ್ಲ್ಯಾಶ್ ಉಪಯುಕ್ತತೆಗೆ .rbf ಅನ್ನು ಇರಿಸುವ ಅಗತ್ಯವಿದೆ file ಮೈಕ್ರೋ SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್‌ನ FAT32 ವಿಭಾಗದ ಮೇಲೆ OpenCL ವಿನ್ಯಾಸದ. ಪ್ರಸ್ತುತ, SDK ಬಳಕೆದಾರರು ಬೋರ್ಡ್ ಅನ್ನು ಪವರ್ ಮಾಡಿದಾಗ ಈ ವಿಭಾಗವನ್ನು ಅಳವಡಿಸಲಾಗಿಲ್ಲ. ಆದ್ದರಿಂದ, ವಿಭಾಗವನ್ನು ನವೀಕರಿಸಲು ಉತ್ತಮ ಮಾರ್ಗವೆಂದರೆ ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ರೀಡರ್ ಮತ್ತು ಅಭಿವೃದ್ಧಿ ಯಂತ್ರವನ್ನು ಬಳಸುವುದು.
4. OpenCL ಆಫ್‌ಲೈನ್ ಕಂಪೈಲರ್ ಕಾರ್ಯಗತಗೊಳಿಸುವುದಕ್ಕಾಗಿ Intel FPGA SDK ನಡುವೆ ಬದಲಾಯಿಸುವಾಗ files (.aocx) ವಿವಿಧ ಬೋರ್ಡ್ ರೂಪಾಂತರಗಳಿಗೆ (ಅಂದರೆ c5soc ಮತ್ತು c5soc_sharedonly) ಅನುರೂಪವಾಗಿದೆ, ನೀವು .aocx ಅನ್ನು ಲೋಡ್ ಮಾಡಲು SDK ನ ಪ್ರೋಗ್ರಾಂ ಉಪಯುಕ್ತತೆಯನ್ನು ಬಳಸಬೇಕು file ಮೊದಲ ಬಾರಿಗೆ ಹೊಸ ಬೋರ್ಡ್ ರೂಪಾಂತರಕ್ಕಾಗಿ. ನೀವು ಹೊಸ ಬೋರ್ಡ್ ರೂಪಾಂತರವನ್ನು ಬಳಸಿಕೊಂಡು ಹೋಸ್ಟ್ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಸರಳವಾಗಿ ರನ್ ಮಾಡಿದರೆ ಆದರೆ FPGA ಮತ್ತೊಂದು ಬೋರ್ಡ್ ರೂಪಾಂತರದಿಂದ ಚಿತ್ರವನ್ನು ಹೊಂದಿದ್ದರೆ, ಮಾರಣಾಂತಿಕ ದೋಷ ಸಂಭವಿಸಬಹುದು.
5. .qxp file ಇಂಟರ್ಫೇಸ್ ವಿಭಜನಾ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ಒಳಗೊಂಡಿಲ್ಲ ಏಕೆಂದರೆ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಸ್ಥಿರವಾಗಿ ಈ ವಿಭಾಗದ ಸಮಯದ ಅವಶ್ಯಕತೆಗಳನ್ನು ಪೂರೈಸುತ್ತದೆ.
6. ನೀವು ಬೋರ್ಡ್ ಅನ್ನು ಪವರ್ ಅಪ್ ಮಾಡಿದಾಗ, ಅದರ ಮಾಧ್ಯಮ ಪ್ರವೇಶ ನಿಯಂತ್ರಣ (MAC) ವಿಳಾಸವನ್ನು ಯಾದೃಚ್ಛಿಕ ಸಂಖ್ಯೆಗೆ ಹೊಂದಿಸಲಾಗಿದೆ. ನಿಮ್ಮ LAN ನೀತಿಯು ಈ ನಡವಳಿಕೆಯನ್ನು ಅನುಮತಿಸದಿದ್ದರೆ, ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸುವ ಮೂಲಕ MAC ವಿಳಾಸವನ್ನು ಹೊಂದಿಸಿ:
   ಎ. U-Boot ಪವರ್-ಅಪ್ ಸಮಯದಲ್ಲಿ, U-Boot ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟ್ ಅನ್ನು ನಮೂದಿಸಲು ಯಾವುದೇ ಕೀಲಿಯನ್ನು ಒತ್ತಿರಿ.
   ಬಿ. ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟಿನಲ್ಲಿ setenv ethaddr 00:07:ed:00:00:03 ಎಂದು ಟೈಪ್ ಮಾಡಿ.
   ನೀವು ಯಾವುದೇ MAC ವಿಳಾಸವನ್ನು ಆಯ್ಕೆ ಮಾಡಬಹುದು.
   ಸಿ. saveenv ಆಜ್ಞೆಯನ್ನು ಟೈಪ್ ಮಾಡಿ.
   ಡಿ. ಬೋರ್ಡ್ ಅನ್ನು ರೀಬೂಟ್ ಮಾಡಿ.

1.8 ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ
ಕೋಷ್ಟಕ 1.
OpenCL ಸೈಕ್ಲೋನ್ V ​​SoC ಗಾಗಿ Intel FPGA SDK ನ ದಾಖಲೆ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ
ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಪೋರ್ಟಿಂಗ್ ಗೈಡ್

ದಿನಾಂಕ	ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
ಮೇ-17	2017.05.08	•ನಿರ್ವಹಣೆ ಬಿಡುಗಡೆ.
ಅಕ್ಟೋಬರ್ 2016	2016.10.31	•OpenCL ಗಾಗಿ Intel FPGA SDK ಗಾಗಿ OpenCL ಗಾಗಿ ಮರುಬ್ರಾಂಡೆಡ್ Altera SDK. ಓಪನ್‌ಸಿಎಲ್ ಆಫ್‌ಲೈನ್ ಕಂಪೈಲರ್‌ಗಾಗಿ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಎಸ್‌ಡಿಕೆಗೆ ಮರುಬ್ರಾಂಡೆಡ್ ಆಲ್ಟೆರಾ ಆಫ್‌ಲೈನ್ ಕಂಪೈಲರ್.
ಮೇ-16	2016.05.02	• SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನಿರ್ಮಿಸಲು ಮತ್ತು ಮಾರ್ಪಡಿಸಲು ಮಾರ್ಪಡಿಸಿದ ಸೂಚನೆಗಳು. •Linux ಕರ್ನಲ್ ಮತ್ತು OpenCL Linux ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡಲು ಮಾರ್ಪಡಿಸಿದ ಸೂಚನೆಗಳು.
ನವೆಂಬರ್ -15	2015.11.02	ನಿರ್ವಹಣೆ ಬಿಡುಗಡೆ, ಮತ್ತು ಕ್ವಾರ್ಟಸ್ II ರ ನಿದರ್ಶನಗಳನ್ನು ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್‌ಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ.
ಮೇ-15	15.0.0	•FPGA ಮರುಸಂರಚನೆಯಲ್ಲಿ, FPGA ಕೋರ್ ಅನ್ನು ರಿಪ್ರೊಗ್ರಾಮ್ ಮಾಡಲು ಸೂಚನೆಯನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆ ಒಂದು . ಬೆಕ್ಕನ್ನು ಆಹ್ವಾನಿಸುವ ಮೂಲಕ rbf ಚಿತ್ರ fileಹೆಸರು>. ಆರ್ಬಿಎಫ್ > /dev/ fpga0 ಆದೇಶ ಏಕೆಂದರೆ ಈ ವಿಧಾನವನ್ನು ಶಿಫಾರಸು ಮಾಡಲಾಗಿಲ್ಲ.
ಡಿಸೆಂಬರ್ -14	14.1.0	•ಡಾಕ್ಯುಮೆಂಟ್ ಅನ್ನು ಆಲ್ಟೆರಾ ಸೈಕ್ಲೋನ್ V ​​SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಪೋರ್ಟಿಂಗ್ ಗೈಡ್ ಎಂದು ಮರುನಾಮಕರಣ ಮಾಡಲಾಗಿದೆ. •ರಿಪ್ರೋಗ್ರಾಮ್ ಉಪಯುಕ್ತತೆಯನ್ನು aocl ಪ್ರೋಗ್ರಾಂಗೆ ನವೀಕರಿಸಲಾಗಿದೆfilename>.aocx ಯುಟಿಲಿಟಿ ಕಮಾಂಡ್. • aocl ರೋಗನಿರ್ಣಯ ಮತ್ತು aocl ರೋಗನಿರ್ಣಯಕ್ಕೆ ರೋಗನಿರ್ಣಯದ ಉಪಯುಕ್ತತೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ ಉಪಯುಕ್ತತೆ ಆಜ್ಞೆ. •ಗ್ಯಾರಂಟಿ ಟೈಮಿಂಗ್ ಕ್ಲೋಸರ್ ಫ್ಲೋಗಾಗಿ ಟೈಮಿಂಗ್-ಕ್ಲೀನ್ ವಿಭಾಗವನ್ನು ರಚಿಸಲು c5soc ಬೋರ್ಡ್ ವಿಭಾಗವನ್ನು ಪೋರ್ಟ್ ಮಾಡುವ ಮತ್ತು ಮಾರ್ಪಡಿಸುವ ಸೂಚನೆಗಳನ್ನು ಸೇರಿಸಲು ನಿಮ್ಮ SoC ಬೋರ್ಡ್ ವಿಭಾಗಕ್ಕೆ ರೆಫರೆನ್ಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ಪೋರ್ಟಿಂಗ್ ಮಾಡುವ ವಿಧಾನವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. •ಕೆಳಗಿನ ಕಾರ್ಯಗಳಿಗಾಗಿ ಕಾರ್ಯವಿಧಾನಗಳನ್ನು ರೂಪಿಸಲು ಪೋರ್ಟ್ ಮಾಡಲಾದ ಉಲ್ಲೇಖ ವೇದಿಕೆಯನ್ನು ನವೀಕರಿಸುವ ವಿಷಯವನ್ನು ಸೇರಿಸಲಾಗಿದೆ: 1.ಬೋರ್ಡ್ ವಿಭಾಗದಲ್ಲಿ ಹಾರ್ಡ್ ಪ್ರೊಸೆಸರ್ ಸಿಸ್ಟಮ್ (HPS) ಬ್ಲಾಕ್ ಅನ್ನು ಹೊರತುಪಡಿಸಿ 2.SD ಫ್ಲಾಶ್ ಕಾರ್ಡ್ ಚಿತ್ರವನ್ನು ನವೀಕರಿಸಲಾಗುತ್ತಿದೆ •ಬಿಲ್ಡಿಂಗ್ SD ಫ್ಲ್ಯಾಶ್ ಕಾರ್ಡ್ ಇಮೇಜ್ ವಿಭಾಗವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. SoC ಎಂಬೆಡೆಡ್ ಡಿಸೈನ್ ಸೂಟ್ (EDS) ನೊಂದಿಗೆ ಲಭ್ಯವಿರುವ ಚಿತ್ರದ ಬದಲಿಗೆ ಗೋಲ್ಡನ್ ಸಿಸ್ಟಮ್ ರೆಫರೆನ್ಸ್ ಡಿಸೈನ್ (GSRD) ಚಿತ್ರದ ಆವೃತ್ತಿ 14.0 ಅನ್ನು ಆರಂಭಿಕ ಹಂತವಾಗಿ ಬಳಸಲು ಶಿಫಾರಸು ಮಾಡಲಾಗಿದೆ. • ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಮತ್ತು ಓಪನ್ ಸಿಎಲ್ ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಡ್ರೈವರ್ ವಿಭಾಗವನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡುವುದನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: 1.ಕ್ರಾಸ್ ಕಂಪೈಲ್ ವೇರಿಯೇಬಲ್ ಅನ್ನು ಹೊಂದಿಸಲು ಸೂಚನೆಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ. 2.CMA ಯಶಸ್ವಿಯಾಗಿ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಲು ನೀವು ಚಲಾಯಿಸುವ ಆಜ್ಞೆಯನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆ.
ಜುಲೈ-14	14.0.0	•ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

OpenCL ಗಾಗಿ intel FPGA SDK [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ OpenCL ಗಾಗಿ FPGA SDK, FPGA SDK, OpenCL ಗಾಗಿ SDK, SDK

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ