intel FPGA SDK fyrir OpenCL notendahandbók

FPGA SDK fyrir OpenCL
Notendahandbók

UG-OCL009
2017.05.08
Síðast uppfært fyrir Intel® Quartus® Prime Design Suite: 17.0

Gerast áskrifandi
Sendu athugasemdir

Innihald fela sig

1 Intel® FPGA SDK fyrir OpenCL™ Intel® Cyclone®V SoC þróunarsett tilvísunarleiðbeiningar um flutningskerfi

2 Skjöl / auðlindir

2.1 Heimildir

3 Tengdar færslur

Intel® FPGA SDK fyrir OpenCL™ Intel® Cyclone®V SoC þróunarsett tilvísunarleiðbeiningar um flutningskerfi

V SoC Development Kit Reference Platform Porting Guide lýsir vélbúnaðar- og hugbúnaðarhönnun Intel Cyclone V SoC Development Kit Reference Platform (c5soc) til notkunar með Intel Software Development Kit (SDK) fyrir OpenCL Intel ® FPGA SDK fyrir OpenCL ™ Intel Cyclone ® . Áður en þú byrjar mælir Intel eindregið með því að þú kynnir þér innihald eftirfarandi skjala:

Intel FPGA SDK fyrir OpenCLIntel Cyclone V SoC Byrjunarhandbók

Intel FPGA SDK fyrir OpenCL Custom Platform Toolkit notendahandbók
Cyclone V Device Handbook, bindi 3: Tæknileg tilvísunarhandbók fyrir harða örgjörva kerfisins. Að auki, sjáðu Cyclone V SoC Development Kit og SoC Embedded Design Suite síðu Altera websíða fyrir frekari upplýsingar. 1 2

Athygli: Intel gerir ráð fyrir að þú hafir djúpstæðan skilning á Intel FPGA SDK fyrir OpenCL Custom Platform Toolkit User Guide. Cyclone V SoC Development Kit Reference Platform Porting Guide lýsir ekki notkun sérsniðna verkfærasetts SDK til að innleiða sérsniðna vettvang fyrir Cyclone V SoC þróunarsettið. Það lýsir aðeins muninum á SDK stuðningi á Cyclone V SoC þróunarsettinu og almennu Intel FPGA SDK fyrir OpenCL Custom Platform.

Tengdir tenglar

Intel FPGA SDK fyrir OpenCL Cyclone V SoC Byrjunarhandbók
Intel FPGA SDK fyrir OpenCL Custom Platform Toolkit notendahandbók

Cyclone V Device Handbook, Volume 3: Technical Reference Manual
Cyclone V SoC Development Kit og SoC Embedded Design Suite síðu á Altera websíða

OpenCL og OpenCL lógóið eru vörumerki Apple Inc. notuð með leyfi Khronos Group™.
Intel FPGA SDK fyrir OpenCL er byggt á útgefinni Khronos forskrift og hefur staðist Khronos samræmisprófunarferlið. Núverandi samræmisstaða er að finna á www.khronos.org/conformance.

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus og Stratix orð og lógó eru vörumerki Intel Corporation eða dótturfélaga þess í Bandaríkjunum og/eða öðrum löndum. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða ábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en þeir panta vörur eða þjónustu.
*Önnur nöfn og vörumerki geta verið eign annarra.

1.1.1 Cyclone V SoC þróunarsett tilvísun pallborðsafbrigði
Intel FPGA SDK fyrir OpenCL Cyclone V SoC Development Kit Reference Platform inniheldur tvö borðafbrigði.

c5soc borð
Þetta sjálfgefna borð veitir aðgang að tveimur DDR minnisbönkum. HPS DDR er aðgengilegt bæði fyrir FPGA og CPU. FPGA DDR er aðeins aðgengilegt fyrir FPGA.
c5soc_sharedonly borð
Þetta borðafbrigði inniheldur aðeins HPS DDR tengingu. FPGA DDR er ekki aðgengilegt. Þetta borðafbrigði er svæðishagkvæmara vegna þess að minni vélbúnaður er nauðsynlegur til að styðja við einn DDR minnisbanka. c5soc_sharedonly borðið er líka góður frumgerð vettvangur fyrir endanlega framleiðslu borð með einum DDR minni banka.
Til að miða á þetta borðafbrigði þegar þú setur saman OpenCL kjarnann þinn skaltu láta -board c5soc_sharedonly valmöguleikann fylgja með aoc skipuninni þinni.
Fyrir frekari upplýsingar um –borðið valmöguleika aoc skipunarinnar, sjáðu Intel FPGA SDK fyrir OpenCL forritunarleiðbeiningar.

Tengdir tenglar
Að setja saman kjarna fyrir tiltekið FPGA borð (–borð )
1.1.2 Innihald Cyclone V SoC þróunarsett tilvísunarvettvangs
Cyclone V SoC þróunarsett tilvísunarvettvangur samanstendur af eftirfarandi files og möppur:

File eða Directory	Lýsing
borð_env.xml	eXtensible Markup Language (XML) file sem lýsir c5soc við Intel FPGA SDK fyrir OpenCL.
linux_sd_card_image.tgz	Þjappað SD flash kort mynd file sem inniheldur allt sem SDK notandi þarf til að nota Cyclone V SoC Development Kit með SDK.
handlegg 32	Skrá sem inniheldur eftirfarandi:

1.1.3 Viðeigandi eiginleikar Cyclone V SoC þróunarsettsins

Eftirfarandi listi undirstrikar Cyclone V SoC Development Kit íhluti og eiginleika sem eiga við Intel FPGA SDK fyrir OpenCL:

Tvíkjarna ARM Cortex-A9 örgjörvi sem keyrir 32 bita Linux.

Advanced eXtensible Interface (AXI) strætó á milli HPS og FPGA kjarnaefnisins.
Tveir hertir DDR minnisstýringar sem hvor um sig tengjast 1 gígabæta (GB) DDR3 SDRAM.
— Einn DDR stjórnandi er aðeins aðgengilegur fyrir FPGA kjarna (þ.e. FPGA DDR).
— Hinn DDR stjórnandi er aðgengilegur bæði HPS og FPGA (það er HPS DDR). Þessi sameiginlegi stjórnandi gerir kleift að deila minni minni milli örgjörva og FPGA kjarna.

Örgjörvinn getur endurstillt FPGA kjarnaefnið.

1.1.3.1 Cyclone V SoC Development Kit Tilvísunarvettvangur hönnunarmarkmið og ákvarðanir Intel byggir innleiðingu Cyclone V SoC Development Kit tilvísunarvettvangsins á nokkrum hönnunarmarkmiðum og ákvörðunum. Intel mælir með því að þú íhugir þessi markmið og ákvarðanir þegar þú tengir þennan tilvísunarvettvang á SoC FPGA borðið þitt.
Hér að neðan eru hönnunarmarkmið c5soc:

Veittu hæstu mögulegu bandbreidd á milli kjarna á FPGA og DDR minniskerfanna.
Gakktu úr skugga um að útreikningar á FPGA (þ.e. OpenCL kjarna) trufli ekki önnur CPU verkefni sem gætu falið í sér þjónustu við jaðartæki.

Skildu eftir eins mikið af FPGA auðlindum og mögulegt er fyrir kjarnaútreikninga í stað viðmótsíhluta.

Hér að neðan eru hönnunarákvarðanir á háu stigi sem eru beinar afleiðingar hönnunarmarkmiða Intel:

Viðmiðunarpallinn notar aðeins harða DDR minnisstýringu með víðtækustu stillingum (256 bita).
FPGA hefur samskipti við HPS DDR minnisstýringuna beint, án þess að taka þátt í AXI rútunni og L3 rofanum inni í HPS. Bein samskipti veita bestu mögulegu bandbreidd til DDR og kemur í veg fyrir að FPGA útreikningar trufli samskipti milli örgjörvans og jaðar hans.
Dreifingaraðgangur beint minnisaðgangur (SG-DMA) er ekki hluti af FPGA viðmótsrökfræðinni. Í stað þess að flytja mikið magn af gögnum á milli DDR minniskerfa skaltu geyma gögnin í sameiginlegu HPS DDR. Beinn aðgangur að CPU minni með FPGA er skilvirkari en DMA. Það sparar vélbúnaðarauðlindir (þ.e. FPGA svæði) og einfaldar Linux kjarna driverinn.
Viðvörun: Minnisflutningur milli sameiginlega HPS DDR kerfisins og DDR kerfisins sem er aðeins aðgengilegur fyrir FPGA er mjög hægur. Ef þú velur það
flytja minni á þennan hátt, notaðu það aðeins fyrir mjög lítið magn af gögnum.
Gestgjafinn og tækið flytja ekki DMA gagnaflutning sín á milli um HPS-til-FPGA (H2F) brúna, með því að nota aðeins eina 32-bita tengi. Ástæðan er sú að án DMA getur Linux kjarninn aðeins gefið út eina 32-bita lestrar- eða skrifbeiðni, svo það er óþarfi að hafa víðtækari tengingu.
Gestgjafinn sendir stjórnmerki til tækisins um létta H2F (LH2F) brú.
Vegna þess að stýrimerki frá hýsilnum til tækisins eru lágbandbreiddarmerki er LH2F brú tilvalin fyrir verkefnið.

1.2 Að flytja tilvísunarvettvanginn yfir á SoC FPGA borðið þitt
Til að flytja Cyclone V SoC Development Kit tilvísunarvettvanginn á SoC FPGA borðið þitt skaltu framkvæma eftirfarandi verkefni:

Veldu eina DDR-minni eða tvær DDR-minni útgáfur af c5soc Reference Platform sem upphafspunkt hönnunar þinnar.
Uppfærðu pinnastaðsetningarnar í ALTERAOCLSDKROOT/board/c5soc/ /top.qsf file, þar sem ALTERAOCLSDKROOT er leiðin að staðsetningu Intel FPGA SDK fyrir OpenCL uppsetningu, og er möppuheiti borðafbrigðisins. c5soc_sharedonly skráin er fyrir borðafbrigðið með einu DDR minniskerfi. c5soc skráin er fyrir borðafbrigðið með tveimur DDR minniskerfum.
Uppfærðu DDR stillingarnar fyrir HPS og/eða FPGA SDRAM blokkina í ALTERAOCLSDKROOT/board/c5soc/ /system.qsys file.
4. Öll Intel FPGA SDK fyrir OpenCL valinn borðhönnun verður að ná tryggðri lokun á tímasetningu. Sem slík verður staðsetning hönnunarinnar að vera tímabundin. Til að flytja c5soc borð skiptinguna (acl_iface_partition.qxp) yfir á SoC FPGA borðið þitt skaltu framkvæma eftirfarandi verkefni:
Fyrir nákvæmar leiðbeiningar um að breyta og varðveita borð skiptinguna, sjá Quartus
Prime Incremental Compilation for Hierarchical and Team-Based Design kafla Quartus Prime Standard Edition Handbook.
a. Fjarlægðu acl_iface_partition.qxp úr ALTERAOCLSDKROOT/board/c5soc/c5soc skránni.
b. Virkjaðu acl_iface_region LogicLock™ svæðið með því að breyta Tcl skipuninni set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region í set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
c. Settu saman OpenCL kjarna fyrir borðið þitt.
d. Ef nauðsyn krefur, stilltu stærð og staðsetningu LogicLock svæðisins.
e. Þegar þú ert fullviss um að staðsetning hönnunar þinnar sé hreinsuð skaltu flytja þá skiptinguna út sem acl_iface_partition.qxp Quartus Prime Exported skipting File.
Eins og lýst er í hlutanum „Establishing Guaranteed Timing Flow“ í AIntel FPGA SDK fyrir OpenCL Custom Platform Toolkit notendahandbók, með því að flytja inn þessa .qxp file inn í efsta stigi hönnunarinnar uppfyllir þú kröfuna um að útvega borðhönnun með tryggt lokunarflæði.
Fyrir þætti sem gætu haft áhrif á gæði niðurstaðna (QoR) á útfluttu skiptingunni þinni, skoðaðu Almennt gæði niðurstaðna í hlutanum Útflutt borð skipting í Intel FPGA SDK fyrir OpenCL Custom Platform Toolkit User Guide.
f. Slökktu á acl_iface_region LogicLock svæðinu með því að snúa skipuninni í skrefi 2 aftur í set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
Ef SoC FPGA borðið þitt notar mismunandi pinna og jaðar HPS blokkarinnar skaltu endurnýja forhlaðann og tækjatrésuppsprettu (DTS) file. Ef þú breytir stillingum HPS DDR minnisstýringarinnar skaltu endurnýja forhlaðann.
Búðu til mynd af SD flash-kortinu.
Búðu til sérsniðna vettvang þinn, sem inniheldur SD flash-kortsmyndina.
Íhugaðu að búa til keyrsluumhverfisútgáfu af sérsniðnum vettvangi til notkunar með Intel FPGA Runtime Environment (RTE) fyrir OpenCL. RTE útgáfan af sérsniðnum vettvangi þínum inniheldur ekki vélbúnaðarskrár og SD flash-kortamyndina. Þessi sérsniðni vettvangur hleðst inn á SoC FPGA kerfið til að leyfa hýsingarforritum að keyra. Aftur á móti er SDK útgáfan af Custom Platform nauðsynleg til að SDK geti safnað saman OpenCL kjarna.
Ábending: Þú getur notað SDK útgáfuna af sérsniðnum vettvangi fyrir RTE. Til að spara
pláss, fjarlægðu SD flash-kortsmyndina úr RTE útgáfunni af sérsniðnum vettvangi þínum.
Prófaðu sérsniðna vettvang þinn.
Sjáðu hlutann Prófa vélbúnaðarhönnun Intel FPGA SDK fyrir OpenCL Custom Platform Toolkit notendahandbók fyrir frekari upplýsingar.

Tengdir tenglar

Að prófa vélbúnaðarhönnunina
Quartus Prime stigvaxandi samantekt fyrir stigveldis- og teymistengda hönnun

Koma á tryggt tímasetningarflæði
Almennt sjónarmið um gæði niðurstaðna fyrir útflutta borðskiptinguna

1.2.1 Uppfærsla á Ported Reference Platform
Í núverandi útgáfu af Cyclone V SoC Development Kit Reference Platform er HPS blokkin inni í skiptingunni sem skilgreinir alla rökfræði sem ekki er kjarna. Hins vegar geturðu ekki flutt út HPS sem hluta af .qxp file. Til að uppfæra núverandi sérsniðna vettvang sem þú breyttir frá fyrri útgáfu af c5soc skaltu innleiða QXP varðveisluflæðið, uppfæra SD flash-kortsmyndina til að fá nýjasta keyrsluumhverfið og uppfæra board_spec.xml file til að virkja sjálfvirkan flutning.
Altera® SDK fyrir OpenCL útgáfu 14.1 og lengra rannsakar borð_spec.xml file fyrir upplýsingar um borð og innleiðir sjálfvirkar uppfærslur. Vegna þess að þú breytir
hönnun með því að innleiða QXP varðveislu flæði, verður þú að uppfæra board_spec.xml file til sniðs í núverandi útgáfu. Uppfærsla á file gerir SDK kleift að greina á milli óvarðveittra sérsniðinna kerfa og núverandi QXP-undirstaða sérsniðinna kerfa. Vísaðu til sérsniðinnar vettvangssjálfvirkrar flutnings fyrir áframhaldandi samhæfni í Intel FPGA SDK fyrir OpenCL Custom Platform Toolkit notendahandbók fyrir frekari upplýsingar.

Til að útfæra QXP varðveisluflæðið í Cyclone V SoC FPGA vélbúnaðarhönnun sem er flutt úr fyrri útgáfu af c5soc skaltu framkvæma eftirfarandi skref til að búa til undirskiptingu til að útiloka HPS frá .qxp file:
a. Áður en þú býrð til skipting í kringum rökfræði sem ekki er kjarna skaltu búa til skipting í kringum HPS í .qsf Quartus Prime stillingunum File.
Til dæmisample:
# Skiptu handvirkt tilvikið sem mótar HPS-tileinkað I/O set_instance_assignment -name PARTITION_HIERARCHY borde_18261 -í "system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:hps_0|system_acl_0_h_ps: system_acl_iface_hps_0_hps_io_border:border“ -section_id „system_acl_iface_hps_0_hps_io_border:border“
# Stilltu skiptinguna til að vera HPS_PARTITION gerð til að vera unnin á réttan hátt af restinni af Quartus
set_global_assignment -nafn PARTITION_TYPE HPS_PARTITION -section_id „system_acl_iface_hps_0_hps_io_border:border“
quartus_cdb toppur -c toppur
–incremental_compilation_export=acl_iface_partition.qxp
–incremental_compilation_export_partition_name=acl_iface_partition
–incremental_compilation_export_post_synth=on
–incremental_compilation_export_post_fit=on
–incremental_compilation_export_routing=á
–incremental_compilation_export_flatten=slökkt
Eftir að þú hefur útilokað HPS frá skiptingunni geturðu flutt inn .qxp file og settu saman hönnunina þína.
Uppfærðu SD flash-kortsmyndina með núverandi útgáfu af Intel FPGA RTE fyrir OpenCL með því að framkvæma eftirfarandi verkefni:
a. Settu upp file úthlutunartafla (fat32) og framlengd file kerfis (ext3) skipting í núverandi mynd sem lykkjutæki. Fyrir nákvæmar leiðbeiningar, sjá skref 2 í Byggja SD Flash Card mynd.
b. Í /home/root/opencl_arm32_rte möppunni skaltu fjarlægja files frá fyrri útgáfu RTE.
c. Hladdu niður og taktu upp núverandi útgáfu af RTE í /home/root/opencl_arm32_rte möppuna.
d. Í /driver/version.h file á sérsniðna vettvanginum þínum skaltu uppfæra ACL_DRIVER_VERSION úthlutunina í . (tdample, 16.1.x, þar sem 16.1 er SDK útgáfan og x er ökumannsútgáfan sem þú stillir).
e. Endurbyggja bílstjórinn.
f. Eyddu vélbúnaðarmöppunni/möppunum á sérsniðna vettvanginum þínum. Afritaðu sérsniðna vettvanginn ásamt uppfærðum reklum í /home/root/opencl_arm_rte/board möppuna.
g. Afritaðu Altera.icd file úr /home/root/opencl_arm32_rte skránni og bættu henni við /etc/OpenCL/vendors möppuna.
h. Aftengja og prófa nýju myndina. Nánari leiðbeiningar eru í skrefum 8 til 11 í Að byggja upp SD Flash Card mynd.

Tengdir tenglar

Að búa til SD Flash Card mynd á síðu 14
Þú hefur líka möguleika á að búa til nýja SD flash kort mynd.
Sérsniðin sjálfvirk flutningur á vettvangi fyrir áframhaldandi eindrægni

1.3 Hugbúnaðarstuðningur fyrir samnýtt minni
Sameiginlegt líkamlegt minni milli FPGA og CPU er æskilegt minni fyrir OpenCL kjarna sem keyra á SoC FPGA. Vegna þess að FPGA hefur aðgang að sameiginlegu líkamlegu minni, öfugt við sameiginlegt sýndarminni, hefur það ekki aðgang að síðutöflum CPU sem kortleggja sýndarvistföng notenda yfir á líkamleg vefföng.
Að því er varðar vélbúnaðinn fá OpenCL kjarna aðgang að sameiginlegu líkamlegu minni með beinni tengingu við HPS DDR harða minnisstýringuna. Að því er varðar hugbúnaðinn felur stuðningur við sameiginlegt líkamlegt minni í sér eftirfarandi atriði:

Dæmigerð hugbúnaðarútfærslur til að úthluta minni á örgjörvanum (tdample, malloc() aðgerðin) getur ekki úthlutað minnissvæði sem FPGA getur notað.
Minni sem malloc() aðgerðin úthlutar er samliggjandi í vistfangarými sýndarminnis, en ólíklegt er að allar undirliggjandi efnissíður séu samliggjandi líkamlega. Sem slíkur verður gestgjafinn að geta úthlutað líkamlega samliggjandi minnissvæðum. Hins vegar er þessi hæfileiki ekki til í notendarýmisforritum á Linux. Þess vegna verður Linux kjarna bílstjórinn að framkvæma úthlutunina.
OpenCL SoC FPGA Linux kjarna driverinn inniheldur mmap() aðgerðina til að úthluta sameiginlegu líkamlegu minni og kortleggja það inn í notendarýmið. Mmap() aðgerðin notar staðlaða Linux kjarnakallið dma_alloc_coherent() til að biðja um líkamlega samliggjandi minnissvæði til að deila með tæki.
Í sjálfgefna Linux kjarnanum úthlutar dma_alloc_coherent() ekki líkamlega samliggjandi minni sem er meira en 0.5 megabæti (MB) að stærð. Til að leyfa dma_alloc_coherent() að úthluta miklu magni af líkamlega samliggjandi minni, virkjaðu samfellda minnisúthlutunareiginleika (CMA) í Linux kjarnanum og settu síðan Linux kjarnann saman.
Fyrir Cyclone V SoC Development Kit Reference Platform, stjórnar CMA 512 MB af 1 GB af líkamlegu minni. Þú getur aukið eða lækkað þetta gildi, allt eftir því hversu mikið samnýtt minni sem forritið þarfnast. Dma_alloc_coherent() kallið gæti hugsanlega ekki úthlutað fullum 512 MB af líkamlega samliggjandi minni; þó getur það reglulega fengið um það bil 450 MB af minni.

Örgjörvinn getur vistað minni sem dma_alloc_coherent() kallið úthlutar. Sérstaklega eru skrifaðgerðir frá hýsingarforritinu ekki sýnilegar OpenCL kjarnanum. Mmap() aðgerðin í OpenCL SoC FPGA Linux kjarna drivernum inniheldur einnig köll í pgprot_noncached() eða remap_pf_range() aðgerðina til að slökkva á skyndiminni fyrir þetta minnissvæði sérstaklega.
Eftir að dma_alloc_coherent() aðgerðin úthlutar líkamlega samliggjandi minni, skilar mmap() aðgerðinni sýndarvistfanginu í byrjun sviðsins, sem er vistfangasviðið á minninu sem þú úthlutar. Hýsingarforritið krefst þessa sýndarvistfangs til að fá aðgang að minninu. Aftur á móti krefjast OpenCL kjarnan líkamleg heimilisföng. Linux kjarna bílstjórinn heldur utan um kortlagningu sýndar-til-líkamlegrar vistfanga. Þú getur kortlagt efnisheimilisföngin sem mmap() skilar á raunveruleg heimilisföng með því að bæta fyrirspurn við rekilinn.
Aocl_mmd_shared_mem_alloc() MMD forritunarviðmót (API) kallið inniheldur eftirfarandi fyrirspurnir:
a. Mmap() fallið sem úthlutar minni og skilar sýndarvistfanginu.
b. Aukafyrirspurnin sem kortleggur sýndarvistfangið sem skilað er yfir á líkamlegt heimilisfang.
aocl_mmd_shared_mem_alloc() MMD API símtalið skilar síðan tveimur vistföngum
— Raunverulegt heimilisfang er sýndarvistfangið og heimilisfangið fer í device_ptr_out.
Athugið: Ökumaðurinn getur aðeins kortlagt sýndarvistföngin sem mmap() aðgerðin skilar á líkamleg heimilisföng. Ef þú biður um heimilisfang hvers annars sýndarbendils skilar ökumaðurinn NULL gildi.

Viðvörun: Intel FPGA SDK fyrir OpenCL runtime bókasöfn gera ráð fyrir að samnýtt minni sé fyrsta minnið sem skráð er í board_spec.xml file. Með öðrum orðum, líkamlega heimilisfangið sem Linux kjarna bílstjórinn fær verður Avalon® vistfangið sem OpenCL kjarninn sendir til HPS SDRAM.
Með tilliti til keyrslusafnsins, notaðu clCreateBuffer() símtalið til að úthluta samnýtta minni sem biðminni tækisins á eftirfarandi hátt:

Fyrir tveggja DDR borðafbrigðið með bæði deilt og ósamnýtt minni, úthlutar clCreateBuffer() sameiginlegu minni ef þú tilgreinir CL_MEM_USE_HOST_PTR fánann. Notkun annarra fána veldur því að clCreateBuffer() úthlutar biðminni í ósamnýtta minni.
Fyrir eins-DDR borðafbrigði með aðeins sameiginlegu minni, úthlutar clCreateBuffer() sameiginlegu minni óháð því hvaða fána þú tilgreinir.
Eins og er, stjórnar 32 bita Linux stuðningur á ARM örgjörva umfangi stuðnings við sameiginlegt minni í SDK runtime bókasöfnum. Með öðrum orðum, keyrslusöfn sett saman í önnur umhverfi (tdample, x86_64 Linux eða 64-bita Windows) styðja ekki samnýtt minni.
C5soc innleiddi ekki misleitt minni til að greina á milli sameiginlegs og ósamnýtts minnis af eftirfarandi ástæðum:
1. Saga—Stuðningur fyrir gagngert minni var ekki tiltækur þegar samnýtt minnisstuðningur var upphaflega búinn til.
2. Samræmt viðmót — Vegna þess að OpenCL er opinn staðall, heldur Intel samræmi milli ólíkra framleiðenda tölvukerfa. Þess vegna er sama viðmótið og arkitektúr annarra borðframleiðenda notað til að úthluta og nota sameiginlegt minni.

1.4 FPGA endurstilling
Fyrir SoC FPGA getur CPU endurstillt FPGA kjarnaefnið án þess að trufla virkni CPU. FPGA Manager vélbúnaðarblokkin sem liggur á milli HPS og kjarna FPGA framkvæmir endurstillinguna. Linux kjarninn inniheldur rekla sem gerir greiðan aðgang að FPGA Manager.

Til view stöðu FPGA kjarna, kalla fram cat /sys/class/fpga/fpga0/ status skipunina.
Intel FPGA SDK fyrir OpenCL forritaforritið sem er fáanlegt með Cyclone V SoC Development Kit Reference Platform notar þetta viðmót til að forrita FPGA. Þegar FPGA kjarna er endurforritaður með keyrandi örgjörva framkvæmir forritaforritið öll eftirfarandi verkefni:
1. Áður en endurforritun fer fram, slökktu á öllum samskiptabrýr milli FPGA og HPS, bæði H2F og LH2F brýr.
Virkjaðu þessar brýr aftur eftir að endurforritun er lokið.
Athugið: OpenCL kerfið notar ekki FPGA-til-HPS (F2H) brúna. Sjá HPS-FPGA tengihlutann í Cyclone V Device Handbook, Volume 3: Technical Reference Manual til að fá frekari upplýsingar.
2. Gakktu úr skugga um að tengingin milli FPGA og HPS DDR stjórnandans sé óvirk við endurforritun.
3. Gakktu úr skugga um að FPGA truflanir á FPGA séu óvirkar meðan á endurforritun stendur.
Látið einnig ökumann vita um að hafna öllum truflunum frá FPGA meðan á endurforritun stendur.

Hafðu samband við frumkóðann á tólinu til að fá upplýsingar um raunverulega framkvæmd.

Viðvörun: Ekki breyta uppsetningu HPS DDR stjórnandans þegar örgjörvinn er í gangi.
Að gera það gæti valdið banvænri kerfisvillu vegna þess að þú gætir breytt DDR-stýringunni þegar það eru útistandandi minnisfærslur frá örgjörvanum. Þetta þýðir að þegar örgjörvinn er í gangi geturðu ekki endurforritað FPGA kjarna með mynd sem notar HPS DDR í annarri uppsetningu.
Mundu að OpenCL kerfið og Golden Hardware tilvísunarhönnunin sem er fáanleg með Intel SoC FPGA Embedded Design Suite (EDS), setur HPS DDR í eina 256 bita stillingu.
Örgjörvakerfishlutar eins og útibússpá eða forsækjandi síðutöflu gætu gefið út DDR skipanir jafnvel þegar svo virðist sem ekkert sé í gangi á örgjörvanum.
Þess vegna er ræsingartími eini öruggi tíminn til að stilla uppsetningu HPS DDR stjórnanda.
Þetta felur einnig í sér að U-boot verður að hafa hrátt tvíundir file (.rbf) mynd til að hlaða inn í minni. Annars gætirðu verið að virkja HPS DDR með ónotuðum höfnum á FPGA og breytir síðan hugsanlega tengistillingum eftir það. Af þessum sökum inniheldur OpenCL Linux kjarna driverinn ekki lengur rökfræði sem nauðsynleg er til að stilla uppsetningu HPS DDR stjórnanda.
SW3 tvískiptur in-line pakki (DIP) rofar á Cylone V SoC þróunarbúnaði stjórna væntanlegu formi .rbf myndarinnar (þ.e. hvort file er þjappað og/eða dulkóðað). C5soc, og Golden Hardware Reference Design sem er fáanleg með SoC EDS, innihalda þjappaðar en ódulkóðaðar .rbf myndir. SW3 DIP rofastillingarnar sem lýst er í Intel FPGA SDK fyrir OpenCL Cyclone V SoC Byrjunarhandbók passa við þessa .rbf myndstillingu.

Tengdir tenglar

HPS-FPGA tengi
Stilla SW3 rofana

1.4.1 Upplýsingar um FPGA kerfisarkitektúr
Stuðningur við Cyclone V SoC Development Kit Reference Platform er byggður á Stratix® V Reference Platform (s5_ref), fáanlegur með Intel FPGA SDK fyrir OpenCL.
Heildarskipulag c5soc Qsys kerfisins og kjarnarekla er mjög svipað og í s5_ref.
Eftirfarandi FPGA kjarnahlutir eru þeir sömu í bæði c5soc og s5_ref:

VERSION_ID blokk
Hvíldarkerfi

Minnisbankaskil
Cache snoop tengi
Kjarnaklukka

Stýra skrá aðgang (CRA) blokkir

1.5 Byggja SD Flash Card mynd
Vegna þess að Cyclone V SoC FPGA er fullt kerfi á flís, ertu ábyrgur fyrir því að skila fullri skilgreiningu kerfisins. Intel mælir með því að þú afhendir það í formi SD-flasskortsmyndar. Intel FPGA SDK fyrir OpenCL notandi getur einfaldlega skrifað myndina á micro SD flash-kortið og SoC FPGA borðið er tilbúið til notkunar.
Breyting á núverandi SD Flash Card mynd á síðu 13
Intel mælir með því að þú breytir einfaldlega myndinni sem er tiltæk með Cyclone V SoC Development Kit Reference Platform. Þú hefur líka möguleika á að búa til nýja SD flash kort mynd.
Að búa til SD Flash Card mynd á síðu 14
Þú hefur líka möguleika á að búa til nýja SD flash kort mynd.

1.5.1 Breyting á núverandi SD Flash Card mynd
Intel mælir með því að þú breytir einfaldlega myndinni sem er tiltæk með Cyclone V SoC
Þróunarsett tilvísunarvettvangur. Þú hefur líka möguleika á að búa til nýja SD flash kort mynd.
c5soc linux_sd_card_image.tgz myndin file er fáanlegt í ALTERAOCLSDKROOT/board/c5soc skránni, þar sem ALTERAOCLSDKROOT bendir á slóð Intel FPGA SDK fyrir uppsetningarskrá OpenCL.

Athygli: Til að breyta SD flash-kortsmyndinni verður þú að hafa rót eða sudo réttindi.

Til að þjappa $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz niður file, keyrðu tar xvfzlinux_sd_card_image.tgz skipunina.
Settu saman hello_world OpenCL exampLe hönnun með því að nota Custom Platform stuðninginn þinn. Endurnefna .rbf file sem Intel FPGA SDK fyrir OpenCL Offline Compiler býr til sem opencl.rbf, og settu það á fat32 skiptinguna í SD flash-kortamyndinni.
Þú getur halað niður hello_world fyrrverandiamphönnun frá OpenCL Design Examples síðu á Altera websíða.

Settu .rbf file inn í fat32 skiptinguna á flash-kortamyndinni.
Athygli: Fat32 skiptingin verður að innihalda bæði zImage file og .rbf file. Án .rbf file, banvæn villa kemur upp þegar þú setur ökumanninn inn.
Eftir að þú hefur búið til SD kortamyndina skaltu skrifa hana á micro SD kort með því að kalla fram eftirfarandi skipun: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
Til að prófa SD flash kortið þitt skaltu framkvæma eftirfarandi verkefni:
a. Settu micro SD flash-kortið í SoC FPGA borðið.
b. Kveiktu á töflunni.
c. Kallaðu upp aocl diagnose utility skipunina.

1.5.2 Búa til SD Flash Card mynd
Þú hefur líka möguleika á að búa til nýja SD flash kort mynd. Almennar leiðbeiningar um að smíða nýja SD-flasskortsmynd og endurbyggja núverandi SD-flashkortsmynd eru fáanlegar á GSRD v14.0.2 – SD-kortasíðu RocketBoards.org websíða.
Skrefin hér að neðan lýsa ferlinu við að búa til linux_sd_card_image.tgz myndina úr Golden System Reference Design (GSRD) SD flash-kortamyndinni:
Athugið:
Til að búa til myndina úr c5soc myndinni skaltu framkvæma öll viðeigandi verkefni sem lýst er í þessari aðferð.

Hladdu niður og taktu upp GSRD SD flash-kortamynd útgáfu 14.0 frá Rocketboards.org.
Settu upp file úthlutunartafla (fat32) og framlengd file kerfis (ext3) skipting í þessari mynd sem lykkjutæki. Til að tengja skipting skaltu framkvæma eftirfarandi skref:
a. Ákvarða bæti byrjun skiptingarinnar í myndinni með því að kalla fram /sbin/fdisk -lu mynd_file skipun.
Til dæmisample, skipting númer 1 af gerðinni W95 FAT er með blokkajöfnun upp á 2121728. Með 512 bæti á hvern blokk er bætajöfnunin 512 bæti x 2121728 = 1086324736 bæti.
b. Þekkja lausan lykkjubúnað (tdample, /dev/loop0) með því að slá inn losetup -f skipunina.
c. Miðað við að /dev/loop0 sé lausa lykkjan tækið skaltu tengja flasskortsmyndina þína við lykkjublokkartækið með því að kalla fram losetup /dev/loop0 mynd_file -0 1086324736 skipun.
d. Settu lykkjutækið upp með því að kalla á mount /dev/loop0 /media/disk1 skipunina.
Innan í myndinni file, /media/disk1 er nú uppsett fat32 skipting.
e. Endurtaktu skref a til d fyrir ext3 skiptinguna.

Sæktu Cyclone V SoC FPGA útgáfuna af Intel FPGA Runtime Environment fyrir OpenCL pakkanum frá niðurhalsmiðstöðinni á Altera websíða.
a. Smelltu á niðurhalshnappinn við hlið Quartus Prime hugbúnaðarútgáfunnar.
b. Tilgreindu útgáfu útgáfu, stýrikerfi og niðurhalsaðferð.
c. Smelltu á flipann Viðbótarhugbúnaður og veldu að hlaða niður Intel FPGA
Runtime umhverfi fyrir OpenCL Linux Cyclone V SoC TGZ.
d. Eftir að þú hefur halað niður aocl-rte- .arm32.tgz file, pakkaðu því niður til
möppu sem þú átt.
Settu upppakkaða aocl-rte- .arm32 möppu í /home/root/opencl_arm32_rte möppuna á ext3 skipting myndarinnar file.
Eyddu vélbúnaðarmöppunni/möppunum á sérsniðna vettvanginum þínum og settu síðan sérsniðna vettvanginn í borðundirskrána /home/root/ opencl_arm32_rte.

Búðu til init_opencl.sh file í /home/root möppunni með eftirfarandi efni: export ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte export AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ útflutningur PATH=$ALTERAOCLSDKROOT/bin:$PATH útflutningur LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
SDK notandinn keyrir uppspretta ./init_opencl.sh skipunina til að hlaða umhverfisbreytunum og OpenCL Linux kjarnareklanum.
Ef þú þarft að uppfæra preloader, DTS files, eða Linux kjarnann, þú þarft arm-linux-gnueabihf-gcc þýðanda frá SoC EDS. Fylgdu leiðbeiningunum sem lýst er í Intel SoC FPGA Embedded Design Suite notendahandbók til að eignast hugbúnaðinn, setja hann saman aftur og uppfæra viðeigandi files á uppsettu fat32 skiptingunni.
Athygli: Líklegast er að þú þurfir að uppfæra forhlaðann ef sérsniðinn pallur þinn hefur aðra pinnanotkun en í c5soc.
Mundu: Ef þú endursamstillir Linux kjarnann skaltu endursamstilla Linux kjarna driverinn með sama Linux kjarnagjafa files. Ef það er ósamræmi á milli Linux kjarna driversins og Linux kjarnans mun bílstjórinn ekki hlaðast. Einnig verður þú að virkja CMA.
Sjáðu endursamsetningu Linux kjarnans fyrir frekari upplýsingar.
Settu saman hello_world OpenCL exampLe hönnun með því að nota Custom Platform stuðninginn þinn. Endurnefna .rbf file sem Intel FPGA SDK fyrir OpenCL Offline Compiler býr til sem opencl.rbf, og settu það á fat32 skiptinguna í SD flash-kortamyndinni.
Þú getur halað niður hello_world fyrrverandiamphönnun frá OpenCL Design Examples síðu á Altera websíða.
9. Eftir að þú geymir allar nauðsynlegar files á flasskortsmyndina skaltu kalla fram eftirfarandi skipanir:
a. samstilla
b. aftengja /media/disk1
c. taka af hvar er möppuheitið sem þú notar til að tengja ext3 skiptinguna í 3 á síðu 3 (td.ample, /media/disk2).
d. losetup -d /dev/loop0
e. losetup -d /dev/loop1

Þjappaðu SD flash-kortsmyndinni með því að kalla fram eftirfarandi skipun: tar cvfz .tgz linux_sd_card_image
Afhenda .tgz file inni í rótarskránni á sérsniðna pallinum þínum.
Til að prófa SD flash kortið þitt skaltu framkvæma eftirfarandi verkefni:
a. Skrifaðu óþjappaða myndina sem myndast á micro SD flash-kort.
b. Settu micro SD flash-kortið í SoC FPGA borðið.
c. Kveiktu á töflunni.
d. Kallaðu upp aocl diagnose utility skipunina.

Tengdir tenglar

Intel SoC FPGA Embedded Design Suite notendahandbók
OpenCL Design Examples síðu á Altera websíða

Endursamsetning Linux kjarna á síðu 16
Til að virkja CMA verður þú fyrst að endursafna Linux kjarnanum.
Spurning um nafn tækisins á FPGA borðinu þínu (greining)

1.6 Að setja saman Linux kjarnann fyrir Cyclone V SoC FPGA
Áður en þú keyrir OpenCL forrit á Cyclone V SoC FPGA borðinu verður þú að setja saman Linux kjarnagjafann og setja saman og setja upp OpenCL Linux kjarna driverinn.

Endursamsetning Linux kjarna á síðu 16
Til að virkja CMA verður þú fyrst að endursafna Linux kjarnanum.
Að setja saman og setja upp OpenCL Linux kjarnarekla á blaðsíðu 17 Safnaðu OpenCL Linux kjarnareklanum saman við samsetta kjarnagjafann.

1.6.1 Endursamsetning Linux kjarnans
Til að virkja CMA verður þú fyrst að endursafna Linux kjarnanum.

Smelltu á hlekkinn GSRD v14.0 – Compiling Linux á auðlindasíðu RocketBoards.org websíðu til að fá aðgang að leiðbeiningum um að hlaða niður og endurbyggja Linux kjarna kóðann.
Til notkunar með™ Intel FPGA SDK fyrir OpenCL skal tilgreina socfpga-3.13-rel14.0 sem .
Athugið: Byggingarferlið býr til bogann/arminn/configs/socfpga_defconfig file. Þetta file tilgreinir stillingar fyrir socfpga sjálfgefna stillingu.
Bættu eftirfarandi línum við neðst á boganum/arm/configs/socfpga_defconfig file.
CONFIG_MEMORY_ISOLATION=y
CONFIG_CMA=y
CONFIG_DMA_CMA=y
CONFIG_CMA_DEBUG=y
CONFIG_CMA_SIZE_MBYTES=512
CONFIG_CMA_SIZE_SEL_MBYTES=y
CONFIG_CMA_ALIGNMENT=8
CONFIG_CMA_AREAS=7
CONFIG_CMA_SIZE_MBYTES stillingargildið setur efri mörk á heildarfjölda líkamlega samliggjandi minnis sem er tiltækt. Þú getur aukið þetta gildi ef þú þarft meira minni.
Athygli: Heildarmagn líkamlegs minnis sem er tiltækt fyrir ARM örgjörvann á SoC FPGA borðinu er 1 GB. Intel mælir ekki með því að þú stillir CMA manager nálægt 1 GB.

Keyrðu make mrproper skipunina til að hreinsa núverandi stillingar.
Keyrðu make ARCH=arm socfpga_deconfig skipunina.
ARCH=arm gefur til kynna að þú viljir stilla ARM arkitektúrinn.
socfpga_defconfig gefur til kynna að þú viljir nota sjálfgefna socfpga stillingu.
Keyrðu útflutnings CROSS_COMPILE=arm-linux-gnueabihf- skipunina.
Þessi skipun setur CROSS_COMPILE umhverfisbreytuna til að tilgreina forskeytið á viðkomandi verkfærakeðju.

Keyrðu skipunina make ARCH=arm zImage. Myndin sem myndast er fáanleg í arch/arm/boot/zImage file.
Settu zImage file inn í fat32 skiptinguna á flash-kortamyndinni. Fyrir nákvæmar leiðbeiningar, sjáðu Cyclone V SoC FPGA-sértæka GSRD notendahandbók á Rocketboards.org.
Athugið: Til að setja OpenCL Linux kjarna driverinn rétt inn skaltu fyrst hlaða inn SDKgenerated.rbf file inn á FPGA.
Til að búa til .rbf file, settu saman SDK hönnun tdample með Cyclone V SoC Development Kit Reference Platform sem sérsniðna vettvang.
9. Settu .rbf file inn í fat32 skiptinguna á flash-kortamyndinni.
Athugið: fat32 skiptingin verður að innihalda bæði zImage file og .rbf file. Án .rbf file, banvæn villa kemur upp þegar þú setur ökumanninn inn.

Settu forritaða micro SD-kortið, sem inniheldur SD-kortamyndina sem þú breyttir eða bjóst til áður, í Cyclone V SoC Development Kit og kveiktu síðan á SoC FPGA borðinu.
Staðfestu útgáfu uppsetts Linux kjarna með því að keyra uname -r skipunina.
Til að sannreyna að þú virkjar CMA með góðum árangri í kjarnanum, með SoC FPGA borðið kveikt, keyrðu grep init_cma /proc/kallsyms skipunina.
CMA er virkt ef úttakið er ekki tómt.

Til að nota endursamsetta Linux kjarnann með SDK skaltu setja saman og setja upp Linux kjarna driverinn.

Tengdir tenglar

Golden System Reference Design (GSRD) notendahandbækur

Að byggja upp SD Flash Card mynd á síðu 13
Vegna þess að Cyclone V SoC FPGA er fullt kerfi á flís, ertu ábyrgur fyrir því að skila fullri skilgreiningu kerfisins.

1.6.2 Samsetning og uppsetning OpenCL Linux Kernel Driver
Settu saman OpenCL Linux kjarna driverinn á móti samsetta kjarnagjafanum.

Uppspretta ökumanns er fáanleg í Cyclone V SoC FPGA útgáfunni af Intel FPGA Runtime Environment fyrir OpenCL. Að auki skaltu ganga úr skugga um að þú hafir hlaðið Intel FPGA SDK fyrir OpenCL-myndað .rbf file inn í FPGA til að koma í veg fyrir ranga uppsetningu á Linux kjarnaeiningunni.

Sæktu Cyclone V SoC FPGA útgáfuna af Intel FPGA Runtime Environment fyrir OpenCL pakkanum frá niðurhalsmiðstöðinni á Altera websíða.
a. Smelltu á niðurhalshnappinn við hlið Quartus Prime hugbúnaðarútgáfunnar.
b. Tilgreindu útgáfu útgáfu, stýrikerfi og niðurhalsaðferð.
c. Smelltu á flipann Viðbótarhugbúnaður og veldu að hlaða niður Intel FPGA
Runtime umhverfi fyrir OpenCL Linux Cyclone V SoC TGZ.
d. Eftir að þú hefur halað niður aocl-rte- .arm32.tgz file, pakkaðu því niður til
möppu sem þú átt.
Uppspretta ökumanns er í aocl-rte- .arm32/board/c5soc/ ökumannsskrá.
Til að setja saman OpenCL Linux kjarna rekilinn aftur skaltu stilla KDIR gildið í Gerð bílstjóransfile í möppuna sem inniheldur Linux kjarnann files.
Keyrðu útflutnings CROSS_COMPILE=arm-linux-gnueabihf- skipunina til að gefa til kynna forskeytið á verkfærakeðjunni þinni.

Keyra skipunina make clean.
Keyrðu make skipunina til að búa til aclsoc_drv.ko file.
Flyttu opencl_arm32_rte skrána yfir á Cyclone V SoC FPGA borðið.
Keyrir scp -r rót@iPaddressið þitt: skipunin setur keyrsluumhverfið í/home/root möppuna.

Keyrðu init_opencl.sh forskriftina sem þú bjóst til þegar þú byggðir SD kortamyndina.
Kallaðu upp aocl diagnose utility skipunina. Greiningarforritið mun skila niðurstöðu sem berst eftir að þú keyrir init_opencl.sh með góðum árangri.

1.7 Þekkt mál
Eins og er eru ákveðnar takmarkanir á notkun Intel FPGA SDK fyrir OpenCL með Cyclone V SoC Development Kit Reference Platform.

Þú getur ekki hnekið nöfnum seljanda og borðs sem CL_DEVICE_VENDOR og CL_DEVICE_NAME strengir clGetDeviceInfo() kalla.
Ef gestgjafinn úthlutar stöðugu minni í sameiginlegu DDR kerfi (þ.e. HPS DDR) og hann breytir stöðugu minni eftir keyrslu kjarna, gætu gögnin í minni orðið úrelt. Þetta mál kemur upp vegna þess að FPGA kjarninn getur ekki snuðað um CPU-til-HPS DDR viðskipti.
Til að koma í veg fyrir að síðari keyrslu kjarna fái aðgang að gamaldags gögnum skaltu útfæra eina af eftirfarandi lausnum:
• Ekki breyta stöðugu minni eftir frumstillingu þess.
• Ef þú þarfnast margra __constant gagnasetta, búðu til marga stöðuga minnisbuffer.
• Ef það er tiltækt skaltu úthluta stöðugu minni í FPGA DDR á inngjöfarborðinu þínu.
SDK tólið á ARM styður aðeins forritið og greina tólaskipanir.
Flass-, uppsetningar- og fjarlægingarskipanirnar eiga ekki við um Cyclone V SoC þróunarsettið af eftirfarandi ástæðum:
a. Uppsetningarforritið þarf að setja saman aclsoc_drv Linux kjarnarekla og virkja hann á SoC FPGA. Þróunarvélin þarf að framkvæma samantektina; hins vegar inniheldur það nú þegar Linux kjarnauppsprettur fyrir SoC FPGA. Linux kjarnauppsprettur fyrir þróunarvélina eru frábrugðnar þeim fyrir SoC FPGA. Staðsetning Linux kjarnagjafa fyrir SoC FPGA er líklega óþekkt fyrir SDK notandann. Að sama skapi er fjarlægingartólið ekki tiltækt fyrir Cyclone V SoC Development Kit.
Einnig er krefjandi að afhenda aclsoc_drv til SoC borðsins vegna þess að sjálfgefna dreifing Cyclone V SoC þróunarsettsins inniheldur ekki Linux kjarna, m.a. files eða GNU Compiler Collection (GCC) þýðandann.
b. Flash tólið krefst þess að setja .rbf file af OpenCL hönnun á FAT32 skipting micro SD flash kortsins. Sem stendur er þessi skipting ekki sett upp þegar SDK notandinn kveikir á borðinu. Þess vegna er besta leiðin til að uppfæra skiptinguna að nota flash-kortalesara og þróunarvélina.

Þegar skipt er á milli Intel FPGA SDK fyrir OpenCL Offline Compiler executable files (.aocx) sem samsvarar mismunandi borðafbrigðum (þ.e. c5soc og c5soc_sharedonly), verður þú að nota forritaforrit SDK til að hlaða .aocx file fyrir nýja borðafbrigðið í fyrsta sinn. Ef þú keyrir einfaldlega hýsingarforritið með því að nota nýtt borðafbrigði en FPGA inniheldur myndina frá öðru borðafbrigði, gæti banvæn villa átt sér stað.
.qxp file felur ekki í sér úthlutun viðmóta skiptingarinnar vegna þess að Quartus Prime hugbúnaðurinn uppfyllir stöðugt tímasetningarkröfur þessarar skiptingar.
Þegar þú kveikir á borðinu er netfang þess (MAC) aðgengisstýring stillt á handahófskennda tölu. Ef staðarnetsstefnan þín leyfir ekki þessa hegðun skaltu stilla MAC vistfangið með því að framkvæma eftirfarandi verkefni:
a. Meðan á ræsingu U-Boot stendur skaltu ýta á hvaða takka sem er til að slá inn U-Boot skipanalínuna.
b. Sláðu inn setenv ethaddr 00:07:ed:00:00:03 við skipanalínuna.
Þú getur valið hvaða MAC vistfang sem er.
c. Sláðu inn saveenv skipunina.
d. Endurræstu borðið.

1.8 Endurskoðunarsaga skjala
Tafla 1.
Endurskoðunarsaga Intel FPGA SDK fyrir OpenCL Cyclone V SoC
Leiðbeiningar um flutning á þróunarsetti

Dagsetning	Útgáfa	Breytingar
maí-17	2017.05.08	•Viðhaldslosun.
október 2016	2016.10.31	•Breytt Altera SDK fyrir OpenCL í Intel FPGA SDK fyrir OpenCL. • Endurmerkt Altera Offline þýðanda í Intel FPGA SDK fyrir OpenCL Offline þýðanda.
maí-16	2016.05.02	•Breyttar leiðbeiningar um að smíða og breyta SD flash kortamynd. •Breyttar leiðbeiningar um endursamsetningu Linux kjarna og OpenCL Linux kjarna drivers.
nóvember-15	2015.11.02	•Viðhaldsútgáfa og breytt tilvik af Quartus II í Quartus Prime.
maí-15	15.0.0	•Í FPGA endurstillingu, fjarlægðu leiðbeiningar um að endurforrita FPGA kjarna með . rbf mynd með því að kalla fram köttinn filenafn>. rbf > /dev/ fpga0 skipun vegna þess að ekki er mælt með þessari aðferð.
Desember-14	14.1.0	• Endurnefna skjalið sem Altera Cyclone V SoC Development Kit Reference Platform Porting Guide. •Uppfærði endurforritunarforritið í aocl forritiðfilename>.aocx gagnsemi skipun. •Uppfærði greiningartólið í aocl greiningu og aocl greiningu gagnsemi skipun. • Uppfærði verklagsregluna í hlutanum Flytja tilvísunarvettvanginn yfir á SoC-borðið þitt til að innihalda leiðbeiningar um að flytja og breyta c5soc borðskiptingunni til að búa til tímahreinsaða skipting fyrir tryggt tímalokunarflæði. •Settu inn efnisatriðið Uppfærsla á portað tilvísunarvettvang til að útlista verklagsreglur fyrir eftirfarandi verkefni: 1.Að undanskildum harða örgjörvakerfisblokkinni (HPS) í borðskiptingunni 2.Að uppfæra SD glampi kortið mynd • Uppfærði hlutann Building an SD Flash Card Image. Mælt er með því að nota útgáfu 14.0 af Golden System Reference Design (GSRD) myndinni sem upphafspunkt í stað myndarinnar sem er tiltæk með SoC Embedded Design Suite (EDS). • Uppfærði hlutann Endursamsetning Linux kjarna og OpenCL Linux kjarna rekla: 1.Bætti við leiðbeiningum um að stilla CROSS COMPILE breytuna. 2.Breytti skipuninni sem þú keyrir til að staðfesta að CMA sé virkjað með góðum árangri.
júlí-14	14.0.0	•Upphafleg útgáfa.