Intel FPGA SDK le haghaidh Treoir Úsáideora OpenCL

FPGA SDK do OpenCL
Treoir Úsáideora

UG-OCL009
2017.05.08
Nuashonrú is déanaí le haghaidh Intel® Quartus® Prime Design Suite: 17.0

Liostáil
Seol Aiseolas

Clár ábhair ceilt

1 Intel® FPGA SDK le haghaidh OpenCL™ Intel® Cyclone®V SoC Development Kit Guide Porting Platform

2 Doiciméid / Acmhainní

2.1 Tagairtí

3 Poist Gaolmhara

Intel® FPGA SDK le haghaidh OpenCL™ Intel® Cyclone®V SoC Development Kit Guide Porting Platform

Déanann Treoir Portála Ardán Tagartha Kit Forbartha V SoC cur síos ar dhearadh crua-earraí agus bogearraí an Ardán Tagartha Kit Forbartha Intel Cyclone V SoC (c5soc) le húsáid leis an Kit Forbartha Bogearraí Intel (SDK) le haghaidh OpenCL An Intel ® FPGA SDK do OpenCL ™ Intel Cyclone ® . Sula dtosaíonn tú, molann Intel go láidir duit eolas a chur ar a bhfuil sna doiciméid seo a leanas:

Intel FPGA SDK do OpenCLIntel Cyclone V SoC Treoir Tosaigh

Intel FPGA SDK do OpenCL Saincheaptha Ardán Toolkit Treoir Úsáideora
Lámhleabhar Feiste Cyclone V, Imleabhar 3: Lámhleabhar Tagartha Teicniúil an Chórais Próiseálaí Crua Ina theannta sin, féach ar an Kit Forbartha Cyclone V SoC agus leathanach Suite Dearadh Leabaithe SoC den Altera websuíomh le haghaidh tuilleadh eolais. 1 2

Aird: Glacann Intel leis go bhfuil tuiscint dhomhain agat ar an Treoir Úsáideora Uirlisí Úsáideora Intel FPGA SDK do OpenCL Custom Platform Toolkit. Ní dhéanann an Treoir um Iompórtáil Ardán Tagartha Kit Forbartha Cyclone V SoC cur síos ar úsáid Fhoireann Uirlisí Ardán Saincheaptha an SDK chun Ardán Saincheaptha a chur i bhfeidhm don Kit Forbartha SoC Cyclone V. Ní dhéanann sé ach cur síos ar na difríochtaí idir an tacaíocht SDK ar an Kit Forbartha Cyclone V SoC agus cineálach Intel FPGA SDK do OpenCL Custom Platform.

Naisc Ghaolmhara

Intel FPGA SDK do OpenCL Cyclone V SoC Treoir Tosaigh
Intel FPGA SDK do OpenCL Saincheaptha Ardán Toolkit Treoir Úsáideora

Lámhleabhar Feiste Cyclone V, Imleabhar 3: Lámhleabhar Tagartha Teicniúil an Chórais Próiseálaí Crua
Kit Forbartha SoC Cyclone V agus leathanach Suite Deartha Leabaithe SoC ar an Altera websuíomh

Is trádmharcanna de chuid Apple Inc. iad OpenCL agus lógó OpenCL a úsáidtear le cead an Khronos Group™.
Tá an Intel FPGA SDK do OpenCL bunaithe ar Shonraíocht Khronos foilsithe, agus tá Próiseas Tástála Comhréireachta Khronos pas faighte aige. Is féidir an stádas comhlíonta reatha a fháil ag www.khronos.org/conformance.

Intel Corporation. Gach ceart ar cosaint. Is trádmharcanna de chuid Intel Corporation nó a fhochuideachtaí sna SA agus/nó i dtíortha eile iad Intel, lógó Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus agus Stratix focail agus lógónna. Barántaíonn Intel feidhmíocht a tháirgí FPGA agus leathsheoltóra de réir sonraíochtaí reatha de réir bharántas caighdeánach Intel, ach coimeádann sé an ceart chun athruithe a dhéanamh ar aon táirgí agus seirbhísí ag am ar bith gan fógra. Ní ghlacann Intel aon fhreagracht nó dliteanas a eascraíonn as cur i bhfeidhm nó úsáid aon fhaisnéise, táirge nó seirbhíse a thuairiscítear anseo ach amháin mar a chomhaontaítear go sainráite i scríbhinn ag Intel. Moltar do chustaiméirí Intel an leagan is déanaí de shonraíochtaí feiste a fháil sula dtéann siad ag brath ar aon fhaisnéis foilsithe agus sula ndéanann siad orduithe le haghaidh táirgí nó seirbhísí.
*Féadtar ainmneacha agus brandaí eile a éileamh mar shealúchas daoine eile.

1.1.1 Athróga Boird Ardán Tagartha an Fhorais Forbartha Cyclone V SoC
Áirítear leis an Intel FPGA SDK le haghaidh Ardán Tagartha Kit Forbartha SoC Cyclone V OpenCL dhá leagan boird.

bord c5soc
Soláthraíonn an bord réamhshocraithe seo rochtain ar dhá bhanc cuimhne DDR. Tá an HPS DDR inrochtana ag an FPGA agus an LAP araon. Níl rochtain ar an FPGA DDR ach ag an FPGA.
bord c5soc_sharedonly
Níl sa leagan cláir seo ach nascacht HPS DDR. Níl an FPGA DDR inrochtana. Tá an leagan boird seo níos éifeachtúla ó thaobh achair de toisc go bhfuil níos lú crua-earraí riachtanach chun tacú le banc cuimhne DDR amháin. Is ardán fréamhshamhail maith é an bord c5soc_sharedonly freisin le haghaidh bord táirgeachta deiridh le banc cuimhne DDR amháin.
Chun díriú ar an leagan cláir seo agus d'eithne OpenCL á thiomsú agat, cuir an rogha -board c5soc_sharedonly san áireamh i d'ordú aoc.
Chun tuilleadh eolais a fháil ar an gclár rogha an ordaithe aoc, féach ar an Intel FPGA SDK le haghaidh Treoir Ríomhchlárúcháin OpenCL.

Naisc Ghaolmhara
Eithne a thiomsú do Bhord Sonrach FPGA (–bord )
1.1.2 Ábhar an Ardán Tagartha Trealamh Forbartha SoC Cyclone V
Tá an méid seo a leanas san Ardán Tagartha Kit Forbartha Cyclone V SoC files agus eolairí:

File nó Eolaire	Cur síos
bord_env.xml	Teanga Mharcála Leathnaithe (XML) file a chuireann síos ar c5soc chuig an Intel FPGA SDK do OpenCL.
linux_sd_card_image.tgz	Íomhá chárta splanc SD comhbhrúite file ina bhfuil gach rud a theastaíonn ó úsáideoir SDK chun an Kit Forbartha SoC Cyclone V a úsáid leis an SDK.
lámh32	Eolaire ina bhfuil na nithe seo a leanas:

1.1.3 Gnéithe Ábhartha den Kit Forbartha SoC Cyclone V

Leagann an liosta seo a leanas béim ar na comhpháirteanna agus na gnéithe Cyclone V SoC Development Kit a bhaineann leis an Intel FPGA SDK do OpenCL:

LAP ARM Cortex-A9 dé-lárnach ag rith 32-giotán Linux.

Bus Ard-Chomhéadain Leathnaithe (AXI) idir an HPS agus croífhabraic FPGA.
Dhá rialtóir cuimhne DDR cruaite, gach ceann ag nascadh le SDRAM 1 gigabyte (GB) DDR3.
— Tá rialaitheoir DDR amháin inrochtana do chroílár FPGA amháin (is é sin, FPGA DDR).
— Tá an rialtóir DDR eile inrochtana don SCS agus don FPGA (is é sin, HPS DDR). Ceadaíonn an rialtóir comhroinnte seo roinnt cuimhne saor in aisce idir an LAP agus croí FPGA.

Is féidir leis an LAP croífhabraic FPGA a athchumrú.

1.1.3.1 Feiste Forbartha SoC Cyclone V Spriocanna Dearaidh agus Cinntí Ardáin Dearaidh Bhunaigh Intel cur i bhfeidhm an Ardán Tagartha Kit Forbartha Cyclone V SoC ar roinnt spriocanna dearaidh agus cinntí. Molann Intel duit na spriocanna agus na cinntí seo a mheas nuair a chuireann tú an tArdán Tagartha seo chuig do bhord SoC FPGA.
Seo thíos na spriocanna dearaidh c5soc:

Cuir an bandaleithead is airde agus is féidir ar fáil idir na heithne ar an FPGA agus ar an gcóras(í) cuimhne DDR.
Cinntigh nach gcuirfidh ríomhanna ar an FPGA (is é sin, eithne OpenCL) isteach ar thascanna LAP eile a d'fhéadfadh seirbhísiú forimeallach a áireamh.

Fág an oiread acmhainní FPGA agus is féidir le haghaidh ríomhanna eithne in ionad comhpháirteanna comhéadan.

Seo thíos na cinntí dearaidh ardleibhéil atá mar iarmhairtí díreacha ar spriocanna dearaidh Intel:

Ní úsáideann an tArdán Tagartha ach rialaitheoirí cuimhne crua DDR leis an gcumraíocht is leithne (256 giotán).
Déanann an FPGA cumarsáid dhíreach le rialtóir cuimhne HPS DDR, gan baint leis an mbus AXI agus an lasc L3 taobh istigh den SCS. Soláthraíonn an chumarsáid dhíreach an bandaleithead is fearr is féidir do DDR, agus coimeádann ríomhanna FPGA ó chur isteach ar chumarsáid idir an LAP agus a imeall.
Níl rochtain dhíreach cuimhne scaipthe (SG-DMA) mar chuid de loighic comhéadan FPGA. In ionad méideanna móra sonraí a aistriú idir córais chuimhne DDR, stóráil na sonraí sa HPS DDR roinnte. Tá rochtain dhíreach ag an FPGA ar chuimhne LAP níos éifeachtaí ná DMA. Sábhálann sé acmhainní crua-earraí (is é sin, limistéar FPGA) agus simplíonn sé an tiománaí eithne Linux.
Rabhadh: Tá an t-aistriú cuimhne idir an córas roinnte HPS DDR agus an córas DDR nach bhfuil inrochtana ach ag an FPGA an-mhall. Má roghnaíonn tú
cuimhne a aistriú ar an mbealach seo, é a úsáid le haghaidh méideanna an-bheag sonraí amháin.
Déanann an t-óstach agus an gléas aistrithe sonraí neamh-DMA idir a chéile tríd an droichead HPS-go-FPGA (H2F), ag baint úsáide as calafort amháin 32-giotán. Is é an chúis atá leis sin, gan DMA, nach féidir leis an eithne Linux ach iarratas amháin léite nó scríofa 32-giotán a eisiúint, mar sin ní gá nasc níos leithne a bheith ann.
Seolann an t-óstach comharthaí rialaithe chuig an bhfeiste trí dhroichead éadrom H2F (LH2F).
Toisc gur comharthaí íseal-bandaleithead iad na comharthaí rialaithe ón ósta go dtí an gléas, tá droichead LH2F oiriúnach don tasc.

1.2 An tArdán Tagartha a aistriú chuig do Bhord SoC FPGA
Chun an tArdán Tagartha Kit Forbartha SoC Cyclone V a phortáil chuig do bhord SoC FPGA, déan na tascanna seo a leanas:

Roghnaigh an chuimhne DDR amháin nó leagan an dá chuimhní DDR den Ardán Tagartha c5soc mar phointe tosaigh do dhearaidh.
Nuashonraigh na láithreacha bioráin san ALTERAOCLSDKROOT/board/c5soc/ /barr.qsf file, áit a bhfuil ALTERAOCLSDKROOT an cosán chuig suíomh an Intel FPGA SDK do shuiteáil OpenCL, agus is ainm eolaire an leagan cláir. Tá an t-eolaire c5soc_sharedonly don leagan cláir le córas cuimhne DDR amháin. Tá an t-eolaire c5soc ann don leagan cláir le dhá chóras cuimhne DDR.
Nuashonraigh na socruithe DDR do na bloic HPS agus/nó FPGA SDRAM sa ALTERAOCLSDKROOT/board/c5soc/ /córas.qsys file.
4. Ní mór do gach dearadh boird roghnaithe Intel FPGA SDK do OpenCL dúnadh uainiúcháin ráthaithe a bhaint amach. Mar sin, ní mór uainiú glan a bheith i socrúchán an dearaidh. Chun críochdheighilt an bhoird c5soc (acl_iface_partition.qxp) a phortáil chuig do bhord SoC FPGA, déan na tascanna seo a leanas:
Le treoracha mionsonraithe a fháil maidir le deighilt an bhoird a mhodhnú agus a chaomhnú, féach ar an gCeathrú
Príomh-Thiomsú Incriminteach don Chaibidil um Dhearadh Ordlathach agus Foireann-Bhunaithe den Lámhleabhar Quartus Prime Standard Edition.
a. Bain an acl_iface_partition.qxp ón eolaire ALTERAOCLSDKROOT/board/c5soc/c5soc.
b. Cumasaigh réigiún acl_iface_region LogicLock™ tríd an ordú Tcl a athrú set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region go set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
c. Tiomsaigh eithne OpenCL do do bhord.
d. Más gá, coigeartaigh méid agus suíomh an réigiúin LogicLock.
e. Nuair atá tú sásta go bhfuil socrúchán do dhearaidh glan ar an am, easpórtáil an deighilt sin mar an Deighilt Onnmhairithe Quartus Acl_iface_partition.qxp File.
Mar a thuairiscítear sa chuid Sreabhadh Uainithe Ráthaithe a Bhunú de Threoir Úsáideora AIntel FPGA SDK do OpenCL Custom Platform Toolkit, tríd an .qxp seo a allmhairiú file isteach sa dearadh barrleibhéil, comhlíonann tú an ceanglas maidir le dearadh boird a sholáthar le sreabhadh dúnta uainiúcháin ráthaithe.
Le haghaidh fachtóirí a d’fhéadfadh tionchar a bheith acu ar cháilíocht na dtorthaí (QoR) de do dheighilt easpórtáilte, féach ar an gCáilíocht Ghinearálta um Cháilíocht na dTorthaí don rannán um Dheighilt an Bhoird Onnmhairithe sa Treoir Úsáideora Intel FPGA SDK do OpenCL Custom Platform Toolkit.
f. Díchumasaigh an réigiún LogicLock acl_iface_region tríd an ordú i gCéim 2 a chur ar ais go set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
Má úsáideann do bhord SoC FPGA bioráin agus forimeallaigh éagsúla den bhloc SPS, athghin an réamhlódóir agus foinse crann an fheiste (DTS) file. Má athraíonn tú socruithe rialtóir cuimhne HPS DDR, athghin an réamhlódóir.
Cruthaigh íomhá cárta flash SD.
Cruthaigh do Ardán Chustaim, lena n-áirítear an íomhá chárta SD.
Smaoinigh ar leagan timpeallachta rite de d’Ardán Saincheaptha a chruthú le húsáid le Timpeallacht Am Reatha Intel FPGA (RTE) le haghaidh OpenCL. Ní áirítear eolairí crua-earraí agus íomhá an chárta SD sa leagan RTE de do Ardán Saincheaptha. Lódálann an tArdán Saincheaptha seo isteach ar chóras SoC FPGA chun gur féidir feidhmchláir óstaigh a rith. I gcodarsnacht leis sin, tá an leagan SDK den Ardán Chustaim riachtanach don SDK chun kernels OpenCL a thiomsú.
Leid: Is féidir leat an leagan SDK de d’Ardán Saincheaptha a úsáid don RTE. Sabháil
spás, bain an íomhá chárta SD as an leagan RTE de do Ardán Saincheaptha.
Tástáil do Ardán Saincheaptha.
Déan tagairt don rannóg um Thástáil ar Dhearadh Crua-earraí den Treoir Úsáideora Uirlisí Úsáideora Intel FPGA SDK do OpenCL Custom Platform Toolkit le haghaidh tuilleadh eolais.

Naisc Ghaolmhara

Dearadh Crua-earraí a Thástáil
Tiomsú Incriminteach Quartus Prime le haghaidh Dearadh Ordlathach agus Foireann-Bhunaithe

Sreabhadh Uainithe Ráthaithe a bhunú
Breithnithe ar Cháilíocht Ghinearálta na dTorthaí le haghaidh Deighiltí an Bhoird Onnmhairithe

1.2.1 Ardán Tagartha Portáilte a Nuashonrú
Sa leagan reatha den Ardán Tagartha Kit Forbartha Cyclone V SoC, tá an bloc HPS taobh istigh den deighilt a shainíonn gach loighic nonkernel. Ní féidir leat an HPS a easpórtáil mar chuid den .qxp file. Chun Ardán Saincheaptha atá ann cheana a d'athraigh tú ó leagan roimhe seo de c5soc a nuashonrú, cuir an sreabhadh caomhnaithe QXP i bhfeidhm, nuashonraigh íomhá an chárta flash SD chun an timpeallacht ama rite is déanaí a fháil, agus nuashonraigh an bord_spec.xml file uathimirce a chumasú.
An Altera® SDK do OpenCL leagan 14.1 agus níos faide anonn taiscéalaithe an bord_spec.xml file le haghaidh faisnéise boird, agus cuireann sé nuashonruithe uathoibríoch i bhfeidhm. Toisc go ndéanann tú modhnú ar an
dearadh trí shreabhadh caomhnaithe QXP a chur i bhfeidhm, ní mór duit an board_spec.xml a nuashonrú file a bhformáid sa leagan reatha. Ag nuashonrú an file ligeann sé don SDK idirdhealú a dhéanamh idir Ardáin Chustaim neamhchaomhnaithe agus na hArdáin Chustaim atá bunaithe ar QXP faoi láthair. Déan tagairt do Automigration Ardán Chustaim le haghaidh Comhoiriúnacht Ar Aghaidh sa Intel FPGA SDK do OpenCL Custom Platform Toolkit User Guide le haghaidh tuilleadh eolais.

Chun an sreabhadh caomhnaithe QXP a chur i bhfeidhm i ndearadh crua-earraí Cyclone V SoC FPGA atá aistrithe ó leagan roimhe seo de c5soc, déan na céimeanna seo a leanas chun foroinnt a chruthú chun an HPS a eisiamh ón .qxp file:
a. Sula gcruthaítear críochdheighilt thart ar an loighic neamheithne, cruthaigh críochdheighilt timpeall an SCS sna Socruithe Príomh-Qsf Quartus File.
Le haghaidh example:
# Deighilt de láimh an ásc a mhúnlaíonn an set_instance_instance_assignment I/O atá tiomnaithe ag HPS -name PARTITION_HIERARCHY borde_18261 -go “córas:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:hps_0|system_acl_iface_hps_0_hps_hps_0| system_acl_iface_hps_0_hps_io_border: teorann” -section_id “system_acl_iface_hps_XNUMX_hps_io_border: border”
# Socraigh deighilt le bheith ina chineál HPS_PARTITION le próiseáil i gceart ag an gcuid eile de Quartus
set_global_assignment -name PARTITION_TYPE HPS_PARTITION -section_id “system_acl_iface_hps_0_hps_io_border: border”
quartus_cdb barr -c barr
–incremental_compilation_export=acl_iface_partition.qxp
–incriminteach_compilation_export_partition_name=acl_iface_partition
–incriminteach_compilation_export_post_synth=ar aghaidh
–incriminteach_compilation_export_post_fit=ar
–incriminteach_compilation_export_routing=ar
–incriminteach_compilation_export_flatten= as
Tar éis duit an SCS a eisiamh ón deighilt, féadfaidh tú an .qxp file agus do dhearadh a thiomsú.
Nuashonraigh íomhá an chárta flash SD leis an leagan reatha den Intel FPGA RTE do OpenCL trí na tascanna seo a leanas a dhéanamh:
a. Sliabh an file tábla leithdháilte (saill32) agus fadaithe file deighiltí córais (ext3) san íomhá atá ann mar fheistí lúb-ais. Le haghaidh treoracha mionsonraithe, féach ar Chéim 2 i Tógáil Íomhá Cárta Flash SD.
b. Sa eolaire /home/root/opencl_arm32_rte, bain an files ón leagan roimhe seo de RTE.
c. Íoslódáil agus díphacáil an leagan reatha den RTE san eolaire /home/root/opencl_arm32_rte.
d. Sa /tiománaí/leagan.h file de d'Ardán Saincheaptha, nuashonraigh an tasc ACL_DRIVER_VERSION chuig . (le haghaidh seanample, 16.1.x, áit a bhfuil 16.1 an leagan SDK, agus x an leagan tiománaí a shocraigh tú).
e. Atógáil an tiománaí.
f. Scrios an fillteán crua-earraí de d'Ardán Saincheaptha. Cóipeáil an tArdán Saincheaptha, mar aon leis an tiománaí nuashonraithe, chuig an eolaire / home/root/opencl_arm_rte/board.
g. Cóipeáil an Altera.icd file ón eolaire / home/root/opencl_arm32_rte agus cuir leis an eolaire /etc/OpenCL/vendors é.
h. Dífheistigh agus tástáil an íomhá nua. Le haghaidh treoracha mionsonraithe, féach ar Chéimeanna 8 go 11 i Tógáil Íomhá Cárta Flash SD.

Naisc Ghaolmhara

Íomhá Cárta Flash SD á cruthú ar leathanach 14
Tá an rogha agat freisin íomhá cárta flash SD nua a chruthú.
Uathimirce Ardán Saincheaptha le haghaidh Comhoiriúnacht Ar Aghaidh

1.3 Tacaíocht Bogearraí le haghaidh Cuimhne Roinnte
Is í cuimhne fhisiciúil roinnte idir FPGA agus LAP an chuimhne is fearr le haghaidh eithne OpenCL a ritheann ar SoC FPGAs. Toisc go bhfaigheann an FPGA rochtain ar chuimhne fhisiciúil chomhroinnte, seachas ar chuimhne fhíorúil roinnte, níl rochtain aige ar tháblaí leathanaigh an LAP a mhapálann seoltaí fíorúla úsáideoirí chuig seoltaí leathanach fisiceacha.
Maidir leis na crua-earraí, faigheann eithne OpenCL rochtain ar chuimhne fhisiciúil roinnte trí nasc díreach a dhéanamh le rialtóir cuimhne crua HPS DDR. Maidir leis na bogearraí, tá na gnéithe seo a leanas i gceist le tacaíocht do chuimhne fhisiciúil roinnte:

Feidhmithe tipiciúil bogearraí chun cuimhne a leithdháileadh ar an LAP (le haghaidh example, ní féidir leis an bhfeidhm malloc()) réigiún cuimhne a leithdháileadh a fhéadfaidh an FPGA a úsáid.
Tá an chuimhne a leithdháileann an fheidhm malloc() tadhlach sa spás seolta cuimhne fíorúil, ach ní dócha go mbeidh aon leathanaigh fhisiceacha bunúsacha tadhlach go fisiciúil. Mar sin, caithfidh an t-óstach a bheith in ann réigiúin chuimhne atá tadhlach go fisiciúil a leithdháileadh. Mar sin féin, níl an cumas seo ann in feidhmchláir spáis úsáideora ar Linux. Dá bhrí sin, ní mór don tiománaí eithne Linux an leithdháileadh a chomhlíonadh.
Áiríonn tiománaí eithne OpenCL SoC FPGA Linux an fheidhm mmap() chun cuimhne fhisiciúil roinnte a leithdháileadh agus é a mhapáil isteach sa spás úsáideora. Úsáideann an fheidhm mmap() an glao caighdeánach eithne Linux dma_alloc_coherent() chun réigiúin cuimhne atá tadhlach go fisiciúil a iarraidh le comhroinnt le gléas.
San eithne Linux réamhshocraithe, ní leithdháileann dma_alloc_coherent() cuimhne atá tadhlach go fisiciúil níos mó ná 0.5 meigibheart (MB) i méid. Chun ligean dma_alloc_coherent() méideanna móra de chuimhne atá tadhlach go fisiciúil a leithdháileadh, cumasaigh an ghné leithdháilte cuimhne tadhlach (CMA) den eithne Linux agus ansin athchruinnigh an eithne Linux.
Maidir le hArdán Tagartha Kit Forbartha Cyclone V SoC, bainistíonn CMA 512 MB as 1 GB de chuimhne fhisiciúil. Féadfaidh tú an luach seo a mhéadú nó a laghdú, ag brath ar an méid cuimhne roinnte a theastaíonn ón bhfeidhmchlár. Seans nach mbeadh an glao dma_alloc_coherent() in ann an 512 MB iomlán de chuimhne atá tadhlach go fisiciúil a leithdháileadh; áfach, is féidir leis thart ar 450 MB de chuimhne a fháil go rialta.

Is féidir leis an LAP an chuimhne a leithdháileann an glao dma_alloc_coherent() a thaisceadh. Go háirithe, níl oibríochtaí scríofa ón bhfeidhmchlár óstach le feiceáil ar na heithne OpenCL. Tá glaonna ar an bhfeidhm pgprot_noncached() nó remap_pf_range() sa fheidhm mmap() sa tiománaí eithne OpenCL SoC SoC FPGA Linux freisin chun taisceadh don réigiún cuimhne seo a dhíchumasú go sainráite.
Tar éis don fheidhm dma_alloc_coherent() an chuimhne atá tadhlach go fisiciúil a leithdháileadh, tugann an fheidhm mmap() an seoladh fíorúil ar ais go dtí tús an raoin, is é sin réise seoladh na cuimhne a leithdháileann tú. Teastaíonn an seoladh fíorúil seo ón bhfeidhmchlár ósta chun an chuimhne a rochtain. Ar an láimh eile, éilíonn na heithne OpenCL seoltaí fisiceacha. Coinníonn an tiománaí eithne Linux súil ar an léarscáiliú seoltaí fíorúil-go-fisiciúil. Is féidir leat na seoltaí fisiceacha a fhilleann mmap() a mhapáil go seoltaí fisiceacha iarbhír trí cheist a chur leis an tiománaí.
Ionchorpraíonn an glao aocl_mmd_shared_mem_alloc() comhéadan feidhmchláir MMD (API) na ceisteanna seo a leanas:
a. An fheidhm mmap() a leithdháileann cuimhne agus a thugann an seoladh fíorúil ar ais.
b. An cheist bhreise a mhapálann an seoladh fíorúil ar ais chuig an seoladh fisiceach.
Filleann an glao MMD API aocl_mmd_shared_mem_alloc() dhá sheoladh ar ais ansin
—is é an seoladh ar ais iarbhír an seoladh fíorúil, agus téann an seoladh fisiciúil chuig device_ptr_out.
Nóta: Ní féidir leis an tiománaí ach na seoltaí fíorúla a fhilleann an fheidhm mmap() a mhapáil go seoltaí fisiceacha. Má iarrann tú seoladh fisiceach aon phointeora fíorúil eile, filleann an tiománaí luach NULLComment.

Rabhadh: Glacann an Intel FPGA SDK do leabharlanna ama rite OpenCL leis gurb é an chuimhne roinnte an chéad chuimhne atá liostaithe sa board_spec.xml file. I bhfocail eile, is é an seoladh fisiceach a fhaigheann an tiománaí eithne Linux ná an seoladh Avalon® a théann an eithne OpenCL chuig an HPS SDRAM.
Maidir leis an leabharlann ama rite, úsáid an glao clCreateBuffer() chun an chuimhne roinnte a leithdháileadh mar mhaolán gléis ar an modh seo a leanas:

Maidir leis an leagan boird dhá-DDR le cuimhne roinnte agus neamhroinnte, leithdháileann clCreateBuffer() cuimhne roinnte má shonraíonn tú an bhratach CL_MEM_USE_HOST_PTR. Má úsáidtear bratacha eile is cúis le clCreateBuffer() maolán a leithdháileadh sa chuimhne neamhroinnte.
Maidir leis an malairt boird aon-DDR gan ach cuimhne roinnte, leithdháileann clCreateBuffer() cuimhne roinnte is cuma cén bhratach a shonróidh tú.
Faoi láthair, rialaíonn tacaíocht 32-giotán Linux ar ARM CPU méid na tacaíochta cuimhne roinnte i leabharlanna am rite SDK. I bhfocail eile, chuir leabharlanna ama rite le chéile chuig timpeallachtaí eile (le haghaidh seanample, x86_64 Linux nó 64-giotán Windows) ní thacaíonn cuimhne roinnte.
Níor chuir C5soc cuimhne ilchineálach i bhfeidhm chun idirdhealú a dhéanamh idir cuimhne roinnte agus cuimhne neamhroinnte ar na cúiseanna seo a leanas:
1. Stair - Ní raibh tacaíocht chuimhne ilchineálach ar fáil nuair a cruthaíodh tacaíocht cuimhne roinnte ar dtús.
2. Comhéadan aonfhoirmeach - Toisc gur caighdeán oscailte é OpenCL, coinníonn Intel comhsheasmhacht idir díoltóirí ardán ríomhaireachta ilchineálach. Dá bhrí sin, úsáidtear an comhéadan céanna le hailtireachtaí díoltóirí boird eile chun cuimhne roinnte a leithdháileadh agus a úsáid.

1.4 Athchumrú FPGA
Maidir le SoC FPGAanna, is féidir leis an LAP croífhabraic FPGA a athchumrú gan cur isteach ar oibriú an LAP. Déanann bloc crua-earraí Bainisteoir FPGA a théann trasna an HPS agus an croí-FPGA an t-athchumrú. Áirítear ar an eithne Linux tiománaí a chuireann ar chumas rochtain éasca ar an Bainisteoir FPGA.

Chuig view stádas chroílár FPGA, agairt an t-ordú stádais cat / sys/class/fpga/fpga0/.
Úsáideann fóntais cláir Intel FPGA SDK do OpenCL atá ar fáil le hArdán Tagartha Kit Forbartha Cyclone V SoC an comhéadan seo chun an FPGA a ríomhchlárú. Agus croí FPGA á athchlárú le LAP reatha, comhlíonann áirgiúlacht an chláir na tascanna seo a leanas go léir:
1. Roimh an athchlárú, díchumasaigh gach droichead cumarsáide idir an FPGA agus an HPS, an dá dhroichid H2F agus LH2F.
Déan na droichid seo a athchumasú tar éis don athchlárú a bheith críochnaithe.
Aire: Ní úsáideann an córas OpenCL an droichead FPGA-go-HPS (F2H). Déan tagairt don rannán Comhéadain HPS-FPGA sa Lámhleabhar Feiste Cyclone V, Imleabhar 3: Lámhleabhar Tagartha Teicniúil an Chórais Próiseálaí Crua le haghaidh tuilleadh faisnéise.
2. Cinntigh go bhfuil an nasc idir an FPGA agus an rialtóir HPS DDR díchumasaithe le linn athchláraithe.
3. Cinntigh go bhfuil an t-idirbhriseadh FPGA ar an FPGA díchumasaithe le linn athchláraithe.
Chomh maith leis sin, cuir in iúl don tiománaí aon bhriseadh ón FPGA a dhiúltú le linn athchlárú.

Téigh i gcomhairle le cód foinse fóntais an chláir le haghaidh sonraí maidir leis an gcur chun feidhme iarbhír.

Rabhadh: Ná athraigh cumraíocht an rialtóra HPS DDR nuair a bhíonn an LAP ag rith.
D’fhéadfadh go mbeadh earráid mharfach sa chóras dá ndéanfaí amhlaidh toisc go bhféadfadh tú cumraíocht an rialtóra DDR a athrú nuair a bhíonn idirbhearta cuimhne gan íoc ón LAP. Ciallaíonn sé seo, nuair a bhíonn an LAP ag rith, ní fhéadfaidh tú croí FPGA a athchlárú le híomhá a úsáideann HPS DDR i gcumraíocht dhifriúil.
Cuimhnigh go leagann an córas OpenCL, agus an dearadh tagartha Crua-earraí Órga atá ar fáil le Suite Deartha Leabaithe Intel SoC FPGA (EDS), an HPS DDR isteach i mód amháin 256-giotán.
D’fhéadfadh go n-eiseodh codanna córais LAP mar an réamhaisnéiseoir brainse nó an réamhtheachtaí tábla leathanaigh orduithe DDR fiú nuair is cosúil nach bhfuil aon rud ag rith ar an LAP.
Mar sin, is é an t-am tosaithe an t-aon am sábháilte chun cumraíocht rialtóir HPS DDR a shocrú.
Tugann sé seo le tuiscint freisin go gcaithfidh dénártha amh a bheith ag U-boot file (.rbf) íomhá le lódáil isteach sa chuimhne. Seachas sin, d'fhéadfá a bheith ag cumasú an HPS DDR le calafoirt neamhúsáidte ar an FPGA agus ansin d'fhéadfadh go n-athróidh tú cumraíochtaí an chalafoirt ina dhiaidh sin. Ar an gcúis seo, ní chuimsíonn tiománaí eithne OpenCL Linux an loighic atá riachtanach chun cumraíocht rialtóir HPS DDR a shocrú a thuilleadh.
Déanann an dé-phacáiste in-líne SW3 (DIP) lasca ar an Cylone V SoC Development Kit rialú ar an bhfoirm ionchais den íomhá .rbf (is é sin, cibé an file atá comhbhrúite agus/nó criptithe). Cuimsíonn C5soc, agus an Dearadh Tagartha Crua-earraí Órga atá ar fáil leis an SoC EDS, íomhánna .rbf comhbhrúite ach neamhchriptithe. Meaitseálann na socruithe lasc SW3 DIP a thuairiscítear sa Intel FPGA SDK do OpenCL Cyclone V SoC Getting Started an chumraíocht íomhá .rbf seo.

Naisc Ghaolmhara

Comhéadain HPS-FPGA
Na Lasca SW3 á chumrú

1.4.1 Sonraí Ailtireachta Córais FPGA
Tá tacaíocht don Ardán Tagartha Kit Forbartha Cyclone V SoC bunaithe ar an Ardán Tagartha Stratix® V (s5_ref), atá ar fáil leis an Intel FPGA SDK do OpenCL.
Tá eagraíocht fhoriomlán an chórais c5soc Qsys agus an tiománaí eithne an-chosúil leo siúd i s5_ref.
Tá na croí-chomhpháirteanna FPGA seo a leanas mar an gcéanna i c5soc agus s5_ref:

VERSION_ID bloc
Meicníocht scíthe

Roinnteoir bainc cuimhne
Comhéadan snoop taisce
Clog eithne

Rialú bloic rochtana ar an gclár (CRA).

1.5 Íomhá Cárta Flash SD a Thógáil
Toisc gur córas iomlán é an Cyclone V SoC FPGA ar sliseanna, tá tú freagrach as sainmhíniú iomlán an chórais a sheachadadh. Molann Intel duit é a sheachadadh i bhfoirm íomhá cárta flash SD. Is féidir le húsáideoir Intel FPGA SDK d'OpenCL an íomhá a scríobh go simplí chuig an gcárta flash micrea SD agus tá bord SoC FPGA réidh le húsáid.
Íomhá Chárta SD atá ann cheana a mhodhnú ar leathanach 13
Molann Intel duit an íomhá atá ar fáil a mhodhnú leis an Ardán Tagartha Kit Forbartha Cyclone V SoC. Tá an rogha agat freisin íomhá cárta flash SD nua a chruthú.
Íomhá Cárta Flash SD á cruthú ar leathanach 14
Tá an rogha agat freisin íomhá cárta flash SD nua a chruthú.

1.5.1 Íomhá Chárta Flash SD Láithreach a mhodhnú
Molann Intel duit an íomhá atá ar fáil a mhodhnú leis an Cyclone V SoC
Ardán Tagartha Trealamh Forbartha. Tá an rogha agat freisin íomhá cárta flash SD nua a chruthú.
An íomhá c5soc linux_sd_card_image.tgz file ar fáil san eolaire ALTERAOCLSDKROOT/board/c5soc, áit a díríonn ALTERAOCLSDKROOT ar chonair an Intel FPGA SDK le haghaidh eolaire suiteála OpenCL.

Aird: Chun íomhá an chárta flash SD a mhodhnú, ní mór duit pribhléidí fréimhe nó sudo a bheith agat.

Chun an $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz a dhí-chomhbhrú file, reáchtáil an t-ordú tar xvfzlinux_sd_card_image.tgz.
Tiomsaigh an hello_world OpenCL example dearadh ag baint úsáide as do thacaíocht Ardán Chustaim. Athainmnigh an .rbf file go ngineann an Intel FPGA SDK do OpenCL Offline Compiler mar opencl.rbf, agus é a chur ar an deighilt fat32 laistigh den íomhá cárta flash SD.
Is féidir leat an hello_world example dearadh ón OpenCL Design Examples leathanach ar an Altera websuíomh.

Cuir an .rbf file isteach sa dheighilt fat32 ar an íomhá chárta flash.
Aird: Caithfidh an zImage araon a bheith sa dheighilt fat32 file agus an .rbf file. Sin .rbf file, tarlóidh earráid mharfach nuair a chuireann tú isteach an tiománaí.
Tar éis duit íomhá an chárta SD a chruthú, scríobh chuig cárta micrea SD é tríd an ordú seo a leanas a agairt: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
Chun íomhá do chárta SD a thástáil, déan na tascanna seo a leanas:
a. Cuir an cárta flash micrea SD isteach sa bhord SoC FPGA.
b. Cumhacht suas an bord.
c. agairt an t-ordú áirgiúlachta diagnóis aocl.

1.5.2 Íomhá Cárta Flash SD a Chruthú
Tá an rogha agat freisin íomhá cárta flash SD nua a chruthú. Tá treoracha cineálacha maidir le híomhá cárta splanc SD nua a thógáil agus íomhá chárta splanc SD a atógáil ar fáil ar an GSRD v14.0.2 - leathanach Cárta SD den RocketBoards.org websuíomh.
Déanann na céimeanna thíos cur síos ar an nós imeachta chun an íomhá linux_sd_card_image.tgz a chruthú ó íomhá chárta SD Dearadh Tagartha an Chórais Órga (GSRD):
Nóta:
Chun an íomhá a chruthú ón íomhá c5soc, déan gach tasc infheidhme a leagtar amach sa nós imeachta seo.

Íoslódáil agus díphacáil íomhá cárta flash GSRD SD 14.0 ó Rocketboards.org.
Mount an file tábla leithdháilte (saill32) agus fadaithe file deighiltí córais (ext3) san íomhá seo mar ghléasanna lúb-ais. Chun deighilt a shuiteáil, déan na céimeanna seo a leanas:
a. Aimsigh beart tosaigh na críochdheighilte laistigh den íomhá tríd an /sbin/fdisk -lu image_ a agairtfile ordú.
Le haghaidh example, tá blocfhritháireamh ag críochdheighilt uimhir 1 de chineál W95 FAT de 2121728. Le 512 bytes in aghaidh an bhloc, is é an fritháireamh beart ná 512 bytes x 2121728 = 1086324736 bytes.
b. Sainaithin gléas lúb saor in aisce (le haghaidh example, /dev/loop0) tríd an ordú losetup -f a chlóscríobh.
c. Ag glacadh leis gurb é /dev/loop0 an gléas lúb saor in aisce, sann íomhá do chárta spléach chuig an ngléas lúbtha tríd an íomhá losetup /dev/loop0 a agairt_file -0 1086324736 ordú.
d. Suiteáil an gléas lúb tríd an ordú mount / dev/loop0 / media/disk1 a agairt.
Laistigh den íomhá file, /media/disk1 is críochdheighilte fat32 gléasta anois.
e. Déan céimeanna a go d arís don deighilt ext3.

Íoslódáil leagan Cyclone V SoC FPGA de phacáiste Intel FPGA Runtime Environment do OpenCL ón Ionad Íoslódála ar an Altera websuíomh.
a. Cliceáil ar an gcnaipe Íoslódáil in aice le heagrán bogearraí Quartus Prime.
b. Sonraigh an leagan scaoileadh, an córas oibriúcháin, agus an modh íoslódála.
c. Cliceáil ar an táb Bogearraí Breise, agus roghnaigh Intel FPGA a íoslódáil
Timpeallacht Runtime do OpenCL Linux Cyclone V SoC TGZ.
d. Tar éis duit an aocl rte- a íoslódáil. .arm32.tgz file, é a dhíphacáil chuig
eolaire de do chuid.
Cuir an aocl-rte- neamhphacáilte eolaire .arm32 isteach san eolaire /home/root/opencl_arm32_rte ar dheighilt ext3 na híomhá file.
Scrios an fillteán crua-earraí de d'Ardán Saincheaptha, agus ansin cuir an tArdán Saincheaptha isteach i bhfochomhadlann an chláir de /home/root/ opencl_arm32_rte.

Cruthaigh an init_opencl.sh file san eolaire / baile / fréimhe leis an ábhar seo a leanas: easpórtáil ALTERAOCLSDKROOT = / home / root / opencl_arm32_rte onnmhairiú AOCL_BOARD_PACKAGE_ROOT = $ ALTERAOCLSDKROOT / bord / easpórtáil PATH=$ALTERAOCLSDKROOT/bin: $PATH onnmhairiú LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
Ritheann úsáideoir SDK an t-ordú foinse ./init_opencl.sh chun na hathróga timpeallachta agus an tiománaí eithne OpenCL Linux a luchtú.
Más gá duit an réamhlódóir a nuashonrú, an DTS files, nó an eithne Linux, is gá duit an tiomsaitheoir arm-linux-gnueabihf-gcc ón SoC EDS. Lean na treoracha atá leagtha amach sa Treoir Úsáideora Suite Deartha Leabaithe Intel SoC FPGA chun na bogearraí a fháil, iad a ath-thiomsú, agus na cinn ábhartha a nuashonrú files ar an laindéal suite fat32.
Aird: Is dóichí go gcaithfidh tú an réamhlódóir a nuashonrú má tá úsáidí bioráin éagsúla ag do Ardán Saincheaptha ná iad siúd i c5soc.
Cuimhnigh: Má athchruinníonn tú an t-eithne Linux, déan an tiománaí eithne Linux a athchumadh leis an bhfoinse eithne Linux céanna files. Má tá easaontas idir an tiománaí eithne Linux agus an eithne Linux, ní luchtóidh an tiománaí. Chomh maith leis sin, ní mór duit an CMA a chumasú.
Déan tagairt do Recompiling the Linux Eithne le haghaidh tuilleadh eolais.
Tiomsaigh an hello_world OpenCL example dearadh ag baint úsáide as do thacaíocht Ardán Chustaim. Athainmnigh an .rbf file go ngineann an Intel FPGA SDK do OpenCL Offline Compiler mar opencl.rbf, agus é a chur ar an deighilt fat32 laistigh den íomhá cárta flash SD.
Is féidir leat an hello_world example dearadh ón OpenCL Design Examples leathanach ar an Altera websuíomh.
9. Tar éis duit a stóráil go léir is gá files isteach ar íomhá an chárta spléach, agairt na horduithe seo a leanas:
a. sioncronaithe
b. dífheistigh /meáin/diosca1
c. dífheistigh cá an t-ainm eolaire a úsáideann tú chun an deighilt ext3 a shuiteáil in 3 ar leathanach 3 (le haghaidh example, /media/diosca2).
d. losetup -d /dev/loop0
e. losetup -d /dev/lúb1

Comhbhrúigh íomhá an chárta flash SD tríd an ordú seo a leanas a agairt: tar cvfz .tgz linux_sd_card_image
Seachadadh an .tgz file taobh istigh den eolaire fréamhacha de do Ardán Saincheaptha.
Chun íomhá do chárta SD a thástáil, déan na tascanna seo a leanas:
a. Scríobh an íomhá neamh-chomhbhrúite mar thoradh ar chárta micrea SD.
b. Cuir an cárta flash micrea SD isteach sa bhord SoC FPGA.
c. Cumhacht suas an bord.
d. agairt an t-ordú áirgiúlachta diagnóis aocl.

Naisc Ghaolmhara

Treoir Úsáideora Suite Dearadh Leabaithe Intel SoC FPGA
Dearadh OpenCL Examples leathanach ar an Altera websuíomh

Eithne Linux ar leathanach 16 a ath-thiomsú
Chun an CMA a chumasú, ní mór duit an eithne Linux a athchruinniú ar dtús.
Ainm an Ghléis do Bhord FPGA á cheistiú (diagnóisigh)

1.6 Eithne Linux a thiomsú le haghaidh Cyclone V SoC FPGA
Sula ritheann tú iarratais OpenCL ar bhord Cyclone V SoC FPGA, ní mór duit an fhoinse eithne Linux a thiomsú, agus an tiománaí eithne OpenCL Linux a thiomsú agus a shuiteáil.

Eithne Linux ar leathanach 16 a ath-thiomsú
Chun an CMA a chumasú, ní mór duit an eithne Linux a athchruinniú ar dtús.
Tiomsú agus Suiteáil Tiománaí Eithne OpenCL Linux ar leathanach 17 An tiománaí eithne OpenCL Linux a thiomsú i gcoinne na foinse eithne tiomsaithe.

1.6.1 Eithne Linux a ath-thiomsú
Chun an CMA a chumasú, ní mór duit an eithne Linux a athchruinniú ar dtús.

Cliceáil ar an GSRD v14.0 - Ag tiomsú Linux nasc ar leathanach Acmhainní an RocketBoards.org webláithreán gréasáin chun treoracha a rochtain maidir le cód foinse eithne Linux a íoslódáil agus a atógáil.
Le húsáid leis an ™ Intel FPGA SDK do OpenCL, sonraigh socfpga-3.13-rel14.0 mar an .
Nóta: Cruthaíonn an próiseas tógála an áirse/lámh/configs/socfpga_defconfig file. seo file sonraítear na socruithe don chumraíocht réamhshocraithe socfpga.
Cuir na línte seo a leanas le bun an áirse/lámh/configs/socfpga_defconfig file.
CONFIG_MEMORY_ISOLATION=y
CONFIG_CMA=y
CONFIG_DMA_CMA=y
CONFIG_CMA_DEBUG=y
CONFIG_CMA_SIZE_MBYTES=512
CONFIG_CMA_SIZE_SEL_MBYTES=y
CONFIG_CMA_ALIGNMENT=8
CONFIG_CMA_AREAS=7
Socraíonn luach cumraíochta CONFIG_CMA_SIZE_MBYTES an uasteorainn ar líon iomlán na cuimhne atá tadhlach go fisiciúil atá ar fáil. Féadfaidh tú an luach seo a mhéadú má tá tuilleadh cuimhne ag teastáil uait.
Aird: Is é 1 GB an méid iomlán cuimhne fisiceach atá ar fáil don phróiseálaí ARM ar bhord SoC FPGA. Ní mholann Intel duit an bainisteoir CMA a shocrú gar do 1 GB.

Rith an t-ordú make mrproper chun an chumraíocht reatha a ghlanadh.
Rith an t-ordú make ARCH=arm socfpga_deconfig.
Léiríonn ARCH=arm gur mian leat an ailtireacht ARM a chumrú.
léiríonn socfpga_defconfig gur mhaith leat an chumraíocht socfpga réamhshocraithe a úsáid.
Rith an t-ordú easpórtála CROSS_COMPILE=arm-linux-gnueabihf-.
Socraíonn an t-ordú seo an t-athróg timpeallachta CROSS_COMPILE chun réimír an tslabhra uirlisí atá ag teastáil a shonrú.

Rith an t-ordú make ARCH=arm zImage. Tá an íomhá mar thoradh air ar fáil san áirse/lámh/boot/zImage file.
Cuir an zImage file isteach sa dheighilt fat32 ar an íomhá chárta flash. Le haghaidh treoracha mionsonraithe, féach ar Lámhleabhar Úsáideora GSRD Cyclone V SoC FPGA-shonrach ar Rocketboards.org.
Nóta: Chun an tiománaí eithne OpenCL Linux a chur isteach i gceart, luchtaigh SDKgenerated.rbf ar dtús file ar an FPGA.
Chun an .rbf a chruthú file, dearadh SDK a thiomsú example hArdán Tagartha Trealamh Forbartha SoC Cyclone V mar an tArdán Chustaim spriocdhírithe.
9. Cuir an .rbf file isteach sa dheighilt fat32 ar an íomhá chárta flash.
Aird: Caithfidh an zImage araon a bheith sa dheighilt fat32 file agus an .rbf file. Sin .rbf file, tarlóidh earráid mharfach nuair a chuireann tú isteach an tiománaí.

Cuir isteach an cárta micrea SD cláraithe, ina bhfuil an íomhá cárta SD a d'athraigh tú nó a chruthaigh tú níos luaithe, isteach sa Kit Forbartha SoC Cyclone V agus ansin cumhacht suas an bord SoC FPGA.
Fíoraigh an leagan den eithne Linux suiteáilte tríd an ordú uname -r a rith.
Chun a fhíorú go gcumasaíonn tú an CMA go rathúil san eithne, agus an bord SoC FPGA faoi thiomáint suas, rith an t-ordú grep init_cma / proc/kallsyms.
Tá CMA cumasaithe má tá an t-aschur neamhfholamh.

Chun an eithne Linux ath-thiomsaithe a úsáid leis an SDK, tiomsaigh agus suiteáil an tiománaí eithne Linux.

Naisc Ghaolmhara

Dearadh Tagartha an Chórais Órga (GSRD) Lámhleabhair Úsáideora

Íomhá Cárta Flash SD a thógáil ar leathanach 13
Toisc gur córas iomlán é an Cyclone V SoC FPGA ar sliseanna, tá tú freagrach as sainmhíniú iomlán an chórais a sheachadadh.

1.6.2 An Tiománaí Eithne OpenCL Linux a thiomsú agus a Shuiteáil
Tiomsaigh an tiománaí eithne OpenCL Linux i gcoinne na foinse eithne tiomsaithe.

Tá an fhoinse tiománaí ar fáil i leagan Cyclone V SoC FPGA de Timpeallacht Runtime Intel FPGA do OpenCL. Ina theannta sin, cinntigh go bhfuil SDK Intel FPGA luchtaithe agat le haghaidh .rbf arna ghiniúint ag OpenCL file isteach sa FPGA chun suiteáil mícheart an mhodúil eithne Linux a chosc.

Íoslódáil leagan Cyclone V SoC FPGA de phacáiste Intel FPGA Runtime Environment do OpenCL ón Ionad Íoslódála ar an Altera websuíomh.
a. Cliceáil ar an gcnaipe Íoslódáil in aice le heagrán bogearraí Quartus Prime.
b. Sonraigh an leagan scaoileadh, an córas oibriúcháin, agus an modh íoslódála.
c. Cliceáil ar an táb Bogearraí Breise, agus roghnaigh Intel FPGA a íoslódáil
Timpeallacht Runtime do OpenCL Linux Cyclone V SoC TGZ.
d. Tar éis duit an aocl rte- a íoslódáil. .arm32.tgz file, é a dhíphacáil chuig
eolaire de do chuid.
Tá foinse an tiománaí san aocl-rte- .arm32/board/c5soc/ eolaire tiománaithe.
Chun an tiománaí eithne OpenCL Linux a athchruinniú, socraigh an luach KDIR i Déan an tiománaífile chuig an eolaire ina bhfuil an fhoinse eithne Linux files.
Rith an t-ordú easpórtála CROSS_COMPILE=arm-linux-gnueabihf- chun réimír do slabhra uirlisí a léiriú.

Rith an t-ordú glan a dhéanamh.
Rith an t-ordú déanaimh chun an aclsoc_drv.ko a chruthú file.
Aistrigh an t-eolaire opencl_arm32_rte chuig bord Cyclone V SoC FPGA.
Rith an scp -r root@your-ipaddress: cuireann an t-ordú an timpeallacht rite san eolaire/baile/fréimhe.

Rith an script init_opencl.sh a chruthaigh tú nuair a thóg tú an cárta SD.
agairt an t-ordú áirgiúlachta diagnóis aocl. Tabharfaidh an áirgiúlacht dhiagnóisithe toradh a rith ar ais tar éis duit init_opencl.sh a rith go rathúil.

1.7 Saincheist Aitheanta
Faoi láthair, tá teorainneacha áirithe ann maidir le húsáid an Intel FPGA SDK do OpenCL leis an Ardán Tagartha Kit Forbartha Cyclone V SoC.

Ní féidir leat na hainmneacha díoltóirí agus cláir a thuairiscigh na teaghráin CL_DEVICE_VENDOR agus CL_DEVICE_NAME den ghlao clGetDeviceInfo() a shárú.
Má leithdháileann an t-óstach cuimhne leanúnach i gcóras DDR roinnte (is é sin, HPS DDR) agus má mhodhnaíonn sé an chuimhne leanúnach tar éis feidhmiú eithne, d'fhéadfadh na sonraí sa chuimhne éirí as dáta. Tagann an cheist seo chun cinn toisc nach féidir le croí FPGA snoop ar idirbhearta LAP-go-HPS DDR.
Chun cosc a chur ar fhorghníomhú eithne ina dhiaidh sin ó rochtain a fháil ar shonraí atá as dáta, cuir ceann de na réitigh oibre seo a leanas i bhfeidhm:
• Ná modhnaigh cuimhne tairiseach tar éis a tosaigh.
• Má tá tacair sonraí __constant iolracha uait, cruthaigh maoláin chuimhne tairiseacha iolracha.
• Má tá sé ar fáil, leithroinn cuimhne sheasta sa FPGA DDR ar do chlár luasaire.
Ní thacaíonn an fóntais SDK ar ARM ach leis an gclár agus déanann sé orduithe fóntais a dhiagnóisiú.
Níl na horduithe fóntais flash, suiteála agus díshuiteála infheidhme maidir le Kit Forbartha SoC Cyclone V ar na cúiseanna seo a leanas:
a. Caithfidh an fóntais suiteála an tiománaí eithne Linux aclsoc_drv a thiomsú agus é a chumasú ar an SoC FPGA. Caithfidh an meaisín forbartha an tiomsú a dhéanamh; áfach, tá foinsí eithne Linux ann cheana féin don SoC FPGA. Tá na foinsí eithne Linux don mheaisín forbartha difriúil ó na foinsí don SoC FPGA. Is dócha nach eol don úsáideoir SDK suíomh na bhfoinsí eithne Linux don SoC FPGA. Ar an gcaoi chéanna, níl an fóntais díshuiteála ar fáil freisin don Kit Forbartha SoC Cyclone V.
Chomh maith leis sin, tá sé dúshlánach aclsoc_drv a sheachadadh chuig an mbord SoC toisc nach bhfuil eithne Linux san áireamh i ndáileadh réamhshocraithe an Kit Forbartha Cyclone V SoC files nó an tiomsaitheoir GNU Compiler Collection (GCC).
b. Éilíonn an áirgiúlacht splanc .rbf a chur file de dhearadh OpenCL ar dheighilt FAT32 den chárta flash micrea SD. Faoi láthair, níl an deighilt seo suite nuair a chumhachtaíonn an t-úsáideoir SDK an bord. Dá bhrí sin, is é an bealach is fearr chun an deighilt a nuashonrú ná léitheoir cárta flash agus an meaisín forbartha a úsáid.

Nuair a athrú idir an Intel FPGA SDK do OpenCL Offline Tiomsaitheoir inrite files (.aocx) a fhreagraíonn do leaganacha éagsúla boird (is é sin, c5soc agus c5soc_sharedonly), ní mór duit fóntais cláir SDK a úsáid chun an .aocx a luchtú file don leagan boird nua den chéad uair. Más rud é go simplí a ritheann tú an feidhmchlár óstach ag baint úsáide as leagan nua boird ach go bhfuil an íomhá ó mhalairt eile boird san FPGA, d'fhéadfadh earráid mharfach tarlú.
An .qxp file ní fholaíonn sé na tascanna deighilte comhéadain toisc go gcomhlíonann bogearraí Quartus Prime riachtanais uainiúcháin na críochdheighilte seo go comhsheasmhach.
Nuair a chumhachtaíonn tú an bord, socraítear a sheoladh rialaithe rochtana meán (MAC) chuig uimhir randamach. Mura gceadaíonn do pholasaí LAN an t-iompar seo, socraigh an seoladh MAC trí na tascanna seo a leanas a dhéanamh:
a. Le linn cumhacht-suas U-Boot, brúigh eochair ar bith chun an t-ordú U-Boot a chur isteach go pras.
b. Cineál setenv ethaddr 00:07:ed:00:00:03 ag an ordú go pras.
Is féidir leat aon seoladh MAC a roghnú.
c. Clóscríobh an t-ordú saveenv.
d. Atosaigh an bord.

1.8 Stair Athbhreithnithe Doiciméid
Tábla 1 .
Stair Athbhreithnithe Doiciméid an Intel FPGA SDK do OpenCL Cyclone V SoC
Treoir um Iompórtáil Ardán Tagartha Trealamh Forbartha

Dáta	Leagan	Athruithe
Bealtaine-17	2017.05.08	• Scaoileadh cothabhála.
Deireadh Fómhair 2016	2016.10.31	• Athbhrandáil Altera SDK do OpenCL go Intel FPGA SDK do OpenCL. • Tiomsaitheoir As Líne Altera a athbhrandáil chuig Intel FPGA SDK le haghaidh Tiomsaitheoir As Líne OpenCL.
Bealtaine-16	2016.05.02	•Treoracha modhnaithe maidir le tógáil agus modhnú íomhá chárta SD. • Treoracha modhnaithe maidir leis an eithne Linux agus an tiománaí eithne OpenCL Linux a ath-thiomsú.
Samhain-15	2015.11.02	•scaoileadh cothabhála, agus athraigh cásanna Quartus II go Quartus Prime.
Bealtaine-15	15.0.0	•In Athchumrú FPGA, baineadh an treoir chun croí FPGA a athchlárú le . íomhá rbf ag agairt an cat fileainm >. rbf > /dev/ fpga0 ordú toisc nach moltar an modh seo.
Nollaig-14	14.1.0	•Athainmníodh an doiciméad mar Altera Cyclone V SoC Development Kit Tagartha Treoir um Iompórtáil Ardán. •Nuashonraíodh áirgiúlacht an athchláir go dtí an clár aoclfileainm> .aocx ordú fóntais. •Nuashonraíodh an áirgiúlacht dhiagnóiseach chuig an diagnóis aocl agus diagnóis an aocl ordú fóntais. •Nuashonraíodh an nós imeachta sa rannóg An tArdán Tagartha a Iompórtáil chuig Do Bhord SoC chun treoracha a chur san áireamh maidir le hiompar agus modhnú críochdheighilte an bhoird c5soc chun críochdheighilt uainiúcháin a chruthú don sreabhadh dúnta uainiúcháin ráthaithe. •Cuireadh isteach an topaic Ardán Tagartha Portáilte a Nuashonrú chun cur síos a dhéanamh ar na nósanna imeachta do na tascanna seo a leanas: 1.Excluding an córas próiseálaí crua (HPS) bloc sa dheighilt boird 2.Updating an íomhá cárta SD flash •Nuashonraíodh an rannán Íomhá Tógáil Cárta Flash SD. Moltar úsáid a bhaint as leagan 14.0 den íomhá Golden System Reference Design (GSRD) mar phointe tosaigh in ionad an íomhá atá ar fáil le SoC Leabaithe Design Suite (EDS). •Nuashonraíodh an rannóg Ath-thiomsú an Eithne Linux agus an OpenCL Linux Eithne Tiománaithe: Treoir 1.Added chun an athróg CROSS COMPILE a shocrú. 2.Changed an t-ordú a ritheann tú chun a fhíorú go bhfuil an CMA cumasaithe go rathúil.
Iúil-14	14.0.0	• Eisiúint Tosaigh.