Intel Acceleration Stack para CPU Xeon con FPGAs 1.0 Errata

Información do produto

Problema	Descrición	Solución alternativa	Estado
Flash Fallback non cumpre o tempo de espera de PCIe	O host pode bloquear ou informar dunha falla PCIe despois dun flash produciuse un failover. Este problema pódese ver cando a imaxe do usuario en flash está danado e o subsistema de configuración carga o imaxe de fábrica na FPGA.	Siga as instrucións da actualización Flash con FPGA Imaxe do Xestor de interfaces (FIM) usando o programador Intel Quartus Prime sección en la Guía de inicio rápido de Intel Acceleration Stack para Intel Tarxeta de aceleración programable con Intel Arria 10 GX FPGA. Se o o problema persiste, póñase en contacto co seu representante local.	Afecta: produción de Intel Acceleration Stack 1.0 Estado: sen solución planificada
Tipos de paquetes de capa de transacción non compatibles	O xestor de interfaces FPGA Acceleration Stack (FIM) non o fai admite bloqueo de lectura de memoria PCIe*, lectura de configuración tipo 1 e Paquetes de capa de transacción de tipo 1 de escritura de configuración (TLP). Se o dispositivo recibe un paquete PCIe deste tipo, non responde cun paquete de finalización como se esperaba.	Non hai solución alternativa dispoñible.	Afecta: produción de Intel Acceleration Stack 1.0 Estado: sen solución planificada
JTAG Os fallos de temporización pódense informar na interface FPGA Xerente	O analizador de temporización Intel Quartus Prime Pro Edition pode informar sen restricións JTAG Rutas de E/S na FIM.	Estes camiños sen restricións pódense ignorar con seguridade porque o JTAG As rutas de E/S non se usan no FIM.	Afecta: produción de Intel Acceleration Stack 1.0 Estado: corrección planificada en Intel Acceleration Stack 1.1

Instrucións de uso do produto

Para resolver os problemas mencionados anteriormente, siga as instrucións que se indican a continuación:

Flash Fallback non cumpre o tempo de espera de PCIe

Se atopas un bloqueo ou un fallo de PCIe despois dunha conmutación por falla do flash, pode deberse a unha imaxe de usuario danada no flash. Para resolver este problema, faga o seguinte:

1. Consulte a Guía de inicio rápido de Intel Acceleration Stack para a tarxeta de aceleración programable Intel con Intel Arria 10 GX FPGA.
2. Siga as instrucións da sección "Actualización de Flash coa imaxe do Xestor de interfaces FPGA (FIM) usando o programador Intel Quartus Prime".
3. Se o problema persiste, póñase en contacto co seu representante local para obter máis axuda.

Tipos de paquetes de capa de transacción non compatibles

Se está a ter problemas con tipos de paquetes de capas de transacción non compatibles, como o bloqueo de lectura de memoria PCIe, o tipo de lectura de configuración 1 e o tipo de escritura de configuración 1, siga estes pasos:

1. Non hai ningunha solución dispoñible para este problema. Teña en conta que o xestor de interfaces FPGA Acceleration Stack (FIM) non admite estes tipos de paquetes.

JTAG Os fallos de sincronización pódense informar no Xestor de interfaces FPGA

Se te atopas con JTAG fallos de temporización informados no Xestor de interfaces FPGA, siga estes pasos:

1. Pode ignorar con seguridade o JTAG Rutas de E/S informadas polo analizador de temporización Intel Quartus Prime Pro Edition na FIM.
2. Estes camiños non se utilizan no FIM e non deberían afectar a súa funcionalidade.

Intel® Acceleration Stack para CPU Intel® Xeon® con FPGAs 1.0 Errata

Este documento proporciona información sobre erratas que afectan a Intel® Acceleration Stack para CPU Intel Xeon® con FPGA.

Problema	Versións afectadas	Corrección planificada
Flash Fallback non cumpre con PCIe Tempo de espera na páxina 4	Produción da pila de aceleración 1.0	Sen solución planificada
Paquete de capa de transacción non compatible Tipos na páxina 5	Produción da pila de aceleración 1.0	Sen solución planificada
JTAG Os fallos de tempo poden ser informados no Xestor de interfaces FPGA na páxina 6	Produción da pila de aceleración 1.0	Pila de aceleración 1.1
A ferramenta fpgabist non pasa Números de bus hexadecimais correctamente na páxina 7	Produción da pila de aceleración 1.0	Pila de aceleración 1.1
Posible baixo ancho de banda dma_afu debido a función memcpy na páxina 8	Acceleration Stack 1.0 Beta e produción	Pila de aceleración 1.1
A opción regress.sh -r non funciona Con dma_afu na páxina 9	Produción da pila de aceleración 1.0	Sen solución planificada

Pódese utilizar a seguinte táboa como referencia para identificar o xestor de interfaces FPGA (FIM), o motor de aceleración programable aberto (OPAE) e a versión Intel Quartus® Prime Pro Edition que se corresponde coa súa versión de pila de software.

Táboa 1. Táboa de referencia de Intel Acceleration Stack 1.0

Aceleración Intel Versión Stack	Taboleiros	Versión FIM (ID da interface PR)	Versión OPAE	Intel Quartus Prime Pro Edition
1.0 Produción (1)	Intel PAC con Intel Arria® 10 GX FPGA	ce489693-98f0-5f33-946d-560708 ser108a	0.13.1	17.0.0

Información relacionada

Intel Acceleration Stack para CPU Intel Xeon con FPGA Notas de lanzamento Consulte as notas de versión para obter máis información sobre problemas coñecidos e melloras para Intel Acceleration Stack 1.0

(1) A partición de fábrica do flash de configuración contén a versión Acceleration Stack 1.0 Alpha. Cando non se pode cargar a imaxe da partición do usuario, prodúcese unha conmutación por erro flash e cárgase a imaxe de fábrica no seu lugar. Despois de que se produza unha conmutación por falla de flash, o ID de PR é d4a76277-07da-528d-b623-8b9301feaffe.

Flash Fallback non cumpre o tempo de espera de PCIe

Descrición

O host pode bloquear ou informar dun fallo de PCIe despois de que se producise unha falla de flash. Este problema pódese ver cando a imaxe do usuario en flash está corrompida e o subsistema de configuración carga a imaxe de fábrica no FPGA.

Solución alternativa
Siga as instrucións da sección "Actualización de Flash coa imaxe do xestor de interfaces FPGA (FIM) mediante o programador Intel Quartus Prime" da Guía de inicio rápido de Intel Acceleration Stack para a tarxeta de aceleración programable Intel con Intel Arria 10 GX FPGA. Se o problema persiste, póñase en contacto co seu representante local.

Estado

• Afecta: produción de Intel Acceleration Stack 1.0
• Estado: sen solución planificada

Información relacionada
Guía de inicio rápido de Intel Acceleration Stack para tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA

Tipos de paquetes de capa de transacción non compatibles

Descrición
A Acceleration Stack FPGA Interface Manager (FIM) non admite o bloqueo de lectura de memoria PCIe*, o tipo de lectura de configuración 1 e os paquetes de capa de transacción (TLP) de escritura de configuración 1. Se o dispositivo recibe un paquete PCIe deste tipo, non responde cun paquete de finalización como se esperaba.

Solución alternativa
Non hai solución alternativa dispoñible.

Estado

• Afecta: produción de Intel Acceleration Stack 1.0
• Estado: sen solución planificada

JTAG Os fallos de sincronización pódense informar no Xestor de interfaces FPGA

Descrición
O analizador de temporización Intel Quartus Prime Pro Edition pode informar de JTAG Rutas de E/S na FIM.

Solución alternativa
Estes camiños sen restricións pódense ignorar con seguridade porque o JTAG As rutas de E/S non se usan no FIM.

Estado

• Afecta: produción de Intel Acceleration Stack 1.0
• Estado: corrección planificada en Intel Acceleration Stack 1.1

A ferramenta fpgabist non pasa correctamente os números de bus hexadecimais

Descrición
A ferramenta fpgabist Open Programable Acceleration Engine (OPAE) non pasa números de bus válidos se o número de bus PCIe é calquera carácter por riba de F. Se se inclúe algún destes caracteres, pode aparecer a seguinte mensaxe de erro:

Solución alternativa
Cambiar /usr/bin/bist_common.py a liña 83 de

a

Estado
Afecta: Intel Acceleration Stack 1.0 Estado de produción: corrección planificada en Intel Acceleration Stack 1.1

Ancho de banda posible dma_afu baixo debido á función memcpy

Descrición
fpgabist pode indicar un ancho de banda menor para dma_afu pero non para o loopback nativo 3 (NLB3) debido ao uso da función memcpy no controlador dma_afu.

Solución alternativa
Podes solucionar esta errata eliminando memcpy do código do controlador dma_afu e engadindo código para aceptar búfers do usuario que foron fixados previamente. Para o seu uso con OpenCL*, non hai ningunha solución actual.

Estado

• Afecta: Intel Acceleration Stack 1.0 Beta e produción
• Estado: corrección planificada en Intel Acceleration Stack 1.1

A opción regress.sh -r non funciona con dma_afu

Descrición
Cando se usa a opción -r con regress.sh, o script non funciona co dma_afu example. Usar a opción -r provoca un erro fatal de gcc.

Solución alternativa
Non use a opción -r ao executar o script regress.sh. Ao executar o script sen a opción -r coloca a simulación de saída en $OPAE_LOC/ase/rtl_sim no canto dun directorio especificado polo usuario.

Estado

• Afecta: produción de Intel Acceleration Stack 1.0
• Estado: sen solución planificada

Intel Acceleration Stack para CPU Intel Xeon con historial de revisión de erratas FPGAs 1.0

Data	Versión Intel Acceleration Stack	Cambios
2018.06.22	Produción 1.0 (compatible con Intel Quartus Prime Pro Edition 17.0.0)	Actualizouse a ruta de bist_common.py file na ferramenta fpgabist Non pasa números de bus hexadecimais correctamente errato.
2018.04.11	Produción 1.0 (compatible con Intel Quartus Prime Pro Edition 17.0.0)	Lanzamento inicial.

Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.
*Outros nomes e marcas poden ser reclamados como propiedade doutros.

Documentos/Recursos

Intel Acceleration Stack para CPU Xeon con FPGAs 1.0 Errata [pdfManual do usuario Pila de aceleración para CPU Xeon con FPGAs 1.0 Errata, CPU Xeon con FPGAs 1.0 Errata, Pila de aceleración, Pila

Referencias

• Manual de usuario