Intel Acceleration Stack per a CPU Xeon amb FPGAs 1.0 Errata

Informació del producte

Problema	Descripció	Solució alternativa	Estat
Flash Fallback no compleix el temps d'espera de PCIe	L'amfitrió pot penjar o informar d'una fallada PCIe després d'un flash s'ha produït un error. Aquest problema es pot veure quan la imatge de l'usuari a flaix està malmès i el subsistema de configuració carrega el fitxer imatge de fàbrica a l'FPGA.	Seguiu les instruccions de l'Actualització del flaix amb FPGA Imatge del Gestor d'interfícies (FIM) amb el programador Intel Quartus Prime secció a la Guia d'inici ràpid d'Intel Acceleration Stack per a Intel Targeta d'acceleració programable amb Intel Arria 10 GX FPGA. Si el el problema persisteix, poseu-vos en contacte amb el vostre representant local.	Afecta: Producció Intel Acceleration Stack 1.0 Estat: no hi ha cap solució planificada
Tipus de paquets de capa de transacció no compatibles	L'Acceleration Stack FPGA Interface Manager (FIM) no ho fa suporta el bloqueig de lectura de memòria PCIe*, el tipus de lectura de configuració 1 i Configuració Escriptura de paquets de capa de transacció (TLP) de tipus 1. Si el el dispositiu rep un paquet PCIe d'aquest tipus, no respon amb un paquet de finalització com s'esperava.	No hi ha cap solució alternativa disponible.	Afecta: Producció Intel Acceleration Stack 1.0 Estat: no hi ha cap solució planificada
JTAG Els errors de temporització es poden informar a la interfície FPGA Gerent	L'analitzador de temps Intel Quartus Prime Pro Edition pot informar sense restriccions JTAG Rutes d'E/S a la FIM.	Aquests camins sense restriccions es poden ignorar amb seguretat perquè JTAG Els camins d'E/S no s'utilitzen a la FIM.	Afecta: Producció Intel Acceleration Stack 1.0 Estat: correcció planificada a Intel Acceleration Stack 1.1

Instruccions d'ús del producte

Per resoldre els problemes esmentats anteriorment, seguiu les instruccions que es proporcionen a continuació:

Flash Fallback no compleix el temps d'espera de PCIe

Si trobeu un bloqueig o un error de PCIe després d'una migració per error del flaix, pot ser que es degui a una imatge d'usuari danyada al flaix. Per resoldre aquest problema, feu el següent:

1. Consulteu la Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA.
2. Seguiu les instruccions de la secció "Actualització de Flash amb la imatge del gestor d'interfícies FPGA (FIM) mitjançant el programador Intel Quartus Prime".
3. Si el problema persisteix, poseu-vos en contacte amb el vostre representant local de camp per obtenir més ajuda.

Tipus de paquets de capa de transacció no compatibles

Si teniu problemes amb tipus de paquets de capa de transacció no compatibles, com ara el bloqueig de lectura de memòria PCIe, el tipus de lectura de configuració 1 i el tipus d'escriptura de configuració 1, seguiu aquests passos:

1. No hi ha cap solució alternativa disponible per a aquest problema. Tingueu en compte que l'Acceleration Stack FPGA Interface Manager (FIM) no admet aquests tipus de paquets.

JTAG Els errors de temporització es poden informar al gestor d'interfícies FPGA

Si et trobes amb JTAG errors de temporització informats al Gestor d'interfícies FPGA, seguiu aquests passos:

1. Podeu ignorar amb seguretat el JTAG Rutes d'E/S informades per l'analitzador de temps d'Intel Quartus Prime Pro Edition a la FIM.
2. Aquests camins no s'utilitzen a la FIM i no haurien d'afectar la seva funcionalitat.

Intel® Acceleration Stack per a CPU Intel® Xeon® amb Errata FPGA 1.0

Aquest document proporciona informació sobre les errates que afecten la pila d'acceleració Intel® per a la CPU Intel Xeon® amb FPGA.

Problema	Versions afectades	Correcció planificada
Flash Fallback no compleix PCIe Temps mort a la pàgina 4	Producció Acceleration Stack 1.0	No hi ha cap solució planificada
Paquet de capa de transacció no compatible Tipus a la pàgina 5	Producció Acceleration Stack 1.0	No hi ha cap solució planificada
JTAG Es poden notificar errors de cronometratge al gestor d'interfícies FPGA a la pàgina 6	Producció Acceleration Stack 1.0	Pila d'acceleració 1.1
L'eina fpgabist no passa Números de bus hexadecimals correctament a la pàgina 7	Producció Acceleration Stack 1.0	Pila d'acceleració 1.1
Possible ample de banda dma_afu baix a la funció memcpy a la pàgina 8	Acceleration Stack 1.0 Beta i producció	Pila d'acceleració 1.1
L'opció regress.sh -r no funciona Amb dma_afu a la pàgina 9	Producció Acceleration Stack 1.0	No hi ha cap solució planificada

La taula següent es pot utilitzar com a referència per identificar el gestor d'interfícies FPGA (FIM), el motor d'acceleració programable obert (OPAE) i la versió d'Intel Quartus® Prime Pro Edition que correspon a la versió de la vostra pila de programari.

Taula 1. Taula de referència d'Intel Acceleration Stack 1.0

Acceleració Intel Versió de pila	Taulers	Versió FIM (ID de la interfície PR)	Versió OPAE	Edició Intel Quartus Prime Pro
1.0 Producció(1)	Intel PAC amb Intel Arria® 10 GX FPGA	ce489693-98f0-5f33-946d-560708 be108a	0.13.1	17.0.0

Informació relacionada

Intel Acceleration Stack per a CPU Intel Xeon amb FPGA Notes de versió Consulteu les notes de versió per obtenir més informació sobre problemes coneguts i millores per a Intel Acceleration Stack 1.0

(1) La partició de fàbrica del flaix de configuració conté la versió Acceleration Stack 1.0 Alpha. Quan la imatge de la partició d'usuari no es pot carregar, es produeix una migració per error de flaix i es carrega la imatge de fàbrica. Després que es produeixi una migració per error flash, l'ID de PR es llegeix com a d4a76277-07da-528d-b623-8b9301feaffe.

Flash Fallback no compleix el temps d'espera de PCIe

Descripció

L'amfitrió pot penjar o informar d'una fallada PCIe després que s'hagi produït una migració per error de flaix. Aquest problema es pot veure quan la imatge de l'usuari en flash està danyada i el subsistema de configuració carrega la imatge de fàbrica a l'FPGA.

Solució alternativa
Seguiu les instruccions de la secció "Actualització de la imatge de Flash amb FPGA Interface Manager (FIM) mitjançant el programador Intel Quartus Prime" de la Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA. Si el problema persisteix, poseu-vos en contacte amb el vostre representant local.

Estat

• Afecta: Producció Intel Acceleration Stack 1.0
• Estat: no hi ha cap solució planificada

Informació relacionada
Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA

Tipus de paquets de capa de transacció no compatibles

Descripció
L'Acceleration Stack FPGA Interface Manager (FIM) no admet el bloqueig de lectura de memòria PCIe*, el tipus de lectura de configuració 1 i els paquets de capa de transacció (TLP) de tipus 1 d'escriptura de configuració. Si el dispositiu rep un paquet PCIe d'aquest tipus, no respon amb un paquet de finalització com s'esperava.

Solució alternativa
No hi ha cap solució alternativa disponible.

Estat

• Afecta: Producció Intel Acceleration Stack 1.0
• Estat: no hi ha cap solució planificada

JTAG Els errors de temporització es poden informar al gestor d'interfícies FPGA

Descripció
L'analitzador de temps d'Intel Quartus Prime Pro Edition pot informar de JTAG Rutes d'E/S a la FIM.

Solució alternativa
Aquests camins sense restriccions es poden ignorar amb seguretat perquè el JTAG Els camins d'E/S no s'utilitzen a la FIM.

Estat

• Afecta: Producció Intel Acceleration Stack 1.0
• Estat: correcció planificada a Intel Acceleration Stack 1.1

L'eina fpgabist no passa correctament els números de bus hexadecimals

Descripció
L'eina fpgabist del motor d'acceleració programable obert (OPAE) no passa números de bus vàlids si el número de bus PCIe és qualsevol caràcter per sobre de F. Si s'inclou algun d'aquests caràcters, podeu trobar el missatge d'error següent:

Solució alternativa
Canvieu /usr/bin/bist_common.py la línia 83 de

a

Estat
Afecta: Intel Acceleration Stack 1.0 Estat de producció: correcció planificada a Intel Acceleration Stack 1.1

Possible ample de banda dma_afu baix a causa de la funció memcpy

Descripció
fpgabist pot informar d'un ample de banda inferior per al dma_afu, però no per al loopback natiu 3 (NLB3) a causa de l'ús de la funció memcpy al controlador dma_afu.

Solució alternativa
Podeu solucionar aquesta errata eliminant memcpy del codi del controlador dma_afu i afegint codi per acceptar els buffers de l'usuari que s'han fixat prèviament. Per utilitzar-lo amb OpenCL*, no hi ha cap solució alternativa actual.

Estat

• Afecta: Intel Acceleration Stack 1.0 Beta i producció
• Estat: correcció planificada a Intel Acceleration Stack 1.1

L'opció regress.sh -r no funciona amb dma_afu

Descripció
Quan s'utilitza l'opció -r amb regress.sh, l'script no funciona amb l'ex. dma_afuample. L'ús de l'opció -r provoca un error gcc fatal.

Solució alternativa
No utilitzeu l'opció -r quan executeu l'script regress.sh. L'execució de l'script sense l'opció -r col·loca la simulació de sortida a $OPAE_LOC/ase/rtl_sim en lloc d'un directori especificat per l'usuari.

Estat

• Afecta: Producció Intel Acceleration Stack 1.0
• Estat: no hi ha cap solució planificada

Intel Acceleration Stack per a CPU Intel Xeon amb historial de revisions d'errates FPGA 1.0

Data	Versió Intel Acceleration Stack	Canvis
2018.06.22	Producció 1.0 (compatible amb Intel Quartus Prime Pro Edition 17.0.0)	S'ha actualitzat la ruta del fitxer bist_common.py file a l'eina fpgabist No passa correctament els números de bus hexadecimals erratum.
2018.04.11	Producció 1.0 (compatible amb Intel Quartus Prime Pro Edition 17.0.0)	Alliberament inicial.

Intel Corporation. Tots els drets reservats. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Intel garanteix el rendiment dels seus productes FPGA i semiconductors amb les especificacions actuals d'acord amb la garantia estàndard d'Intel, però es reserva el dret de fer canvis a qualsevol producte i servei en qualsevol moment sense previ avís. Intel no assumeix cap responsabilitat derivada de l'aplicació o l'ús de qualsevol informació, producte o servei descrit aquí, tret que Intel ho acordi expressament per escrit. Es recomana als clients d'Intel que obtinguin la darrera versió de les especificacions del dispositiu abans de confiar en qualsevol informació publicada i abans de fer comandes de productes o serveis.
* Altres noms i marques es poden reclamar com a propietat d'altres.

Documents/Recursos

Intel Acceleration Stack per a CPU Xeon amb FPGAs 1.0 Errata [pdfManual d'usuari Pila d'acceleració per a CPU Xeon amb errata FPGA 1.0, CPU Xeon amb errata FPGA 1.0, pila d'acceleració, pila

Referències

• Manual d'usuari