Intel Acceleration Stack para CPU Xeon con FPGA 1.0 Errata

Información del producto

Asunto	Descripción	Solución alternativa	Estado
Flash Fallback no cumple con el tiempo de espera de PCIe	El host puede bloquearse o informar una falla de PCIe después de un flash se ha producido una conmutación por error. Este problema se puede ver cuando la imagen del usuario en flash está corrupto y el subsistema de configuración carga el imagen de fábrica en la FPGA.	Siga las instrucciones en Actualización de Flash con FPGA Imagen de Interface Manager (FIM) con Intel Quartus Prime Programmer sección en la Guía de inicio rápido de Intel Acceleration Stack para Intel Tarjeta de Aceleración Programable con Intel Arria 10 GX FPGA. Si el el problema persiste, comuníquese con su representante de campo local.	Afecta: Producción Intel Acceleration Stack 1.0 Estado: Sin solución planificada
Tipos de paquetes de capa de transacción no admitidos	El Acceleration Stack FPGA Interface Manager (FIM) no Admite bloqueo de lectura de memoria PCIe*, lectura de configuración tipo 1 y Configuración Escribir paquetes de capa de transacción (TLP) de tipo 1. Si el dispositivo recibe un paquete PCIe de este tipo, no responde con un paquete de finalización como se esperaba.	No hay solución disponible.	Afecta: Producción Intel Acceleration Stack 1.0 Estado: Sin solución planificada
JTAG Se pueden informar fallas de temporización en la interfaz FPGA Gerente	El analizador de tiempo Intel Quartus Prime Pro Edition puede informar J sin restriccionesTAG Rutas de E/S en el FIM.	Estas rutas sin restricciones se pueden ignorar de forma segura porque el JTAG Las rutas de E/S no se utilizan en FIM.	Afecta: Producción Intel Acceleration Stack 1.0 Estado: Corrección planificada en Intel Acceleration Stack 1.1

Instrucciones de uso del producto

Para resolver los problemas mencionados anteriormente, siga las instrucciones que se proporcionan a continuación:

Flash Fallback no cumple con el tiempo de espera de PCIe

Si encuentra un bloqueo o una falla de PCIe después de una conmutación por error de flash, puede deberse a una imagen de usuario dañada en el flash. Para resolver este problema, haga lo siguiente:

1. Consulte la Guía de inicio rápido de Intel Acceleration Stack para la tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA.
2. Siga las instrucciones de la sección "Actualización de Flash con la imagen del administrador de interfaz FPGA (FIM) mediante el programador Intel Quartus Prime".
3. Si el problema persiste, comuníquese con su representante de campo local para obtener más ayuda.

Tipos de paquetes de capa de transacción no admitidos

Si experimenta problemas con tipos de paquetes de capa de transacción no admitidos, como bloqueo de lectura de memoria PCIe, lectura de configuración tipo 1 y escritura de configuración tipo 1, siga estos pasos:

1. No hay ninguna solución disponible para este problema. Tenga en cuenta que Acceleration Stack FPGA Interface Manager (FIM) no admite estos tipos de paquetes.

JTAG Las fallas de temporización pueden informarse en el administrador de interfaz de FPGA

Si te encuentras con JTAG fallas de temporización reportadas en el Administrador de interfaz FPGA, siga estos pasos:

1. Puede ignorar con seguridad la J sin restriccionesTAG Rutas de E/S informadas por Intel Quartus Prime Pro Edition Timing Analyzer en FIM.
2. Estas rutas no se usan en FIM y no deberían afectar su funcionalidad.

Intel® Acceleration Stack para CPU Intel® Xeon® con FPGA 1.0 Errata

Este documento proporciona información sobre las erratas que afectan a Intel® Acceleration Stack para CPU Intel Xeon® con FPGA.

Asunto	Versiones afectadas	Arreglo planeado
Flash Fallback no cumple con PCIe Se acabó el tiempo En la página 4	Pila de Aceleración 1.0 Producción	Sin solución planificada
Paquete de capa de transacción no compatible Tipos En la página 5	Pila de Aceleración 1.0 Producción	Sin solución planificada
JTAG Se pueden informar fallas de tiempo en el administrador de interfaz FPGA En la página 6	Pila de Aceleración 1.0 Producción	Pila de aceleración 1.1
La herramienta fpgabist no pasa Números de bus hexadecimales correctamente En la página 7	Pila de Aceleración 1.0 Producción	Pila de aceleración 1.1
Posible ancho de banda dma_afu bajo vencido a la función memcpy En la página 8	Acceleration Stack 1.0 Beta y Producción	Pila de aceleración 1.1
La opción regress.sh -r no funciona Con dma_afu En la página 9	Pila de Aceleración 1.0 Producción	Sin arreglo planeado

La siguiente tabla se puede utilizar como referencia para identificar la versión de FPGA Interface Manager (FIM), Open Programmable Acceleration Engine (OPAE) e Intel Quartus® Prime Pro Edition que corresponde a su versión de pila de software.

Tabla 1. Tabla de referencia de Intel Acceleration Stack 1.0

Aceleración de Intel Versión de pila	Tableros	Versión FIM (ID de interfaz PR)	Versión OPAE	Edición Intel Quartus Prime Pro
1.0 Producción(1)	Intel PAC con Intel Arria® 10 GX FPGA	ce489693-98f0-5f33-946d-560708 be108a	0.13.1	17.0.0

Información relacionada

Intel Acceleration Stack para CPU Intel Xeon con FPGA Notas de la versión Consulte las notas de la versión para obtener más información sobre problemas conocidos y mejoras para Intel Acceleration Stack 1.0

(1) La partición de fábrica de la configuración flash contiene la versión Acceleration Stack 1.0 Alpha. Cuando no se puede cargar la imagen en la partición del usuario, se produce una conmutación por error de flash y, en su lugar, se carga la imagen de fábrica. Después de que se produce una conmutación por error flash, el ID de PR se lee como d4a76277-07da-528d-b623-8b9301feaffe.

Flash Fallback no cumple con el tiempo de espera de PCIe

Descripción

El host puede bloquearse o informar una falla de PCIe después de que se haya producido una conmutación por error de flash. Este problema se puede ver cuando la imagen del usuario en flash está dañada y el subsistema de configuración carga la imagen de fábrica en la FPGA.

Solución alternativa
Siga las instrucciones de la sección "Actualización de Flash con la imagen del administrador de interfaz FPGA (FIM) mediante el programador Intel Quartus Prime" en la Guía de inicio rápido de Intel Acceleration Stack para la tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA. Si el problema persiste, comuníquese con su representante de campo local.

Estado

• Afecta: Producción Intel Acceleration Stack 1.0
• Estado: Sin solución planificada

Información relacionada
Guía de inicio rápido de Intel Acceleration Stack para la tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA

Tipos de paquetes de capa de transacción no admitidos

Descripción
Acceleration Stack FPGA Interface Manager (FIM) no es compatible con paquetes de capa de transacción (TLP) PCIe* Memory Read Lock, Configuration Read Type 1 y Configuration Write Type 1. Si el dispositivo recibe un paquete PCIe de este tipo, no responde con un paquete de finalización como se esperaba.

Solución alternativa
No hay solución disponible.

Estado

• Afecta: Producción Intel Acceleration Stack 1.0
• Estado: Sin solución planificada

JTAG Las fallas de temporización pueden informarse en el administrador de interfaz de FPGA

Descripción
El analizador de tiempo Intel Quartus Prime Pro Edition puede informar J sin restriccionesTAG Rutas de E/S en el FIM.

Solución alternativa
Estas rutas sin restricciones se pueden ignorar de forma segura porque el JTAG Las rutas de E/S no se utilizan en FIM.

Estado

• Afecta: Producción Intel Acceleration Stack 1.0
• Estado: Corrección planificada en Intel Acceleration Stack 1.1

La herramienta fpgabist no pasa correctamente los números de bus hexadecimales

Descripción
La herramienta fpgabist Open Programmable Acceleration Engine (OPAE) no pasa números de bus válidos si el número de bus PCIe es cualquier carácter superior a F. Si se incluye alguno de estos caracteres, es posible que encuentre el siguiente mensaje de error:

Solución alternativa
Cambie /usr/bin/bist_common.py línea 83 de

a

Estado
Afecta: Intel Acceleration Stack 1.0 Estado de producción: Corrección planificada en Intel Acceleration Stack 1.1

Posible ancho de banda dma_afu bajo debido a la función memcpy

Descripción
fpgabist puede informar un ancho de banda más bajo para dma_afu pero no para el loopback nativo 3 (NLB3) debido al uso de la función memcpy en el controlador dma_afu.

Solución alternativa
Puede solucionar esta errata eliminando memcpy del código del controlador dma_afu y agregando código para aceptar búferes del usuario que se han anclado previamente. Para usar con OpenCL*, no existe una solución alternativa actual.

Estado

• Afecta: Intel Acceleration Stack 1.0 Beta y Production
• Estado: Corrección planificada en Intel Acceleration Stack 1.1

La opción regress.sh -r no funciona con dma_afu

Descripción
Cuando se usa la opción -r con regress.sh, el script no funciona con dma_afu example. El uso de la opción -r da como resultado un error fatal de gcc.

Solución alternativa
No utilice la opción -r cuando ejecute el script regress.sh. Ejecutar el script sin la opción -r coloca la simulación de salida en $OPAE_LOC/ase/rtl_sim en lugar de un directorio especificado por el usuario.

Estado

• Afecta: Producción Intel Acceleration Stack 1.0
• Estado: Sin solución planificada

Intel Acceleration Stack para CPU Intel Xeon con FPGA 1.0 Historial de revisión de erratas

Fecha	Versión de pila de aceleración de Intel	Cambios
2018.06.22	Producción 1.0 (compatible con Intel Quartus Prime Pro Edition 17.0.0)	Se actualizó la ruta de bist_common.py file en la herramienta fpgabist no pasa correctamente la errata de los números de bus hexadecimales.
2018.04.11	Producción 1.0 (compatible con Intel Quartus Prime Pro Edition 17.0.0)	Lanzamiento inicial.

Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos semiconductores y FPGA según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad u obligación que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la versión más reciente de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.
*Otros nombres y marcas pueden ser reclamados como propiedad de terceros.

Documentos / Recursos

Intel Acceleration Stack para CPU Xeon con FPGA 1.0 Errata [pdf] Manual del usuario Pila de aceleración para CPU Xeon con errata de FPGA 1.0, CPU Xeon con errata de FPGA 1.0, pila de aceleración, pila

Referencias

• Manual de usuario