Intel Acceleration Stack per CPU Xeon cù FPGAs 1.0 Errata

Informazione di u produttu

Issue	Descrizzione	Soluzione	Status
Flash Fallback ùn risponde micca à u Timeout PCIe	L'ospite pò impiccà o signalà un fallimentu PCIe dopu un lampu failover hè accadutu. Stu prublema pò esse vistu quandu l'imaghjini di l'utilizatori in flash hè currutti è u sottosistema di cunfigurazione carica u immagine di fabbrica in u FPGA.	Segui l'istruzzioni in l'Aggiornamentu Flash cù FPGA Interface Manager (FIM) Image cù Intel Quartus Prime Programmer sezione in l'Intel Acceleration Stack Quick Start Guide per Intel Scheda di accelerazione programmabile cù Intel Arria 10 GX FPGA. Se u u prublema persiste, cuntattate u vostru rappresentante di u campu lucale.	Affetta: Intel Acceleration Stack 1.0 Production Status: Nisuna correzione prevista
Tipi di pacchetti di strati di transazzione micca supportati	L'Acceleration Stack FPGA Interface Manager (FIM) ùn hè micca supportu PCIe * Memory Read Lock, Configuration Read Type 1, è Configurazione Scrivite Type 1 pacchetti di strati di transazzione (TLP). Se u dispusitivu riceve un pacchettu PCIe di stu tipu, ùn risponde micca cun un pacchettu di Cumpiimentu cum'è previstu.	Nisuna solu suluzione dispunibule.	Affetta: Intel Acceleration Stack 1.0 Production Status: Nisuna correzione prevista
JTAG I fallimenti di timing ponu esse signalati in l'interfaccia FPGA Manager	L'Analizzatore di timing Intel Quartus Prime Pro Edition pò fà un rapportu senza restrizioni JTAG Percorsi I/O in FIM.	Questi percorsi senza restrizioni ponu esse ignorati in modu sicuru perchè u JTAG I percorsi I/O ùn sò micca usati in u FIM.	Affetta: Intel Acceleration Stack 1.0 Production Status: Fix pianificatu in Intel Acceleration Stack 1.1

Istruzzioni per l'usu di u produttu

Per risolve i prublemi citati sopra, seguite l'istruzzioni furnite quì sottu:

Flash Fallback ùn risponde micca à u Timeout PCIe

Se scontri un fallimentu di hang o PCIe dopu un fallimentu flash, pò esse dovutu à una maghjina d'utilizatore corrotta in u flash. Per risolve stu prublema, fate u seguente:

1. Consultate l'Intel Acceleration Stack Quick Start Guide per Intel Programmable Acceleration Card cù Intel Arria 10 GX FPGA.
2. Segui l'istruzzioni in a sezione "Updating Flash with FPGA Interface Manager (FIM) Image using Intel Quartus Prime Programmer".
3. Se u prublema persiste, cuntattate u vostru rappresentante di u campu lucale per più assistenza.

Tipi di pacchetti di strati di transazzione micca supportati

Sè avete prublemi cù tipi di pacchetti di strati di transazzione micca supportati, cum'è PCIe Memory Read Lock, Configuration Read Type 1, è Configuration Write Type 1, seguite questi passi:

1. Nisuna soluzione hè dispunibule per questu prublema. Per piacè nutate chì l'Acceleration Stack FPGA Interface Manager (FIM) ùn sustene micca questi tipi di pacchetti.

JTAG I fallimenti di timing ponu esse signalati in u Manager d'interfaccia FPGA

Se incontri JTAG fallimenti di timing signalati in u Manager d'interfaccia FPGA, seguite questi passi:

1. Pudete ignurà in modu sicuru l'unconstrained JTAG I percorsi I/O riportati da l'Intel Quartus Prime Pro Edition Timing Analyzer in a FIM.
2. Sti camini ùn sò micca usati in u FIM è ùn deve micca impattu in a so funziunalità.

Intel® Acceleration Stack per CPU Intel® Xeon® cù Errata FPGA 1.0

Stu documentu furnisce infurmazioni nantu à l'errata chì afectanu l'Intel® Acceleration Stack per CPU Intel Xeon® cù FPGA.

Issue	Versioni affettate	Fix pianificatu
Flash Fallback ùn scontra micca PCIe Pausa a pagina 4	Acceleration Stack 1.0 Produzzione	Nisuna correzione pianificata
Pacchettu di strata di transazzione micca supportatu Tipi a pagina 5	Acceleration Stack 1.0 Produzzione	Nisuna correzione pianificata
JTAG I fallimenti di timing ponu esse signalati in u Manager d'interfaccia FPGA a pagina 6	Acceleration Stack 1.0 Produzzione	Acceleration Stack 1.1
Strumentu fpgabist ùn passa micca Numeri di bus esadecimali bè a pagina 7	Acceleration Stack 1.0 Produzzione	Acceleration Stack 1.1
Possibile Low dma_afu Bandwidth Due a funzione memcpy a pagina 8	Acceleration Stack 1.0 Beta è Pruduzzione	Acceleration Stack 1.1
L'opzione regress.sh -r ùn funziona micca Cù dma_afu a pagina 9	Acceleration Stack 1.0 Produzzione	Nisuna correzione prevista

A tavula sottu pò esse usata cum'è riferimentu per identificà u Manager d'interfaccia FPGA (FIM), Open Programmable Acceleration Engine (OPAE) è a versione Intel Quartus® Prime Pro Edition chì currisponde à a vostra versione di stack software.

Table 1. Intel Acceleration Stack 1.0 Reference Table

Accelerazione Intel Stack Version	Boards	Versione FIM (ID di l'interfaccia PR)	Versione OPAE	Intel Quartus Prime Pro Edition
1.0 Pruduzzione (1)	Intel PAC cù Intel Arria® 10 GX FPGA	ce489693-98f0-5f33-946d-560708 esse 108a	0.13.1	17.0.0

Information Related

Intel Acceleration Stack per Intel Xeon CPU cù FPGAs Release Notes Consultate e note di liberazione per più infurmazione nantu à prublemi cunnisciuti è miglioramenti per Intel Acceleration Stack 1.0

(1) A partizione di fabbrica di u flash di cunfigurazione cuntene a versione Acceleration Stack 1.0 Alpha. Quandu l'imaghjini in a partizione di l'utilizatore ùn pò micca esse caricata, un fallimentu di u flash si trova è l'imaghjini di fabbrica hè caricata invece. Dopu à un fallu flash, l'ID PR si leghje cum'è d4a76277-07da-528d-b623-8b9301feaffe.

Flash Fallback ùn risponde micca à u Timeout PCIe

Descrizzione

L'ospite pò impiccà o signalà un fallimentu PCIe dopu chì un fallu flash hè accadutu. Stu prublema pò esse vistu quandu l'imaghjini di l'utilizatori in u flash hè currutti è u subsistema di cunfigurazione carica l'imaghjini di fabbrica in u FPGA.

Soluzione
Segui l'istruzzioni in a sezione "Updating Flash with FPGA Interface Manager (FIM) Image using Intel Quartus Prime Programmer" in a sezione Intel Acceleration Stack Quick Start Guide for Intel Programmable Acceleration Card cù Intel Arria 10 GX FPGA. Se u prublema persiste, cuntattate u vostru rappresentante di u campu lucale.

Status

• Affetta: Intel Acceleration Stack 1.0 Production
• Status: Nisuna correzione prevista

Information Related
Intel Acceleration Stack Quick Start Guide for Intel Programmable Acceleration Card cù Intel Arria 10 GX FPGA

Tipi di pacchetti di strati di transazzione micca supportati

Descrizzione
L'Acceleration Stack FPGA Interface Manager (FIM) ùn supporta micca PCIe * Memory Read Lock, Configuration Read Type 1, è Configuration Write Type 1 pacchetti di strati di transazzione (TLP). Se u dispusitivu riceve un pacchettu PCIe di stu tipu, ùn risponde micca cù un pacchettu di Cumpiimentu cum'è previstu.

Soluzione
Nisuna solu suluzione dispunibule.

Status

• Affetta: Intel Acceleration Stack 1.0 Production
• Status: Nisuna correzione prevista

JTAG I fallimenti di timing ponu esse signalati in u Manager d'interfaccia FPGA

Descrizzione
L'Analizzatore di timing Intel Quartus Prime Pro Edition pò rapportà JTAG Percorsi I/O in FIM.

Soluzione
Questi percorsi senza restrizioni ponu esse ignorati in modu sicuru perchè u JTAG I percorsi I/O ùn sò micca usati in u FIM.

Status

• Affetta: Intel Acceleration Stack 1.0 Production
• Status: Fix pianificatu in Intel Acceleration Stack 1.1

L'utile fpgabist ùn passa micca bè i numeri di bus esadecimali

Descrizzione
L'uttellu di fpgabist Open Programmable Acceleration Engine (OPAE) ùn passa micca numeri di bus validi se u numeru di bus PCIe hè qualsiasi caratteru sopra à F. Se qualchissia di sti caratteri sò inclusi, pudete truvà u missaghju d'errore seguente:

Soluzione
Cambia /usr/bin/bist_common.py a linea 83 da

à

Status
Affetti: Intel Acceleration Stack 1.0 Status di Produzione: Correzione pianificata in Intel Acceleration Stack 1.1

Possibile Low dma_afu Bandwidth Due to memcpy Function

Descrizzione
fpgabist pò riportà una larghezza di banda più bassa per u dma_afu ma micca u loopback nativu 3 (NLB3) per via di l'usu di a funzione memcpy in u driver dma_afu.

Soluzione
Pudete risolve questu erratum sguassendu memcpy da u codice di driver dma_afu è aghjunghjendu codice per accettà i buffers da l'utilizatore chì sò stati pre-pinned. Per l'usu cù OpenCL *, ùn ci hè micca una soluzione attuale.

Status

• Affetta: Intel Acceleration Stack 1.0 Beta è Produzione
• Status: Fix pianificatu in Intel Acceleration Stack 1.1

L'opzione regress.sh -r ùn funziona micca cù dma_afu

Descrizzione
Quandu si usa l'opzione -r cù regress.sh, u script ùn funziona micca cù l'ex dma_afuample. Aduprà l'opzione -r risultatu in un errore gcc fatale.

Soluzione
Ùn aduprate micca l'opzione -r quandu eseguite u script regress.sh. Eseguisce u script senza l'opzione -r mette a simulazione di output in $OPAE_LOC/ase/rtl_sim invece di un repertoriu specificatu da l'utilizatore.

Status

• Affetta: Intel Acceleration Stack 1.0 Production
• Status: Nisuna correzione prevista

Intel Acceleration Stack per Intel Xeon CPU cù FPGAs 1.0 Errata Revision History

Data	Versione Intel Acceleration Stack	Cambiamenti
2018.06.22	Produzione 1.0 (compatibile cù Intel Quartus Prime Pro Edition 17.0.0)	Aghjurnatu u percorsu di u bist_common.py file in u Strumentu fpgabist Ùn Passa Numeri Bus Hexadecimal Correttamente erratum.
2018.04.11	Produzione 1.0 (compatibile cù Intel Quartus Prime Pro Edition 17.0.0)	Liberazione iniziale.

Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di cunfidendu qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.
* Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.

Documenti / Risorse

Intel Acceleration Stack per CPU Xeon cù FPGAs 1.0 Errata [pdfManuale d'usu Stack d'accelerazione per CPU Xeon cù Errata FPGAs 1.0, CPU Xeon cù Errata FPGAs 1.0, Stack d'accelerazione, Stack

Referenze

• Manuale d'usu