intel Acceleration Stack vir Xeon CPU met FPGA's 1.0 Errata

Produk inligting

Kwessie	Beskrywing	Oplossing	Status
Flash Terugval voldoen nie aan PCIe Timeout nie	Die gasheer kan dalk hang of 'n PCIe-fout rapporteer na 'n flits failover plaasgevind het. Hierdie probleem kan gesien word wanneer die gebruiker beeld in flits is korrup en die konfigurasie substelsel laai die fabrieksbeeld in die FPGA.	Volg die instruksies in die opdatering van flits met FPGA Interface Manager (FIM) Beeld met behulp van Intel Quartus Prime Programmer afdeling in die Intel Acceleration Stack Quick Start Guide for Intel Programmeerbare versnellingskaart met Intel Arria 10 GX FPGA. As die probleem voortduur, kontak jou plaaslike veldverteenwoordiger.	Affekteer: Intel Acceleration Stack 1.0-produksie Status: Geen beplande regstelling nie
Ongesteunde transaksielaagpakkietipes	Die Acceleration Stack FPGA Interface Manager (FIM) nie ondersteun PCIe* Memory Read Lock, Configuration Read Type 1, en Konfigurasie Skryf tipe 1-transaksielaagpakkette (TLP's). As die toestel 'n PCIe-pakkie van hierdie tipe ontvang, reageer dit nie met 'n voltooiingspakkie soos verwag.	Geen oplossing beskikbaar nie.	Affekteer: Intel Acceleration Stack 1.0-produksie Status: Geen beplande regstelling nie
JTAG Tydsberekeningsfoute kan in die FPGA-koppelvlak aangemeld word Bestuurder	Die Intel Quartus Prime Pro Edition Tydsberekening Analyzer kan rapporteer onbeperkte JTAG I/O-paaie in die FIM.	Hierdie onbeperkte paaie kan veilig geïgnoreer word omdat die JTAG I/O-paaie word nie in die FIM gebruik nie.	Affekteer: Intel Acceleration Stack 1.0-produksie Status: Beplande oplossing in Intel Acceleration Stack 1.1

Produkgebruiksinstruksies

Om die bogenoemde probleme op te los, volg asseblief die instruksies hieronder:

Flash Terugval voldoen nie aan PCIe Timeout nie

As jy 'n hang- of PCIe-fout teëkom na 'n flits-failover, kan dit wees as gevolg van 'n korrupte gebruikerbeeld in die flits. Om hierdie probleem op te los, doen asseblief die volgende:

1. Verwys na die Intel Acceleration Stack Quick Start Guide vir Intel Programmeerbare Acceleration Card met Intel Arria 10 GX FPGA.
2. Volg die instruksies in die afdeling "Dateer Flash op met FPGA Interface Manager (FIM) Image met Intel Quartus Prime Programmer".
3. As die probleem voortduur, kontak jou plaaslike veldverteenwoordiger vir verdere hulp.

Ongesteunde transaksielaagpakkietipes

As jy probleme ondervind met nie-ondersteunde transaksielaagpakkietipes, soos PCIe Memory Read Lock, Configuration Read Type 1, and Configuration Write Type 1, volg hierdie stappe:

1. Geen oplossing is vir hierdie probleem beskikbaar nie. Neem asseblief kennis dat die Acceleration Stack FPGA Interface Manager (FIM) nie hierdie pakkietipes ondersteun nie.

JTAG Tydsberekeningsfoute kan in die FPGA-koppelvlakbestuurder aangemeld word

As jy JTAG tydsberekeningsfoute gerapporteer in die FPGA Interface Manager, volg hierdie stappe:

1. Jy kan veilig die onbeperkte J ignoreerTAG I/O-paaie gerapporteer deur die Intel Quartus Prime Pro Edition Timing Analyzer in die FIM.
2. Hierdie paaie word nie in die FIM gebruik nie en behoort nie die funksionaliteit daarvan te beïnvloed nie.

Intel® Acceleration Stack vir Intel® Xeon® CPU met FPGA's 1.0 Errata

Hierdie dokument verskaf inligting oor errata wat die Intel® Acceleration Stack vir Intel Xeon® CPU met FPGA's beïnvloed.

Kwessie	Geaffekteerde weergawes	Beplande regstelling
Flash Terugval voldoen nie aan PCIe nie Uitteltyd op bladsy 4	Acceleration Stack 1.0 Produksie	Geen beplande regstelling nie
Ongesteunde transaksielaagpakkie Tipes op bladsy 5	Acceleration Stack 1.0 Produksie	Geen beplande regstelling nie
JTAG Tydsberekeningsfoute kan gerapporteer word in die FPGA Interface Manager op bladsy 6	Acceleration Stack 1.0 Produksie	Versnellingsstapel 1.1
fpgabist-instrument slaag nie Heksadesimale busnommers behoorlik op bladsy 7	Acceleration Stack 1.0 Produksie	Versnellingsstapel 1.1
Moontlike lae dma_afu bandwydte verskuldig om te memcpy Funksie op bladsy 8	Acceleration Stack 1.0 Beta en produksie	Versnellingsstapel 1.1
regress.sh -r Opsie werk nie Met dma_afu op bladsy 9	Acceleration Stack 1.0 Produksie	Geen beplande regstelling nie

Die tabel hieronder kan as verwysing gebruik word om die FPGA Interface Manager (FIM), Open Programmable Acceleration Engine (OPAE) en Intel Quartus® Prime Pro Edition-weergawe te identifiseer wat ooreenstem met jou sagtewarestapelvrystelling.

Tabel 1. Intel Acceleration Stack 1.0 Verwysingstabel

Intel versnelling Stapel weergawe	Borde	FIM-weergawe (PR-koppelvlak-ID)	OPAE weergawe	Intel Quartus Prime Pro Edition
1.0 Produksie(1)	Intel PAC met Intel Arria® 10 GX FPGA	ce489693-98f0-5f33-946d-560708 wees108a	0.13.1	17.0.0

Verwante inligting

Intel Acceleration Stack vir Intel Xeon CPU met FPGA's Vrystellingsnotas Verwys na die vrystellingnotas vir meer inligting oor bekende probleme en verbeterings vir Intel Acceleration Stack 1.0

(1) Die fabriekspartisie van die konfigurasieflits bevat die Acceleration Stack 1.0 Alpha-weergawe. Wanneer die prent in die gebruikerspartisie nie gelaai kan word nie, vind 'n flash failover plaas en die fabrieksprent word eerder gelaai. Nadat 'n flits-failover plaasgevind het, lees die PR ID as d4a76277-07da-528d-b623-8b9301feaffe.

Flash Terugval voldoen nie aan PCIe Timeout nie

Beskrywing

Die gasheer kan dalk hang of 'n PCIe-fout rapporteer nadat 'n flash-failover plaasgevind het. Hierdie probleem kan gesien word wanneer die gebruikerbeeld in flits beskadig is en die konfigurasiesubstelsel die fabrieksbeeld in die FPGA laai.

Oplossing
Volg die instruksies in die afdeling "Dateer Flash op met FPGA Interface Manager (FIM) Beeld deur Intel Quartus Prime Programmeerder" afdeling in die Intel Acceleration Stack Quick Start Guide vir Intel Programmeerbare Acceleration Card met Intel Arria 10 GX FPGA. As die probleem voortduur, kontak jou plaaslike veldverteenwoordiger.

Status

• Affekteer: Intel Acceleration Stack 1.0-produksie
• Status: Geen beplande regstelling nie

Verwante inligting
Intel Acceleration Stack Quick Start Guide vir Intel Programmeerbare Acceleration Card met Intel Arria 10 GX FPGA

Ongesteunde transaksielaagpakkietipes

Beskrywing
Die Acceleration Stack FPGA Interface Manager (FIM) ondersteun nie PCIe* Memory Read Lock, Configuration Read Type 1, en Configuration Write Type 1 transaksielaagpakkette (TLP's) nie. As die toestel 'n PCIe-pakkie van hierdie tipe ontvang, reageer dit nie met 'n voltooiingspakkie soos verwag nie.

Oplossing
Geen oplossing beskikbaar nie.

Status

• Affekteer: Intel Acceleration Stack 1.0-produksie
• Status: Geen beplande regstelling nie

JTAG Tydsberekeningsfoute kan in die FPGA-koppelvlakbestuurder aangemeld word

Beskrywing
Die Intel Quartus Prime Pro Edition Tydsberekening Analyzer kan onbeperkte JTAG I/O-paaie in die FIM.

Oplossing
Hierdie onbeperkte paaie kan veilig geïgnoreer word omdat die JTAG I/O-paaie word nie in die FIM gebruik nie.

Status

• Affekteer: Intel Acceleration Stack 1.0-produksie
• Status: Beplande oplossing in Intel Acceleration Stack 1.1

fpgabist-nutsding slaag nie heksadesimale busnommers behoorlik deur nie

Beskrywing
Die Open Programmable Acceleration Engine (OPAE) fpgabist-nutsding slaag nie geldige busnommers as die PCIe-busnommer enige karakter bo F is nie. As enige van hierdie karakters ingesluit is, kan jy die volgende foutboodskap teëkom:

Oplossing
Verander /usr/bin/bist_common.py reël 83 vanaf

aan

Status
Affekteer: Intel Acceleration Stack 1.0 Produksiestatus: Beplande oplossing in Intel Acceleration Stack 1.1

Moontlike lae dma_afu bandwydte as gevolg van memcpy-funksie

Beskrywing
fpgabist kan laer bandwydte vir die dma_afu rapporteer, maar nie die inheemse lusback 3 (NLB3) nie as gevolg van die gebruik van die memcpy-funksie in die dma_afu-bestuurder.

Oplossing
Jy kan hierdie erratum omseil deur memcpy van die dma_afu-bestuurderkode te verwyder en kode by te voeg om buffers van die gebruiker wat vooraf vasgespeld is, te aanvaar. Vir gebruik met OpenCL* is daar geen huidige oplossing nie.

Status

• Affekteer: Intel Acceleration Stack 1.0 Beta en produksie
• Status: Beplande oplossing in Intel Acceleration Stack 1.1

regress.sh -r Opsie werk nie met dma_afu nie

Beskrywing
Wanneer die -r opsie met regress.sh gebruik word, werk die script nie met die dma_afu example. Die gebruik van die -r opsie lei tot 'n noodlottige gcc-fout.

Oplossing
Moenie die -r opsie gebruik wanneer die regress.sh script uitgevoer word nie. Deur die skrip sonder die -r-opsie te laat loop, plaas die uitvoersimulasie in $OPAE_LOC/ase/rtl_sim in plaas van 'n gebruiker-gespesifiseerde gids.

Status

• Affekteer: Intel Acceleration Stack 1.0-produksie
• Status: Geen beplande regstelling nie

Intel Acceleration Stack vir Intel Xeon CPU met FPGA's 1.0 Errata Hersieningsgeskiedenis

Datum	Intel Acceleration Stack weergawe	Veranderinge
2018.06.22	1.0 Produksie (versoenbaar met Intel Quartus Prime Pro Edition 17.0.0)	Het die pad van die bist_common.py opgedateer file in die fpgabist-nutsding slaag nie heksadesimale busnommers behoorlik erratum nie.
2018.04.11	1.0 Produksie (versoenbaar met Intel Quartus Prime Pro Edition 17.0.0)	Aanvanklike vrystelling.

Intel Corporation. Alle regte voorbehou. Intel, die Intel-logo en ander Intel-merke is handelsmerke van Intel Corporation of sy filiale. Intel waarborg prestasie van sy FPGA- en halfgeleierprodukte volgens huidige spesifikasies in ooreenstemming met Intel se standaardwaarborg, maar behou die reg voor om enige tyd sonder kennisgewing veranderinge aan enige produkte en dienste aan te bring. Intel aanvaar geen verantwoordelikheid of aanspreeklikheid wat voortspruit uit die toepassing of gebruik van enige inligting, produk of diens wat hierin beskryf word nie, behalwe soos uitdruklik skriftelik deur Intel ooreengekom. Intel-kliënte word aangeraai om die nuutste weergawe van toestelspesifikasies te bekom voordat hulle op enige gepubliseerde inligting staatmaak en voordat bestellings vir produkte of dienste geplaas word.
*Ander name en handelsmerke kan as die eiendom van ander geëis word.

Dokumente / Hulpbronne

intel Acceleration Stack vir Xeon CPU met FPGA's 1.0 Errata [pdfGebruikershandleiding Versnellingsstapel vir Xeon SVE met FPGAs 1.0 Errata, Xeon SVE met FPGAs 1.0 Errata, Versnellingsstapel, Stapel

Verwysings

• Gebruikershandleiding