การจำลอง Intel UG-20093 ModelSim FPGA Edition

ModelSim* – การจำลอง Intel® FPGA Edition Quick-Start Intel® Quartus® Prime Pro Edition

เอกสารนี้สาธิตวิธีจำลองการออกแบบ Intel® Quartus® Prime Pro Edition ในโปรแกรมจำลอง ModelSim* – Intel FPGA Edition การจำลองการออกแบบจะตรวจสอบการออกแบบของคุณก่อนที่จะตั้งโปรแกรมอุปกรณ์ ซอฟต์แวร์ Intel Quartus Prime สร้างการจำลอง files สำหรับเครื่องจำลอง EDA ที่รองรับระหว่างการรวบรวมการออกแบบ
รูปที่ 1 ModelSim – Intel FPGA Edition

การจำลองการออกแบบเกี่ยวข้องกับการสร้างการจำลอง files รวบรวมแบบจำลองจำลอง รันแบบจำลอง และ viewอิงจากผลลัพธ์ ขั้นตอนต่อไปนี้อธิบายโฟลว์นี้:

1. เปิด Example การออกแบบ ในหน้า 4
2. ระบุการตั้งค่าเครื่องมือ EDA ในหน้า 4
3. สร้างเทมเพลตสคริปต์การตั้งค่า Simulator ในหน้า 5
4. แก้ไขสคริปต์การตั้งค่า Simulator ในหน้า 6
5. รวบรวมและจำลองการออกแบบในหน้า 8
6. View รูปคลื่นสัญญาณ หน้า 9
7. เพิ่มสัญญาณในการจำลอง ในหน้า 11
8. เรียกใช้การจำลองซ้ำในหน้า 12
9. ปรับเปลี่ยนเครื่องมือทดสอบสถานการณ์จำลอง ในหน้า 12

เปิด Exampเลอ ดีไซน์

PLL_RAM เช่นampการออกแบบ le รวมถึงคอร์ Intel FPGA IP เพื่อแสดงให้เห็นถึงโฟลว์การจำลองพื้นฐาน ดาวน์โหลดอดีตampการออกแบบ files และเปิดโครงการในซอฟต์แวร์ Intel Quartus Prime
บันทึก: การเริ่มต้นอย่างรวดเร็วนี้ต้องการความเข้าใจพื้นฐานของไวยากรณ์ภาษาคำอธิบายฮาร์ดแวร์และโฟลว์การออกแบบ Intel Quartus Prime ตามที่อธิบายไว้ในการฝึกอบรมออนไลน์ของ Intel Quartus Prime Pro Edition Foundation

1. ดาวน์โหลดและแตกไฟล์การออกแบบ Quartus_Pro_PLL_RAM.zip เช่นampเล.
2. เรียกใช้ซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชัน 19.4 หรือใหม่กว่า
3. ในการเปิดอดีตampโครงการออกแบบ le คลิก File ➤ เปิดโครงการ เลือกโครงการ pll_ram.qpf fileจากนั้นคลิกตกลง

รูปที่ 2. pll_ram Project ใน Intel Quartus Prime Pro Edition

ระบุการตั้งค่าเครื่องมือ EDA

ระบุการตั้งค่าเครื่องมือ EDA เพื่อสร้างการจำลอง files สำหรับเครื่องจำลองที่รองรับ

1. ในซอฟต์แวร์ Intel Quartus Prime ให้คลิก การมอบหมาย ➤ การตั้งค่า ➤ การตั้งค่าเครื่องมือ EDA
2. ภายใต้ การจำลอง เลือก ModelSim-Intel FPGA เป็นชื่อเครื่องมือ คงการตั้งค่าเริ่มต้นสำหรับรูปแบบสำหรับเอาต์พุต netlist และไดเรกทอรีเอาต์พุต

สร้างเทมเพลตสคริปต์การตั้งค่าโปรแกรมจำลอง

สคริปต์การตั้งค่าโปรแกรมจำลองช่วยให้คุณจำลองคอร์ IP ในการออกแบบของคุณ ทำตามขั้นตอนเหล่านี้เพื่อสร้างเทมเพลตสคริปต์การตั้งค่าโปรแกรมจำลองเฉพาะผู้จำหน่ายสำหรับโมดูล IP ในตัวอย่างampเลอ ดีไซน์. จากนั้น คุณสามารถปรับแต่งเทมเพลตนี้สำหรับเป้าหมายการจำลองเฉพาะของคุณได้

1. ในการคอมไพล์การออกแบบ ให้คลิก การประมวลผล ➤ เริ่มการคอมไพล์ หน้าต่าง Messages จะแสดงเมื่อการคอมไพล์เสร็จสิ้น
2. คลิก เครื่องมือ ➤ สร้างสคริปต์การตั้งค่าโปรแกรมจำลองสำหรับ IP รักษาไดเร็กทอรีเอาต์พุตเริ่มต้นและใช้เส้นทางสัมพัทธ์ทุกครั้งที่เป็นไปได้สำหรับการตั้งค่าสคริปต์การตั้งค่า file. เทมเพลตสคริปต์การตั้งค่าสร้างขึ้นในไดเร็กทอรีที่คุณระบุ

รูปที่ 3 กล่องโต้ตอบ สร้างสคริปต์การตั้งค่าโปรแกรมจำลอง IP

แก้ไขสคริปต์การตั้งค่าโปรแกรมจำลอง

แก้ไขสคริปต์การตั้งค่าโปรแกรมจำลองที่สร้างขึ้นเพื่อเปิดใช้งานคำสั่งเฉพาะที่จำลองแกน IP ในโครงการ

1. ในโปรแกรมแก้ไขข้อความ ให้เปิด /PLL_RAM/mentor/msim_setup.tcl file.
2. สร้างข้อความใหม่ file ด้วยชื่อmentor_example.do และบันทึกไว้ในไดเร็กทอรี /PLL_RAM/mentor/
3. ใน msim_setup.tcl fileคัดลอกส่วนของรหัสที่อยู่ในความเห็น TOP-LEVEL TEMPLATE – BEGIN และ TOP-LEVEL TEMPLATE – END แล้ววางโค้ดนี้ลงใน Mentor_ex ใหม่ample.do file.
4. ใน Mentor_example.do fileให้ลบอักขระปอนด์เดี่ยว (#) ก่อนหน้าบรรทัดที่ไฮไลต์ต่อไปนี้เพื่อเปิดใช้งานคำสั่งการรวบรวม:

รูปที่ 4. ยกเลิกการแสดงความคิดเห็นคำสั่งจำลองที่เน้นในสคริปต์

1. แทนที่บรรทัดต่อไปนี้ใน Mentor_exampสคริปต์ le.do:

ตารางที่ 1. ระบุค่าใน Mentor_example.do สคริปต์

แทนที่บรรทัดนี้	ด้วยไลน์นี้
ตั้งค่า QSYS_SIMDIR	../
วิดีโอบล็อก files>	vlog -vlog01compat -ทำงาน ทำงาน ../PLL_RAM.v vlog -vlog01compat -ทำงาน ทำงาน ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -ทำงาน ทำงาน ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -ทำงาน ทำงาน ../ClockPLL/ClockPLL.v vlog -vlog01compat -ทำงาน ทำงาน ../RAMhub/RAMhub.v vlog -vlog01compat -ทำงาน ทำงาน ../testbench_1.v
ตั้ง TOP_LEVEL_NAME	ตั้ง TOP_LEVEL_NAME tb
วิ่ง -a	เพิ่มคลื่น * view โครงสร้าง view สัญญาณทำงาน - ทั้งหมด

1. บันทึก /PLL_RAM/mentor/mentor_example.do file. รูปต่อไปนี้แสดง Mentor_example.do file หลังจากการแก้ไขเสร็จสิ้น:

รูปที่ 5 เสร็จสิ้นสคริปต์การตั้งค่าการจำลอง IP ระดับบนสุด

รวบรวมและจำลองการออกแบบ

เรียกใช้ Mentor_ex ระดับบนสุดampสคริปต์ le.do ใน ModelSim – ซอฟต์แวร์ Intel FPGA Edition เพื่อรวบรวมและจำลองการออกแบบของคุณ

1. เปิดตัว ModelSim – ซอฟต์แวร์ Intel FPGA Edition ModelSim – Intel FPGA Edition GUI จัดองค์ประกอบของการจำลองของคุณเป็นหน้าต่างและแท็บแยกกัน
2. จากไดเร็กทอรีโปรเจ็กต์ PLL_RAM ให้เปิด testbench_1.v file. ในทำนองเดียวกัน เปิด Mentor/mentor_example.do file.
3. หากต้องการแสดงหน้าต่าง Transcript ให้คลิก View ➤ ทรานสคริป. คุณสามารถป้อนคำสั่งสำหรับ ModelSim – Intel FPGA Edition ได้โดยตรงในหน้าต่าง Transcript
4. พิมพ์คำสั่งต่อไปนี้ในหน้าต่าง Transcript จากนั้นกด Enter: do Mentor_example.do

การออกแบบรวบรวมและจำลองตามข้อกำหนดของคุณใน Mentor_example.no สคริปต์ รูปต่อไปนี้แสดงโปรแกรมจำลอง ModelSim – Intel FPGA Edition:

รูปที่ 6 ModelSim – Intel FPGA Edition GUI

View รูปคลื่นสัญญาณ

ปฏิบัติตามขั้นตอนเหล่านี้เพื่อ view สัญญาณในรูปคลื่นจำลองของ testbench_1.v:

1. คลิกหน้าต่าง Wave รูปแบบของคลื่นจำลองสิ้นสุดที่ 11030 ns ตามที่ Testbench ระบุ หน้าต่าง Wave แสดงรายการสัญญาณ CLOCK, WE, OFFSET, RESET_N และ RD_DATA

รูปที่ 7 ModelSim – Intel FPGA Edition Wave Window

1. ถึง view สัญญาณในการออกแบบ pll_ram.v ระดับบนสุด ให้คลิกแท็บ Sim หน้าต่าง Sim จะซิงโครไนซ์กับหน้าต่าง Objects

รูปที่ 8 ModelSim – Intel FPGA Edition Sim และ Objects Windows

1. ถึง view สัญญาณโมดูลระดับบนสุด ขยายโฟลเดอร์ tb ในแท็บออบเจกต์ ในทำนองเดียวกัน ขยายโฟลเดอร์ Test1 หน้าต่าง Objects จะแสดงสัญญาณ UP_module, DOWN_module, PLL_module และ RAM_module
2. ในหน้าต่าง Sim คลิกโมดูลภายใต้ Test1 เพื่อแสดงสัญญาณของโมดูลในหน้าต่าง Objects
3. View ห้องสมุดจำลอง fileในหน้าต่าง Library

รูปที่ 9 ModelSim – หน้าต่างไลบรารี Intel FPGA Edition

เพิ่มสัญญาณในการจำลอง

สัญญาณ CLOCK, WE, OFFSET, RESET_N และ RD_DATA จะปรากฏขึ้นโดยอัตโนมัติในหน้าต่าง Wave เนื่องจากการออกแบบระดับบนสุดจะกำหนด I/O เหล่านี้ นอกจากนี้ คุณสามารถเลือกเพิ่มสัญญาณภายในให้กับการจำลองได้

1. ในหน้าต่าง Objects ให้ค้นหาโมดูล UP_module, DOWN_module, PLL_module และ RAM_module
2. ในหน้าต่าง Objects เลือก RAM_module อินพุตและเอาต์พุตของโมดูลคือ
3. แสดง.

รูปที่ 10 เพิ่มสัญญาณไปยังหน้าต่าง Wave

1. ในการเพิ่มสัญญาณภายในระหว่างโมดูล RAM แบบ down-counter และ dual-port ให้คลิกขวาที่ rdaddress แล้วคลิก Add Wave
2. ในการเพิ่มสัญญาณภายในระหว่างโมดูล up-counter และ dual-port RAM ให้คลิกขวาที่ wraddress แล้วคลิก Add Wave หรือคุณสามารถลากและวางสัญญาณเหล่านี้จากหน้าต่าง Objects ไปยังหน้าต่าง Wave
3. หากต้องการสร้างรูปคลื่นสำหรับสัญญาณใหม่ที่คุณเพิ่ม ให้คลิกจำลอง ➤ เรียกใช้ ➤ ดำเนินการต่อ

เรียกใช้การจำลองซ้ำ

คุณต้องเรียกใช้การจำลองอีกครั้งหากคุณทำการเปลี่ยนแปลงการตั้งค่าการจำลอง เช่น การเพิ่มสัญญาณไปยังหน้าต่าง Wave หรือแก้ไข testbench_1.v file. ทำตามขั้นตอนเหล่านี้เพื่อรันการจำลองอีกครั้ง:

1. ในตัวจำลอง ModelSim – Intel FPGA Edition ให้คลิก จำลอง ➤ รีสตาร์ท คงตัวเลือกเริ่มต้นไว้ แล้วคลิก ตกลง ตัวเลือกเหล่านี้จะล้างรูปคลื่นและเริ่มเวลาจำลองใหม่ ในขณะที่ยังคงสัญญาณและการตั้งค่าที่จำเป็นไว้
   บันทึก: หรือคุณสามารถรัน /PLL_RAM/mentor/mentor_ex อีกครั้งampสคริปต์ le.do เพื่อเรียกใช้การจำลองอีกครั้งที่บรรทัดคำสั่ง
2. คลิก จำลอง ➤ เรียกใช้ ➤ เรียกใช้ - ทั้งหมด testbench_1.v file จำลองตามข้อกำหนดของ Testbench หากต้องการจำลองต่อ ให้คลิกจำลอง ➤ เรียกใช้ ➤ ดำเนินการต่อ คำสั่งนี้ดำเนินการจำลองต่อไปจนกว่าคุณจะคลิกปุ่มหยุด

ปรับเปลี่ยนม้านั่งทดสอบการจำลอง

testbench_1.v เช่นample testbench ทดสอบชุดเงื่อนไขและกรณีทดสอบเฉพาะเท่านั้น คุณสามารถแก้ไข testbench_1.v ได้ด้วยตนเอง file ในตัวจำลอง ModelSim – Intel FPGA Edition เพื่อทดสอบกรณีและเงื่อนไขอื่นๆ:

1. เปิด testbench_1.v file ในโปรแกรมจำลอง ModelSim – Intel FPGA Edition
2. คลิกขวาใน testbench_1.v file เพื่อยืนยันว่าไฟล์ file ไม่ได้ตั้งค่าเป็นแบบอ่านอย่างเดียว
3. ป้อนและบันทึกพารามิเตอร์ testbench เพิ่มเติมใน testbench_1.v file.
4. หากต้องการสร้างรูปคลื่นสำหรับม้านั่งทดสอบที่คุณแก้ไข ให้คลิกจำลอง ➤ เริ่มใหม่
5. คลิก จำลอง ➤ เรียกใช้ ➤ เรียกใช้ - ทั้งหมด

ModelSim – ประวัติการแก้ไขเริ่มต้นอย่างรวดเร็วของการจำลอง Intel FPGA Edition

เวอร์ชันเอกสาร	รุ่น Intel Quartus Prime	การเปลี่ยนแปลง
2019.12.30	19.4	• อัปเดตขั้นตอนและภาพหน้าจอสำหรับ Intel Quartus Prime Pro Edition เวอร์ชัน 19.4 • ปรับปรุงการออกแบบเช่นample file ลิงค์และเนื้อหา
2018.09.25	18.0	แก้ไขข้อผิดพลาดทางไวยากรณ์ใน Mentor_example.do สคริปต์
2018.05.07	18.0	ลบขั้นตอนที่ไม่จำเป็นออกจาก เรียกใช้การจำลองที่บรรทัดคำสั่ง ขั้นตอน.
2017.07.15	17.1	การเปิดตัวครั้งแรก

อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมาย Intel อื่นๆ เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่รับผิดชอบหรือรับผิดใดๆ ที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใดๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใดๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ

• ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น

เอกสาร / แหล่งข้อมูล

การจำลอง Intel UG-20093 ModelSim FPGA Edition [พีดีเอฟ] คู่มือการใช้งาน UG-20093 การจำลอง ModelSim FPGA Edition, UG-20093, การจำลอง ModelSim FPGA Edition, การจำลอง FPGA Edition, การจำลอง Edition

อ้างอิง

• คู่มือการใช้งาน