Intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* - Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Stu documentu mostra cumu simulà un disignu Intel® Quartus® Prime Pro Edition in u simulatore ModelSim* - Intel FPGA Edition. A simulazione di cuncepimentu verifica u vostru disignu prima di prugrammazione di u dispositivu. U software Intel Quartus Prime genera simulazione files per i simulatori EDA supportati durante a compilazione di cuncepimentu.
Figura 1. ModelSim - Intel FPGA Edition

A simulazione di design implica a generazione di simulazione files, cumpilà mudelli di simulazione, eseguendu a simulazione, è viewà i risultati. I seguenti passi descrizanu stu flussu:

1. Aprite l'Example Design a pagina 4
2. Specificate i paràmetri di l'utillita EDA à a pagina 4
3. Generate un Template di Script di Setup Simulator à a pagina 5
4. Mudificà u Script di Setup Simulator à a pagina 6
5. Cumpilà è simula u disignu à a pagina 8
6. View Forme d'onda di segnale a pagina 9
7. Aggiungere i segnali alla simulazione a pagina 11
8. Ripete a simulazione a pagina 12
9. Mudificà u bancu di prova di simulazione à a pagina 12

Aprite l'Exampu Design

U PLL_RAM exampu disignu include core Intel FPGA IP per dimustrà u flussu di simulazione di basa. Scaricate l'exampu disignu files è apre u prughjettu in u software Intel Quartus Prime.
Nota: Questu Quick-Start richiede una cunniscenza basica di a sintassi di a lingua di descrizzione di hardware è u flussu di cuncepimentu Intel Quartus Prime, cum'è l'Intel Quartus Prime Pro Edition Foundation Online Training descrive.

1. Scaricate è scumpressate u disignu Quartus_Pro_PLL_RAM.zip example.
2. Lanciate u software Intel Quartus Prime Pro Edition versione 19.4 o più tardi.
3. Per apre l'exampu prughjettu di disignu, cliccate File ➤ Open Project, selezziunate u prughjettu pll_ram.qpf file, è dopu cliccate OK.

Figura 2. pll_ram Project in l'Intel Quartus Prime Pro Edition

Specificate i paràmetri di l'EDA Tool

Specificate i paràmetri di l'utillita EDA per generà simulazione files per i simulatori supportati.

1. In u software Intel Quartus Prime, cliccate Assignments ➤ Settings ➤ EDA Tool Settings.
2. Sottu Simulazione, selezziunate ModelSim-Intel FPGA cum'è u nome di l'uttellu. Mantene i paràmetri predeterminati per u Formatu per a netlist di output è u cartulare di output.

Generate un Template di Script di Setup Simulator

I script di configurazione di simulatore vi aiutanu à simule i core IP in u vostru disignu. Segui questi passi per generà u mudellu di script di configurazione di simulatore specificu di u venditore per i moduli IP in l'exampu disignu. Pudete tandu persunalizà stu mudellu per i vostri scopi di simulazione specifichi.

1. Per cumpilà u disignu, cliccate Trattamentu ➤ Start Compilation. A finestra di i missaghji indica quandu a compilazione hè cumpleta.
2. Cliccate Strumenti ➤ Generate Simulator Setup Script for IP. Mantene u cartulare di Output predeterminatu è Aduprate percorsi relative ogni volta chì hè pussibule l'impostazione per u script di setup file. U mudellu di script di setup genera in u cartulare chì specificate.

Figura 3. Generate Simulator Setup Scripts IP Dialog Box

Mudificà u Script di Setup Simulator

Mudificà u script di configurazione di simulatore generatu per attivà cumandamenti specifichi chì simulanu i core IP in u prugettu.

1. In un editore di testu, apre u /PLL_RAM/mentor/msim_setup.tcl file.
2. Crea un novu testu file cù u nome mentor_example.do è salvate in u cartulare /PLL_RAM/mentor/.
3. In u msim_setup.tcl file, Copià a sezione di codice chjusa in i cumenti TOP-LEVEL TEMPLATE - BEGIN è TOP-LEVEL TEMPLATE - END, è poi incollà stu codice in u novu mentor_example.do file.
4. In u mentor_example.do file, sguassate i caratteri unichi di libbra (#) chì precedenu e seguenti linee evidenziate per attivà i cumandamenti di compilazione:

Figura 4. Uncomment Highlighted Simulation Commands in u Script

1. Sustituisce e seguenti linee in mentor_exampscript le.do:

Table 1. Specificate i Valori in u mentor_example.do Script

Sustituisce sta Linea	Cù sta Linea
stabilisce QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
stabilisce TOP_LEVEL_NAME	set TOP_LEVEL_NAME tb
corre -a	aghjunghje onda * view struttura view signali run -all

1. Salvate u /PLL_RAM/mentor/mentor_example.do file. A figura seguente mostra u mentor_example.do file dopu chì e revisioni sò finite:

Figura 5. Script di stallazione di simulazione IP di u livellu cumpletu

Cumpilà è simula u disignu

Eseguite u mentor_ex di primu livelluample.do script in u software ModelSim - Intel FPGA Edition per cumpilà è simulà u vostru disignu.

1. Lanciate u software ModelSim - Intel FPGA Edition. U ModelSim - Intel FPGA Edition GUI urganizeghja l'elementi di a vostra simulazione in finestre è tabulazioni separati.
2. Da u cartulare di prughjettu PLL_RAM, apre u testbench_1.v file. In listessu modu, apre u mentor/mentor_example.do file.
3. Per vede a finestra di Trascrizione, cliccate View ➤ Trascrizione. Pudete inserisce cumandamenti per ModelSim - Intel FPGA Edition direttamente in a finestra di Trascrizione.
4. Scrivite u cumandimu seguitu in a finestra di Trascrizione è poi appughjà Enter: do mentor_example.do

U disignu compila è simula, secondu e vostre specificazioni in u mentor_example.no script. A figura seguente mostra u simulatore ModelSim - Intel FPGA Edition:

Figura 6. ModelSim - Intel FPGA Edition GUI

View Forme d'onda di signale

Segui sti passi per view segnali in a forma d'onda di simulazione testbench_1.v:

1. Cliccate nantu à a finestra Wave. A forma d'onda di simulazione finisce à 11030 ns, cum'è u testbench specifica. A finestra Wave liste i signali CLOCK, WE, OFFSET, RESET_N è RD_DATA.

Figura 7. ModelSim - Intel FPGA Edition Wave Window

1. À view i signali in u disignu pll_ram.v di primu livellu, cliccate nantu à a tabulazione Sim. A finestra Sim sincronizeghja cù a finestra Oggetti.

Figura 8. ModelSim - Intel FPGA Edition Sim è Objects Windows

1. À view i signali di u modulu di livellu superiore, espansione u cartulare tb in a tabulazione Objects. In listessu modu, espansione u cartulare Test1. A finestra Oggetti mostra i segnali UP_module, DOWN_module, PLL_module è RAM_module.
2. In a finestra Sim, cliccate un modulu sottu Test1 per vede i signali di u modulu in a finestra di l'Oggetti.
3. View a biblioteca di simulazione files in a finestra di a Biblioteca.

Figura 9. ModelSim - Intel FPGA Edition Library Window

Aghjunghje signali à a simulazione

I segnali CLOCK, WE, OFFSET, RESET_N è RD_DATA appariscenu automaticamente in a finestra Wave perchè u disignu di u primu livellu definisce questi I / O. Inoltre, pudete eventualmente aghjunghje signali interni à a simulazione.

1. In a finestra Oggetti, localizza i moduli UP_module, DOWN_module, PLL_module è RAM_module.
2. In a finestra Oggetti, selezziunate RAM_module. L'inputs è outputs di u modulu sò
3. visualizazione.

Figura 10. Add Signals To Wave Window

1. Per aghjunghje i segnali internu trà u modulu RAM di u cuntatore è u duale portu, fate un clic right rdaddress è dopu cliccate Add Wave.
2. Per aghjunghje i segnali interni trà u modulu RAM up-counter è dual-port, cliccate right-click wraddress è dopu cliccate Add Wave. In alternativa, pudete arrastà è sguassate sti signali da a finestra Oggetti à a finestra Wave.
3. Per generà e forme d'onda per i novi signali chì aghjunghje, cliccate Simulate ➤ Run ➤ Continue.

Ripeti a simulazione

Duvete riavvià a simulazione se fate cambiamenti à a cunfigurazione di simulazione, cum'è l'aghjunghje signali à a finestra Wave, o mudificà u testbench_1.v file. Segui questi passi per riavvià a simulazione:

1. In u simulatore ModelSim - Intel FPGA Edition, cliccate Simulate ➤ Restart. Mantene l'opzioni predeterminate è cliccate OK. Queste opzioni sguassate e forme d'onda è ripigliate u tempu di simulazione, mantenendu i segnali è i paràmetri necessarii.
   Nota: In alternativa, pudete ripigliate u /PLL_RAM/mentor/mentor_example.do script per riavvià a simulazione à a linea di cummanda.
2. Cliccate Simulate ➤ Run ➤ Run -all. U testbench_1.v file simula secondu e specificazioni di testbench. Per cuntinuà a simulazione, cliccate Simulate ➤ Run ➤ Continue. Stu cumanda cuntinueghja a simulazione finu à cliccà u buttone Stop.

Mudificà u Testbench di Simulazione

U testbench_1.v example testbench prova solu un settore specificu di cundizioni è casi di prova. Pudete edità manualmente u testbench_1.v file in u ModelSim - Simulatore Intel FPGA Edition per pruvà altri casi è cundizioni:

1. Aprite u testbench_1.v file in u simulatore ModelSim - Intel FPGA Edition.
2. Cliccate right-click in u testbench_1.v file per cunfirmà chì u file ùn hè micca stabilitu à Read Only.
3. Inserite è salvate qualsiasi parametri di testbench supplementari in u testbench_1.v file.
4. Per generà e forme d'onda per un testbench chì mudificà, cliccate Simulate ➤ Restart.
5. Cliccate Simulate ➤ Run ➤ Run -all.

ModelSim - Intel FPGA Edition Simulation Quick-Start Revision History

Versione di documentu	Version Intel Quartus Prime	Cambiamenti
2019.12.30	19.4	• Passi è screenshots aghjurnati per a versione Intel Quartus Prime Pro Edition 19.4. • Design aghjurnatu example file ligame è cuntenutu.
2018.09.25	18.0	Errori di sintassi curretti in mentor_example.do Script.
2018.05.07	18.0	Eliminatu u passu inutile Eseguite a simulazione in a linea di comando prucedura.
2017.07.15	17.1	Liberazione iniziale.

Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di cunfidendu qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.

• Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.

Documenti / Risorse

Intel UG-20093 ModelSim FPGA Edition Simulation [pdfGuida di l'utente UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referenze

• Manuale d'usu