intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Schnellstart Intel® Quartus® Prime Pro Edition

Dieses Dokument zeigt, wie Sie ein Intel® Quartus® Prime Pro Edition-Design im ModelSim* – Intel FPGA Edition-Simulator simulieren. Die Designsimulation überprüft Ihr Design vor der Geräteprogrammierung. Die Intel Quartus Prime-Software generiert Simulationen files für unterstützte EDA-Simulatoren während der Designkompilierung.
Abbildung 1. ModelSim – Intel FPGA Edition

Die Entwurfssimulation umfasst die Generierung von files, Kompilieren von Simulationsmodellen, Ausführen der Simulation und viewdie Ergebnisse. Die folgenden Schritte beschreiben diesen Ablauf:

1. Öffnen Sie das Example Gestaltung auf Seite 4
2. Festlegen der EDA-Tool-Einstellungen auf Seite 4
3. Generieren einer Simulator-Setup-Skriptvorlage auf Seite 5
4. Ändern Sie das Simulator-Setup-Skript auf Seite 6
5. Kompilieren und simulieren Sie das Design auf Seite 8
6. View Signalwellenformen auf Seite 9
7. Hinzufügen von Signalen zur Simulation auf Seite 11
8. Simulation erneut ausführen auf Seite 12
9. Ändern der Simulationstestbench auf Seite 12

Öffnen Sie das Exampdas Design

Das PLL_RAM zampDas Design enthält Intel FPGA IP-Kerne, um den grundlegenden Simulationsablauf zu demonstrieren. Laden Sie das Beispiel herunterampdas Design files und öffnen Sie das Projekt in der Intel Quartus Prime-Software.
Notiz: Dieser Schnellstart erfordert ein grundlegendes Verständnis der Syntax der Hardwarebeschreibungssprache und des Intel Quartus Prime-Designflusses, wie im Intel Quartus Prime Pro Edition Foundation Online-Training beschrieben.

1. Laden Sie das Quartus_Pro_PLL_RAM.zip-Design-Ex herunter und entpacken Sie esample.
2. Starten Sie die Intel Quartus Prime Pro Edition-Softwareversion 19.4 oder höher.
3. Um die Ex zu öffnenampKlicken Sie auf das Designprojekt File ➤ Projekt öffnen, wählen Sie das Projekt pll_ram.qpf aus fileund klicken Sie dann auf „OK“.

Abbildung 2. pll_ram-Projekt in der Intel Quartus Prime Pro Edition

Geben Sie die EDA-Tool-Einstellungen an

Geben Sie EDA-Tooleinstellungen an, um eine Simulation zu generieren files für unterstützte Simulatoren.

1. Klicken Sie in der Intel Quartus Prime-Software auf Zuweisungen ➤ Einstellungen ➤ EDA-Tool-Einstellungen.
2. Wählen Sie unter Simulation ModelSim-Intel FPGA als Tool-Namen aus. Behalten Sie die Standardeinstellungen für Format für Ausgabenetzliste und Ausgabeverzeichnis bei.

Generieren Sie eine Simulator-Setup-Skriptvorlage

Simulator-Setup-Skripte helfen Ihnen, die IP-Kerne in Ihrem Design zu simulieren. Befolgen Sie diese Schritte, um die anbieterspezifische Simulator-Setup-Skriptvorlage für die IP-Module im Beispiel zu generieren.ample design. Sie können diese Vorlage dann an Ihre spezifischen Simulationsziele anpassen.

1. Um das Design zu kompilieren, klicken Sie auf Processing ➤ Compilation starten. Das Meldungsfenster zeigt an, wann die Kompilierung abgeschlossen ist.
2. Klicken Sie auf Extras ➤ Simulator-Setup-Skript für IP generieren. Behalten Sie das Standardausgabeverzeichnis und die Einstellung Relative Pfade wann immer möglich verwenden für das Setup-Skript bei file. Die Setup-Skriptvorlage wird in dem von Ihnen angegebenen Verzeichnis generiert.

Abbildung 3. Dialogfeld „Generate Simulator Setup Scripts IP“.

Ändern des Simulator-Setup-Skripts

Ändern Sie das generierte Simulator-Setup-Skript, um bestimmte Befehle zu aktivieren, die die IP-Kerne im Projekt simulieren.

1. Öffnen Sie in einem Texteditor die Datei /PLL_RAM/mentor/msim_setup.tcl file.
2. Erstellen Sie einen neuen Text file mit dem Namen mentor_example.do und speichern Sie es im Verzeichnis /PLL_RAM/mentor/.
3. In der msim_setup.tcl file, kopieren Sie den Codeabschnitt, der in den Kommentaren TOP-LEVEL TEMPLATE – BEGIN und TOP-LEVEL TEMPLATE – END eingeschlossen ist, und fügen Sie diesen Code dann in die neue mentor_example.do file.
4. Im mentor_example.do filelöschen Sie das einzelne Rautezeichen (#) vor den folgenden hervorgehobenen Zeilen, um Kompilierungsbefehle zu aktivieren:

Abbildung 4. Kommentieren Sie hervorgehobene Simulationsbefehle im Skript aus

1. Ersetzen Sie die folgenden Zeilen in der mentor_example.do-Skript:

Tabelle 1. Werte in mentor_ex angebenample.do-Skript

Ersetzen Sie diese Zeile	Mit dieser Linie
QSYS_SIMDIR festlegen	../
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
TOP_LEVEL_NAME festlegen	setze TOP_LEVEL_NAME tb
laufe -a	Welle hinzufügen * view Struktur view Signale laufen -alle

1. Speichern Sie /PLL_RAM/mentor/mentor_example.do file. Die folgende Abbildung zeigt den mentor_example.do file nach Abschluss der Überarbeitung:

Abbildung 5. Abgeschlossenes Top-Level-IP-Simulations-Setup-Skript

Kompilieren und simulieren Sie das Design

Führen Sie die oberste Ebene mentor_ex ausample.do-Skript in der Software ModelSim – Intel FPGA Edition zum Kompilieren und Simulieren Ihres Designs.

1. Starten Sie die Software ModelSim – Intel FPGA Edition. Die grafische Benutzeroberfläche von ModelSim – Intel FPGA Edition organisiert die Elemente Ihrer Simulation in separaten Fenstern und Registerkarten.
2. Öffnen Sie im PLL_RAM-Projektverzeichnis die Datei testbench_1.v file. Öffnen Sie auf ähnliche Weise die Datei mentor/mentor_example.do file.
3. Um das Transcript-Fenster anzuzeigen, klicken Sie auf View ➤ Transkript. Sie können Befehle für ModelSim – Intel FPGA Edition direkt im Transkriptfenster eingeben.
4. Geben Sie den folgenden Befehl in das Transcript-Fenster ein und drücken Sie dann die Eingabetaste: do mentor_example.do

Der Entwurf wird nach Ihren Vorgaben kompiliert und simuliert im mentor_example.no-Skript. Die folgende Abbildung zeigt den ModelSim – Intel FPGA Edition-Simulator:

Abbildung 6. ModelSim – Intel FPGA Edition-GUI

View Signalwellenformen

Befolgen Sie diese Schritte, um view Signale in der Simulationswellenform testbench_1.v:

1. Klicken Sie auf das Wave-Fenster. Die Simulationswellenform endet bei 11030 ns, wie die Testbench vorgibt. Das Wave-Fenster listet die Signale CLOCK, WE, OFFSET, RESET_N und RD_DATA auf.

Abbildung 7. ModelSim – Intel FPGA Edition Wave-Fenster

1. Zu view Klicken Sie auf die Registerkarte Sim, um die Signale im pll_ram.v-Design der obersten Ebene anzuzeigen. Das Sim-Fenster wird mit dem Objektfenster synchronisiert.

Abbildung 8. ModelSim – Intel FPGA Edition Sim und Objekte Windows

1. Zu view Um die Signale des Moduls der obersten Ebene anzuzeigen, erweitern Sie den Ordner tb auf der Registerkarte „Objekte“. Erweitern Sie auf ähnliche Weise den Ordner Test1. Im Fenster „Objekte“ werden die Signale UP_module, DOWN_module, PLL_module und RAM_module angezeigt.
2. Klicken Sie im Sim-Fenster auf ein Modul unter Test1, um die Signale des Moduls im Objektfenster anzuzeigen.
3. View die Simulationsbibliothek files im Bibliotheksfenster.

Abbildung 9. ModelSim – Intel FPGA Edition-Bibliotheksfenster

Signale zur Simulation hinzufügen

Die Signale CLOCK, WE, OFFSET, RESET_N und RD_DATA erscheinen automatisch im Wave-Fenster, weil das Top-Level-Design diese I/O definiert. Darüber hinaus können Sie der Simulation optional interne Signale hinzufügen.

1. Suchen Sie im Objektfenster die Module UP_module, DOWN_module, PLL_module und RAM_module.
2. Wählen Sie im Fenster Objekte RAM_module aus. Die Ein- und Ausgänge des Moduls sind
3. Anzeige.

Abbildung 10. Signale zum Wave-Fenster hinzufügen

1. Um die internen Signale zwischen dem Abwärtszähler und dem Dual-Port-RAM-Modul hinzuzufügen, klicken Sie mit der rechten Maustaste auf rdaddress und dann auf „Wave hinzufügen“.
2. Um die internen Signale zwischen dem Aufwärtszähler und dem Dual-Port-RAM-Modul hinzuzufügen, klicken Sie mit der rechten Maustaste auf wraddress und dann auf Wave hinzufügen. Alternativ können Sie diese Signale per Drag & Drop aus dem Objektfenster in das Wave-Fenster ziehen.
3. Klicken Sie zum Generieren der Wellenformen für die neuen Signale, die Sie hinzufügen, auf Simulieren ➤ Ausführen ➤ Fortfahren.

Simulation erneut ausführen

Sie müssen die Simulation erneut ausführen, wenn Sie Änderungen am Simulationssetup vornehmen, wie z. B. das Hinzufügen von Signalen zum Wave-Fenster oder das Ändern von testbench_1.v file. Befolgen Sie diese Schritte, um die Simulation erneut auszuführen:

1. Klicken Sie im ModelSim – Intel FPGA Edition-Simulator auf Simulieren ➤ Neustart. Behalten Sie die Standardoptionen bei und klicken Sie auf OK. Diese Optionen löschen die Wellenformen und starten die Simulationszeit neu, wobei die erforderlichen Signale und Einstellungen beibehalten werden.
   Notiz: Alternativ können Sie /PLL_RAM/mentor/mentor_ex erneut ausführen.ample.do-Skript zum erneuten Ausführen der Simulation über die Befehlszeile.
2. Klicken Sie auf Simulieren ➤ Ausführen ➤ Ausführen -alle. Die Testbench_1.v file simuliert gemäß den Prüfstandsspezifikationen. Um die Simulation fortzusetzen, klicken Sie auf Simulieren ➤ Ausführen ➤ Weiter. Dieser Befehl setzt die Simulation fort, bis Sie auf die Schaltfläche Stopp klicken.

Ändern der Simulationstestbench

Das testbench_1.v exampDie Testbench testet nur einen bestimmten Satz von Bedingungen und Testfällen. Sie können die Datei testbench_1.v manuell bearbeiten. file im ModelSim – Intel FPGA Edition-Simulator, um andere Fälle und Bedingungen zu testen:

1. Öffnen Sie testbench_1.v file im ModelSim – Intel FPGA Edition-Simulator.
2. Klicken Sie mit der rechten Maustaste in testbench_1.v file um zu bestätigen, dass die file ist nicht auf „Nur Lesen“ eingestellt.
3. Geben Sie alle zusätzlichen Testbench-Parameter ein und speichern Sie sie in der Datei testbench_1.v. file.
4. Klicken Sie zum Generieren der Wellenformen für einen von Ihnen geänderten Teststand auf Simulieren ➤ Neustart.
5. Klicken Sie auf Simulieren ➤ Ausführen ➤ Alles ausführen.

ModelSim – Intel FPGA Edition Simulation Schnellstart Revisionsverlauf

Dokumentversion	Intel Quartus Prime-Version	Änderungen
2019.12.30	19.4	• Aktualisierte Schritte und Screenshots für Intel Quartus Prime Pro Edition Version 19.4. • Aktualisiertes Design, z. B.ample file Link und Inhalt.
2018.09.25	18.0	Syntaxfehler in mentor_ex behobenample.do-Skript.
2018.05.07	18.0	Unnötigen Schritt entfernt aus Ausführen der Simulation über die Befehlszeile Verfahren.
2017.07.15	17.1	Erstveröffentlichung.

Intel Corporation. Alle Rechte vorbehalten. Intel, das Intel-Logo und andere Intel-Marken sind Marken der Intel Corporation oder ihrer Tochtergesellschaften. Intel garantiert die Leistung seiner FPGA- und Halbleiterprodukte gemäß den aktuellen Spezifikationen gemäß Intels Standardgewährleistung, behält sich jedoch das Recht vor, jederzeit ohne Vorankündigung Änderungen an Produkten und Diensten vorzunehmen. Intel übernimmt keine Verantwortung oder Haftung, die sich aus der Anwendung oder Verwendung von hierin beschriebenen Informationen, Produkten oder Diensten ergeben, es sei denn, Intel hat ausdrücklich schriftlich zugestimmt. Intel-Kunden wird empfohlen, die neueste Version der Gerätespezifikationen zu beschaffen, bevor sie sich auf veröffentlichte Informationen verlassen und bevor sie Produkte oder Dienstleistungen bestellen.

• Bei anderen Namen und Marken kann es sich um das Eigentum Dritter handeln.

Dokumente / Ressourcen

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Benutzerhandbuch UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Verweise

• Bedienungsanleitung