intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim * - Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Dit dokumint toant hoe't jo in Intel® Quartus® Prime Pro Edition-ûntwerp simulearje kinne yn 'e ModelSim * - Intel FPGA Edition-simulator. Untwerpsimulaasje ferifiearret jo ûntwerp foar apparaatprogrammearring. De Intel Quartus Prime-software genereart simulaasje files foar stipe EDA simulators tidens ûntwerp kompilaasje.
figuer 1. ModelSim - Intel FPGA Edition

Untwerpsimulaasje omfettet it generearjen fan simulaasje files, it gearstallen fan simulaasjemodellen, it útfieren fan de simulaasje, en viewde resultaten. De folgjende stappen beskriuwe dizze stream:

1. Iepenje de Example Design op side 4
2. Spesifisearje EDA-arkynstellingen op side 4
3. Generearje in Simulator Setup Script Template op side 5
4. Feroarje it Simulator Setup Script op side 6
5. Kompilearje en simulearje it ûntwerp op side 8
6. View Signalwaveforms op side 9
7. Foegje sinjalen ta oan de simulaasje op side 11
8. Rerun Simulaasje op side 12
9. Feroarje de Simulaasje Testbench op side 12

Iepenje de Example Design

De PLL_RAM example design omfiemet Intel FPGA IP kearnen foar in demonstrearje de basis simulaasje flow. Download de eksampit ûntwerp files en iepenje it projekt yn 'e Intel Quartus Prime software.
Noat: Dizze Quick-Start fereasket in basisbegryp fan hardware-beskriuwingstaalsyntaksis en de Intel Quartus Prime-ûntwerpstream, lykas de Intel Quartus Prime Pro Edition Foundation Online Training beskriuwt.

1. Download en unzip it Quartus_Pro_PLL_RAM.zip-ûntwerp bglample.
2. Start de Intel Quartus Prime Pro Edition-softwareferzje 19.4 of letter.
3. Om de eksample design projekt, klik File ➤ Iepenje Project, selektearje it pll_ram.qpf-projekt file, en klik dan op OK.

figuer 2. pll_ram Project yn de Intel Quartus Prime Pro Edition

Spesifisearje EDA Tool Ynstellings

Spesifisearje EDA-arkynstellingen om simulaasje te generearjen files foar stipe simulators.

1. Klikje yn de Intel Quartus Prime-software op Opdrachten ➤ Ynstellings ➤ EDA-arkynstellingen.
2. Under Simulaasje, selektearje ModelSim-Intel FPGA as de Tool namme. Behâld de standertynstellingen foar Formaat foar útfier netlist en útfiermap.

Generearje in Simulator Setup Script Template

Simulator-opsetskripts helpe jo de IP-kearnen yn jo ûntwerp te simulearjen. Folgje dizze stappen foar it generearjen fan de ferkeaper-spesifike simulator opset skriptsjabloan foar de IP modules yn de eksampit ûntwerp. Jo kinne dan dizze sjabloan oanpasse foar jo spesifike simulaasjedoelen.

1. Om it ûntwerp te kompilearjen, klikje op Ferwurkjen ➤ Kompilaasje begjinne. It berjochtenfinster jout oan wannear't kompilaasje foltôge is.
2. Klik Tools ➤ Generearje Simulator Setup Script foar IP. Bewarje de standert útfiermap en Brûk relative paden wannear mooglik ynstelling foar it opsetskript file. It opsetskriptsjabloan genereart yn 'e map dy't jo oantsjutte.

figuer 3. Generearje Simulator Setup Scripts IP dialoochfinster

Feroarje it Simulator Setup Script

Feroarje it oanmakke simulatoropsetskript om spesifike kommando's yn te skeakeljen dy't de IP-kearnen yn it projekt simulearje.

1. Yn in tekstbewurker iepenje de /PLL_RAM/mentor/msim_setup.tcl file.
2. Meitsje in nije tekst file mei de namme mentor_example.do en bewarje it yn de map /PLL_RAM/mentor/.
3. Yn de msim_setup.tcl file, kopiearje de seksje fan koade ynsletten binnen de opmerkings TOP-LEVEL TEMPLATE - BEGIN en TOP-LEVEL TEMPLATE - END, en plak dizze koade dan yn 'e nije mentor_example.do file.
4. Yn de mentor_example.do file, wiskje de inkele pûn (#) tekens foarôfgeand oan de folgjende markearre rigels om kompilaasjekommando's yn te skeakeljen:

figuer 4. Uncomment markearre simulaasje kommando's yn it skript

1. Ferfange de folgjende rigels yn 'e mentor_example.do skript:

Tabel 1. Spesifisearje Wearden yn de mentor_example.do Skript

Ferfang dizze Line	Mei dizze Line
set QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -wurk wurk ../PLL_RAM.v vlog -vlog01compat -wurk wurk ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -wurk wurk ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -wurk wurk ../ClockPLL/ClockPLL.v vlog -vlog01compat -wurk wurk ../RAMhub/RAMhub.v vlog -vlog01compat -wurk wurk ../testbench_1.v
set TOP_LEVEL_NAME yn	set TOP_LEVEL_NAME tb
rinne -a	add wave * view struktuer view sinjalen rinne -all

1. Bewarje de /PLL_RAM/mentor/mentor_example.do file. De folgjende figuer lit de mentor_ex sjenample.do file neidat ferzjes foltôge binne:

figuer 5. Completed Top-Level IP Simulation Setup Skript

Kompilearje en simulearje it ûntwerp

Rinne de mentor_ex op it heechste nivoample.do-skript yn 'e ModelSim - Intel FPGA Edition-software om jo ûntwerp te kompilearjen en te simulearjen.

1. Start de ModelSim - Intel FPGA Edition-software. De ModelSim - Intel FPGA Edition GUI organisearret de eleminten fan jo simulaasje yn aparte finsters en ljeppers.
2. Ut PLL_RAM projekt triemtafel, iepenje de testbench_1.v file. Op deselde manier iepenje de mentor / mentor_example.do file.
3. Klikje om it transkripsjefinster wer te jaan View ➤ Transkripsje. Jo kinne kommando's foar ModelSim - Intel FPGA Edition direkt yn it Transcript-finster ynfiere.
4. Typ it folgjende kommando yn it transkripsjefinster en druk dan op Enter: do mentor_example.do

It ûntwerp kompilearret en simulearret, neffens jo spesifikaasjes yn 'e mentor_example.no skript. De folgjende figuer lit de ModelSim - Intel FPGA Edition-simulator sjen:

figuer 6. ModelSim - Intel FPGA Edition GUI

View Signal Waveforms

Folgje dizze stappen om view sinjalen yn 'e testbench_1.v simulaasjegolffoarm:

1. Klikje op it Wave-finster. De simulaasjegolffoarm einiget op 11030 ns, lykas de testbank spesifisearret. It Wave-finster listet de CLOCK, WE, OFFSET, RESET_N, en RD_DATA sinjalen.

figuer 7. ModelSim - Intel FPGA Edition Wave Finster

1. Nei view de sinjalen yn de top-nivo pll_ram.v design, klik op de Sim ljepper. It Sim-finster syngronisearret mei it Objektfinster.

figuer 8. ModelSim - Intel FPGA Edition Sim en Objekten Windows

1. Nei view de top-nivo module sinjalen, wreidzje de tb map yn de Objekten ljepper. Wreidzje op deselde manier de map Test1 út. It objektfinster toant de UP_module, DOWN_module, PLL_module, en RAM_module sinjalen.
2. Klikje yn it Sim-finster op in module ûnder Test1 om de sinjalen fan de module yn it Objektfinster wer te jaan.
3. View de simulaasje bibleteek files yn it Bibleteekfinster.

figuer 9. ModelSim - Intel FPGA Edition Library Finster

Foegje sinjalen ta oan de simulaasje

De sinjalen CLOCK, WE, OFFSET, RESET_N en RD_DATA ferskine automatysk yn it Wave-finster, om't it ûntwerp op boppeste nivo dizze I/O definiearret. Derneist kinne jo opsjoneel ynterne sinjalen tafoegje oan 'e simulaasje.

1. Sykje yn it objektfinster de modules UP_module, DOWN_module, PLL_module en RAM_module.
2. Selektearje yn it objektfinster RAM_module. De yn- en útgongen fan 'e module binne
3. skerm.

figuer 10. Foegje sinjalen ta Wave Finster

1. Om de ynterne sinjalen ta te foegjen tusken de down-counter en dual-port RAM-module, rjochtsklik op rdaddress en klik dan Wave taheakje.
2. Om de ynterne sinjalen ta te foegjen tusken de up-counter en dual-port RAM module, rjochts-klikke op wraddress en klik dan op Wave tafoegje. As alternatyf kinne jo dizze sinjalen slepe en droppe fan it Objektfinster nei it Wave-finster.
3. Om de golffoarmen te generearjen foar de nije sinjalen dy't jo tafoegje, klikje Simulearje ➤ Run ➤ Trochgean.

Rerun Simulaasje

Jo moatte de simulaasje opnij útfiere as jo wizigingen meitsje yn 'e simulaasje-opset, lykas sinjalen tafoegje oan it Wave-finster, of de testbench_1.v wizigje file. Folgje dizze stappen om simulaasje opnij út te fieren:

1. Klikje yn 'e ModelSim - Intel FPGA Edition-simulator op Simulearje ➤ Restart. Bewarje de standertopsjes en klikje OK. Dizze opsjes wiskje de golffoarmen en starte de simulaasjetiid opnij, wylst de nedige sinjalen en ynstellingen behâlde wurde.
   Noat: As alternatyf kinne jo de /PLL_RAM/mentor/mentor_ex opnij útfiereample.do skript om simulaasje opnij út te fieren op 'e kommandorigel.
2. Klik Simulearje ➤ Run ➤ Run -all. De testbank_1.v file simulearret neffens de testbench spesifikaasjes. Om troch te gean mei simulaasje, klikje Simulearje ➤ Run ➤ Trochgean. Dit kommando set de simulaasje troch oant jo op de knop Stopje klikke.

Feroarje de Simulaasje Testbench

De testbench_1.v bglample testbench test allinich in spesifike set fan betingsten en testgefallen. Jo kinne de testbench_1.v manuell bewurkje file yn 'e ModelSim - Intel FPGA Edition-simulator om oare gefallen en betingsten te testen:

1. Iepenje de testbench_1.v file yn 'e ModelSim - Intel FPGA Edition-simulator.
2. Rjochts-klikke yn 'e testbench_1.v file om te befêstigjen dat de file is net ynsteld op Allinnich lêzen.
3. Fier en bewarje alle ekstra testbench-parameters yn 'e testbench_1.v file.
4. Om de golffoarmen te generearjen foar in testbank dy't jo wizigje, klikje op Simulearje ➤ Restart.
5. Klik Simulearje ➤ Run ➤ Run -all.

ModelSim - Intel FPGA Edition Simulation Quick-Start Revision Skiednis

Dokumint Ferzje	Intel Quartus Prime Ferzje	Feroarings
2019.12.30	19.4	• Updated stappen en skermôfbyldings foar Intel Quartus Prime Pro Edition ferzje 19.4. • Updated design example file keppeling en ynhâld.
2018.09.25	18.0	Korrizjearre syntaksisflaters yn mentor_example.do Skript.
2018.05.07	18.0	Fuortsmite ûnnedige stap út Run Simulaasje op Command Line proseduere.
2017.07.15	17.1	Inisjele release.

Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elts momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten.

• Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.

Dokuminten / Resources

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Brûkersgids UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referinsjes

• User Manual