intel UG-20093 ModelSim FPGA Edition-simulering

ModelSim* – Intel® FPGA Edition-simulering Snabbstart Intel® Quartus® Prime Pro Edition

Detta dokument visar hur man simulerar en Intel® Quartus® Prime Pro Edition-design i ModelSim* – Intel FPGA Edition-simulatorn. Designsimulering verifierar din design innan enhetsprogrammering. Intel Quartus Prime-programvaran genererar simulering files för EDA-simulatorer som stöds under designkompilering.
Figur 1. ModelSim – Intel FPGA Edition

Designsimulering innebär att generera simulering files, sammanställa simuleringsmodeller, köra simuleringen och viewmed resultaten. Följande steg beskriver detta flöde:

1. Öppna Example Design på sidan 4
2. Ange EDA-verktygsinställningar på sidan 4
3. Skapa en simulatorinstallationsskriptmall på sidan 5
4. Ändra simulatorinstallationsskriptet på sidan 6
5. Kompilera och simulera designen på sidan 8
6. View Signalvågformer på sidan 9
7. Lägg till signaler till simuleringen på sidan 11
8. Kör simulering igen på sidan 12
9. Ändra simuleringstestbänken på sidan 12

Öppna Example Design

PLL_RAM exampDesignen inkluderar Intel FPGA IP-kärnor för att demonstrera det grundläggande simuleringsflödet. Ladda ner exetampdesign files och öppna projektet i Intel Quartus Prime-programvaran.
Notera: Denna snabbstart kräver en grundläggande förståelse av språksyntax för hårdvarubeskrivning och Intel Quartus Prime-designflödet, som Intel Quartus Prime Pro Edition Foundation Online Training beskriver.

1. Ladda ner och packa upp Quartus_Pro_PLL_RAM.zip-designen example.
2. Starta programvaran Intel Quartus Prime Pro Edition 19.4 eller senare.
3. För att öppna exampför designprojektet, klicka File ➤ Öppna Project, välj projektet pll_ram.qpf fileoch klicka sedan på OK.

Figur 2. pll_ram-projekt i Intel Quartus Prime Pro Edition

Ange EDA-verktygsinställningar

Ange EDA-verktygsinställningar för att generera simulering files för simulatorer som stöds.

1. I Intel Quartus Prime-programvaran klickar du på Assignments ➤ Settings ➤ EDA Tool Settings.
2. Under Simulering väljer du ModelSim-Intel FPGA som verktygsnamn. Behåll standardinställningarna för Format för utdatanätlista och Utdatakatalog.

Skapa en simulatorinstallationsskriptmall

Simulatorinstallationsskript hjälper dig att simulera IP-kärnorna i din design. Följ dessa steg för att generera den leverantörsspecifika simulatorinställningsskriptmallen för IP-modulerna i exampdesignen. Du kan sedan anpassa den här mallen för dina specifika simuleringsmål.

1. För att kompilera designen, klicka på Bearbetning ➤ Starta kompilering. Meddelanden-fönstret visar när kompileringen är klar.
2. Klicka på Verktyg ➤ Generera simulatorinstallationsskript för IP. Behåll standardutgångskatalogen och Använd relativa sökvägar när det är möjligt inställningen för installationsskriptet file. Installationsskriptmallen genereras i den katalog som du anger.

Figur 3. Dialogrutan Generera Simulator Setup Scripts IP

Ändra Simulator Setup Script

Ändra det genererade simulatorinstallationsskriptet för att aktivera specifika kommandon som simulerar IP-kärnorna i projektet.

1. Öppna /PLL_RAM/mentor/msim_setup.tcl i en textredigerare file.
2. Skapa en ny text file med namnet mentor_example.do och spara den i katalogen /PLL_RAM/mentor/.
3. I filen msim_setup.tcl file, kopiera avsnittet av koden som ingår i kommentarerna TOP-LEVEL MALL – BEGIN och TOP-LEVEL MALL – END, och klistra sedan in den här koden i den nya mentor_example.do file.
4. I mentor_example.do file, ta bort de enstaka pund (#) tecknen före följande markerade rader för att aktivera kompileringskommandon:

Figur 4. Uncomment Markerade simuleringskommandon i skriptet

1. Byt ut följande rader i mentor_example.do-skript:

Tabell 1. Ange värden i mentor_example.do-skript

Byt ut denna linje	Med denna linje
ställ in QSYS_SIMDIR	.. /
vlogg files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
ställ in TOP_LEVEL_NAME	ställ in TOP_LEVEL_NAME tb
springa -a	lägg till våg * view strukturera view signaler kör -allt

1. Spara /PLL_RAM/mentor/mentor_example.do file. Följande figur visar mentor_example.do file efter att revideringar är klara:

Figur 5. Slutfört skript för installation av IP-simulering på toppnivå

Kompilera och simulera designen

Kör mentor_ex på toppnivåample.do-skript i programvaran ModelSim – Intel FPGA Edition för att kompilera och simulera din design.

1. Starta programvaran ModelSim – Intel FPGA Edition. ModelSim – Intel FPGA Edition GUI organiserar elementen i din simulering i separata fönster och flikar.
2. Från PLL_RAM-projektkatalogen, öppna testbench_1.v file. På samma sätt öppnar du mentor/mentor_example.do file.
3. Klicka på för att visa avskriftsfönstret View ➤ Avskrift. Du kan ange kommandon för ModelSim – Intel FPGA Edition direkt i Transcript-fönstret.
4. Skriv följande kommando i Transcript-fönstret och tryck sedan på Enter: do mentor_example.do

Designen kompilerar och simulerar, enligt dina specifikationer i mentor_example.no script. Följande bild visar ModelSim – Intel FPGA Edition-simulatorn:

Figur 6. ModelSim – Intel FPGA Edition GUI

View Signalvågformer

Följ dessa steg för att view signaler i testbench_1.v simuleringsvågformen:

1. Klicka på Wave-fönstret. Simuleringsvågformen slutar vid 11030 ns, som testbänken anger. Wave-fönstret listar signalerna CLOCK, WE, OFFSET, RESET_N och RD_DATA.

Figur 7. ModelSim – Intel FPGA Edition Wave Window

1. Till view signalerna i pll_ram.v-designen på översta nivån, klicka på Sim-fliken. Simfönstret synkroniseras med objektfönstret.

Figur 8. ModelSim – Intel FPGA Edition Sim och Objects Windows

1. Till view toppnivåmodulsignalerna expanderar du tb-mappen på fliken Objekt. Expandera på samma sätt mappen Test1. Objektfönstret visar signalerna UP_module, DOWN_module, PLL_module och RAM_module.
2. I Sim-fönstret klickar du på en modul under Test1 för att visa modulens signaler i objektfönstret.
3. View simuleringsbiblioteket files i biblioteksfönstret.

Figur 9. ModelSim – Intel FPGA Edition Library Window

Lägg till signaler till simuleringen

Signalerna CLOCK, WE, OFFSET, RESET_N och RD_DATA visas automatiskt i Wave-fönstret eftersom designen på toppnivån definierar dessa I/O. Dessutom kan du valfritt lägga till interna signaler till simuleringen.

1. I objektfönstret, leta upp modulerna UP_module, DOWN_module, PLL_module och RAM_module.
2. Välj RAM_module i objektfönstret. Modulens in- och utgångar är
3. visa.

Figur 10. Lägg till signaler till Wave-fönstret

1. För att lägga till de interna signalerna mellan nedräknaren och RAM-modulen med dubbla portar, högerklicka på rdaddress och klicka sedan på Add Wave.
2. För att lägga till de interna signalerna mellan uppräknaren och RAM-modulen med dubbla portar, högerklicka på adress och klicka sedan på Lägg till våg. Alternativt kan du dra och släppa dessa signaler från objektfönstret till Wave-fönstret.
3. För att generera vågformerna för de nya signalerna du lägger till, klicka på Simulera ➤ Kör ➤ Fortsätt.

Kör simulering igen

Du måste köra simuleringen igen om du gör ändringar i simuleringsinställningarna, som att lägga till signaler i Wave-fönstret eller modifiera testbench_1.v file. Följ dessa steg för att köra simulering igen:

1. I simulatorn ModelSim – Intel FPGA Edition klickar du på Simulera ➤ Starta om. Behåll standardalternativen och klicka på OK. Dessa alternativ rensar vågformerna och startar om simuleringstiden, samtidigt som de nödvändiga signalerna och inställningarna behålls.
   Notera: Alternativt kan du köra om /PLL_RAM/mentor/mentor_example.do-skript för att köra om simulering på kommandoraden.
2. Klicka på Simulera ➤ Kör ➤ Kör -allt. Testbänken_1.v file simulerar enligt testbänkens specifikationer. För att fortsätta simuleringen, klicka på Simulera ➤ Kör ➤ Fortsätt. Detta kommando fortsätter simuleringen tills du klickar på knappen Stopp.

Ändra simuleringstestbänken

Testbench_1.v example testbench testar endast en specifik uppsättning villkor och testfall. Du kan manuellt redigera testbench_1.v file i ModelSim – Intel FPGA Edition-simulatorn för att testa andra fall och tillstånd:

1. Öppna testbench_1.v file i ModelSim – Intel FPGA Edition-simulatorn.
2. Högerklicka i testbench_1.v file för att bekräfta att file är inte inställt på Skrivskyddad.
3. Ange och spara eventuella ytterligare testbänksparametrar i testbench_1.v file.
4. För att generera vågformerna för en testbänk som du ändrar, klicka på Simulera ➤ Starta om.
5. Klicka på Simulera ➤ Kör ➤ Kör -allt.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

Dokumentversion	Intel Quartus Prime-version	Ändringar
2019.12.30	19.4	• Uppdaterade steg och skärmdumpar för Intel Quartus Prime Pro Edition version 19.4. • Uppdaterad design example file länk och innehåll.
2018.09.25	18.0	Rättade syntaxfel i mentor_example.do-skript.
2018.05.07	18.0	Borttaget onödigt steg från Kör simulering på kommandoraden förfarande.
2017.07.15	17.1	Initial release.

Intel Corporation. Alla rättigheter förbehållna. Intel, Intels logotyp och andra Intel-märken är varumärken som tillhör Intel Corporation eller dess dotterbolag. Intel garanterar prestanda för sina FPGA- och halvledarprodukter enligt gällande specifikationer i enlighet med Intels standardgaranti, men förbehåller sig rätten att göra ändringar av alla produkter och tjänster när som helst utan föregående meddelande. Intel tar inget ansvar eller ansvar som uppstår till följd av applikationen eller användningen av någon information, produkt eller tjänst som beskrivs här, förutom vad som uttryckligen har godkänts skriftligen av Intel. Intel-kunder rekommenderas att skaffa den senaste versionen av enhetsspecifikationerna innan de förlitar sig på publicerad information och innan de beställer produkter eller tjänster.

• Andra namn och varumärken kan göras anspråk på att vara andras egendom.

Dokument/resurser

intel UG-20093 ModelSim FPGA Edition-simulering [pdf] Användarhandbok UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referenser

• Användarmanual