intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Simulasi Intel® FPGA Edition Cepet Miwiti Intel® Quartus® Prime Pro Edition

Dokumen iki nduduhake carane simulasi desain Intel® Quartus® Prime Pro Edition ing ModelSim * - simulator Intel FPGA Edition. Simulasi desain verifikasi desain sampeyan sadurunge program piranti. Piranti lunak Intel Quartus Prime ngasilake simulasi files kanggo simulator EDA sing didhukung sajrone kompilasi desain.
Gambar 1. ModelSim - Intel FPGA Edition

Simulasi desain kalebu nggawe simulasi files, nyusun model simulasi, mlaku simulasi, lan viewing asil. Langkah-langkah ing ngisor iki nggambarake aliran iki:

1. Bukak Example Desain ing kaca 4
2. Nemtokake Setelan Alat EDA ing kaca 4
3. Gawe Cithakan Skrip Persiyapan Simulator ing kaca 5
4. Owahi Script Setup Simulator ing kaca 6
5. Kompilasi lan Simulasi Desain ing kaca 8
6. View Bentuk Gelombang Sinyal ing kaca 9
7. Tambah Sinyal menyang Simulasi ing kaca 11
8. Mlaku maneh Simulasi ing kaca 12
9. Ngowahi Testbench Simulasi ing kaca 12

Bukak Example Desain

PLL_RAM exampdesain le kalebu Intel FPGA IP intine kanggo nduduhake aliran simulasi dhasar. Download mantanampngrancang files lan mbukak proyek ing piranti lunak Intel Quartus Prime.
Cathetan: Miwiti Cepet iki mbutuhake pemahaman dhasar babagan sintaks basa deskripsi hardware lan aliran desain Intel Quartus Prime, kaya sing diterangake ing Pelatihan Online Yayasan Intel Quartus Prime Pro Edition.

1. Ngundhuh lan unzip desain Quartus_Pro_PLL_RAM.zip example.
2. Bukak piranti lunak Intel Quartus Prime Pro Edition versi 19.4 utawa luwih anyar.
3. Kanggo mbukak mantanample desain proyek, klik File ➤ Buka Proyek, pilih proyek pll_ram.qpf file, banjur klik OK.

Gambar 2. Proyek pll_ram ing Intel Quartus Prime Pro Edition

Nemtokake Setelan Alat EDA

Nemtokake setelan alat EDA kanggo nggawe simulasi files kanggo simulators didhukung.

1. Ing piranti lunak Intel Quartus Prime, klik Assignments ➤ Settings ➤ EDA Tool Settings.
2. Ing Simulasi, pilih ModelSim-Intel FPGA minangka jeneng Alat. Simpen setelan gawan kanggo Format kanggo netlist output lan direktori Output.

Gawe Cithakan Skrip Persiyapan Simulator

Skrip persiyapan simulator mbantu sampeyan simulasi intine IP ing desain sampeyan. Tindakake langkah-langkah iki kanggo ngasilake cithakan skrip persiyapan simulator khusus vendor kanggo modul IP ing mantanampngrancang. Sampeyan banjur bisa ngatur cithakan iki kanggo tujuan simulasi tartamtu.

1. Kanggo ngumpulake desain, klik Processing ➤ Mulai Kompilasi. Jendhela Pesen nuduhake yen kompilasi wis rampung.
2. Klik Tools ➤ Generate Simulator Setup Script for IP. Simpen direktori Output standar lan Gunakake path relatif sabisa setelan kanggo script persiyapan file. Cithakan skrip persiyapan ngasilake ing direktori sing sampeyan nemtokake.

Gambar 3. Nggawe Simulator Setup Scripts IP Dialog Box

Ngowahi Script Setup Simulator

Ngowahi script persiyapan simulator kui kanggo mbisakake printah tartamtu sing simulasi intine IP ing project.

1. Ing editor teks, bukak /PLL_RAM/mentor/msim_setup.tcl file.
2. Nggawe teks anyar file kanthi jeneng mentor_example.do lan simpen ing direktori /PLL_RAM/mentor/.
3. Ing msim_setup.tcl file, nyalin bagean kode sing dilampirake ing TOP-LEVEL TEMPLATE – BEGIN lan TOP-LEVEL TEMPLATE – END komentar, banjur paste kode iki menyang mentor_ex anyarample.do file.
4. Ing mentor_example.do file, mbusak karakter siji pound (#) sadurunge garis sing disorot ing ngisor iki kanggo ngaktifake perintah kompilasi:

Gambar 4. Uncomment Highlighted Simulation Command in the Script

1. Ganti baris ing ngisor iki ing mentor_exampskrip le.do:

Tabel 1. Nemtokake Nilai ing mentor_example.do Script

Ganti Line iki	Kanthi Line iki
nyetel QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -karya kerja ../PLL_RAM.v vlog -vlog01compat -kerja ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -kerja ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -kerja ../JamPLL/JamPLL.v vlog -vlog01compat -kerja kerja ../RAMhub/RAMhub.v vlog -vlog01compat -kerja kerja ../testbench_1.v
nyetel TOP_LEVEL_NAME	nyetel TOP_LEVEL_NAME tb
mlayu-a	tambah ombak* view struktur view sinyal mbukak -kabeh

1. Simpen file /PLL_RAM/mentor/mentor_example.do file. Tokoh ing ngisor iki nuduhake mentor_example.do file sawise revisi rampung:

Gambar 5. Skrip Persiyapan Simulasi IP Top-Level

Kompilasi lan Simulasi Desain

Jalanake mentor_exampscript le.do ing ModelSim - piranti lunak Intel FPGA Edition kanggo ngumpulake lan simulasi desain sampeyan.

1. Bukak ModelSim - piranti lunak Intel FPGA Edition. ModelSim - Intel FPGA Edition GUI ngatur unsur simulasi dadi windows lan tab sing kapisah.
2. Saka direktori proyek PLL_RAM, mbukak testbench_1.v file. Kajaba iku, mbukak mentor/mentor_example.do file.
3. Kanggo nampilake jendhela Transkrip, klik View ➤ Transkrip. Sampeyan bisa ngetik printah kanggo ModelSim - Intel FPGA Edition langsung ing jendhela Transcript.
4. Ketik printah ing ngisor iki ing jendhela Transkrip banjur pencet Ketik: do mentor_example.do

Desain kompilasi lan simulasi, miturut spesifikasi sampeyan ing mentor_example.no script. Tokoh ing ngisor iki nuduhake simulator ModelSim - Intel FPGA Edition:

Gambar 6. ModelSim - GUI Intel FPGA Edition

View Bentuk Gelombang Sinyal

Tindakake langkah iki kanggo view sinyal ing testbench_1.v wangun gelombang simulasi:

1. Klik jendela Wave. Gelombang simulasi rampung ing 11030 ns, minangka testbench nemtokake. Jendhela Wave nampilake sinyal CLOCK, WE, OFFSET, RESET_N, lan RD_DATA.

Gambar 7. ModelSim - Jendhela Gelombang Intel FPGA Edition

1. Kanggo view sinyal ing desain pll_ram.v tingkat ndhuwur, klik tab Sim. Jendhela Sim nyinkronake karo jendhela Obyek.

Gambar 8. ModelSim - Intel FPGA Edition Sim lan Obyek Windows

1. Kanggo view sinyal modul tingkat ndhuwur, nggedhekake folder tb ing tab Obyek. Kajaba iku, nggedhekake folder Test1. Jendhela Objects nampilake sinyal UP_module, DOWN_module, PLL_module, lan RAM_module.
2. Ing jendhela Sim, klik modul ing Test1 kanggo nampilake sinyal modul ing jendhela Obyek.
3. View perpustakaan simulasi files ing jendhela Library.

Gambar 9. ModelSim - Jendhela Pustaka Intel FPGA Edition

Tambah Sinyal kanggo Simulasi

Sinyal CLOCK, WE, OFFSET, RESET_N, lan RD_DATA kanthi otomatis katon ing jendhela Wave amarga desain tingkat paling dhuwur nemtokake I/O iki. Kajaba iku, sampeyan bisa opsional nambah sinyal internal kanggo simulasi.

1. Ing jendhela Obyek, goleki modul UP_module, DOWN_module, PLL_module, lan RAM_module.
2. Ing jendhela Obyek, pilih RAM_module. Input lan output modul yaiku
3. tampilan.

Gambar 10. Tambah Sinyal Kanggo Wave Window

1. Kanggo nambah sinyal internal antarane mudhun-counter lan dual-port modul RAM, klik-tengen rdaddress banjur klik Tambah Wave.
2. Kanggo nambah sinyal internal antarane munggah-counter lan dual-port modul RAM, klik-tengen wraddress banjur klik Tambah Wave. Utawa, sampeyan bisa nyeret lan nyelehake sinyal kasebut saka jendhela Obyek menyang jendhela Wave.
3. Kanggo ngasilake gelombang kanggo sinyal anyar sing ditambahake, klik Simulate ➤ Run ➤ Continue.

Simulasi maneh

Sampeyan kudu nglakokake maneh simulasi yen sampeyan nggawe owah-owahan ing persiyapan simulasi, kayata nambah sinyal menyang jendhela Wave, utawa ngowahi testbench_1.v. file. Tindakake langkah iki kanggo mbukak maneh simulasi:

1. Ing simulator ModelSim – Intel FPGA Edition, klik Simulate ➤ Restart. Simpen opsi standar lan klik OK. Opsi kasebut mbusak bentuk gelombang lan miwiti maneh wektu simulasi, nalika nahan sinyal lan setelan sing dibutuhake.
   Cathetan: Utawa, sampeyan bisa mbukak maneh file /PLL_RAM/mentor/mentor_example.do script kanggo maneh simulasi ing baris printah.
2. Klik Simulate ➤ Run ➤ Run -all. Testbench_1.v file simulates miturut specifications testbench. Kanggo nerusake simulasi, klik Simulate ➤ Run ➤ Continue. Printah iki nerusake simulasi nganti sampeyan ngeklik tombol Stop.

Ngowahi Testbench Simulasi

Testbench_1.v example testbench tes mung pesawat tartamtu saka kahanan lan kasus test. Sampeyan bisa kanthi manual ngowahi testbench_1.v file ing simulator ModelSim - Intel FPGA Edition kanggo nyoba kasus lan kahanan liyane:

1. Bukak testbench_1.v file ing simulator ModelSim - Intel FPGA Edition.
2. Klik-tengen ing testbench_1.v file kanggo konfirmasi sing file ora disetel kanggo Waca Mung.
3. Ketik lan nyimpen sembarang paramèter testbench tambahan ing testbench_1.v file.
4. Kanggo ngasilake gelombang kanggo testbench sing diowahi, klik Simulate ➤ Wiwiti maneh.
5. Klik Simulate ➤ Run ➤ Run -all.

ModelSim - Simulasi Intel FPGA Edition Riwayat Revisi Miwiti Cepet

Versi Dokumen	Versi Intel Quartus Prime	Owah-owahan
2019.12.30	19.4	• Langkah lan gambar sing dianyari kanggo Intel Quartus Prime Pro Edition versi 19.4. • desain dianyari example file pranala lan isi.
2018.09.25	18.0	Kesalahan sintaks sing didandani ing mentor_example.do Script.
2018.05.07	18.0	Dibusak langkah rasah saka Run Simulasi ing Command Line tata cara.
2017.07.15	17.1	Rilis wiwitan.

Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan ing sembarang produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.

• Jeneng lan merek liyane bisa diklaim minangka properti wong liya.

Dokumen / Sumber Daya

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Pandhuan pangguna UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referensi

• Manual pangguna